JP5434530B2 - 光変調器駆動回路 - Google Patents

光変調器駆動回路 Download PDF

Info

Publication number
JP5434530B2
JP5434530B2 JP2009271643A JP2009271643A JP5434530B2 JP 5434530 B2 JP5434530 B2 JP 5434530B2 JP 2009271643 A JP2009271643 A JP 2009271643A JP 2009271643 A JP2009271643 A JP 2009271643A JP 5434530 B2 JP5434530 B2 JP 5434530B2
Authority
JP
Japan
Prior art keywords
circuit
low
frequency
inductor
negative voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009271643A
Other languages
English (en)
Other versions
JP2011114293A (ja
Inventor
真吾 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009271643A priority Critical patent/JP5434530B2/ja
Publication of JP2011114293A publication Critical patent/JP2011114293A/ja
Application granted granted Critical
Publication of JP5434530B2 publication Critical patent/JP5434530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光変調器駆動回路に関するものである。
EML(Electroabsorption Modulated Laser)は、半導体レーザに電界吸収型変調器(EA変調器)が集積された素子である。これを駆動するためのEML駆動回路においては、変調ドライバとEA変調器との間をAC結合させた回路が用いられる。また、EA変調器に対して、変調ドライバと並列に負電圧バイアス回路が設けられる。EMLと負電圧バイアス回路との間には、変調ドライバからの変調電気信号が負電圧バイアス回路に流入することを抑制するために、インダクタが設けられる。
このインダクタは、サイズが大きくなるほどインダクタンスが大きくなるが、搭載できるインダクタのサイズには上限があるため、その特性を上回る低い周波数帯域に対しては、インピーダンスが低くなってしまう。このため、インダクタを通過してしまう低周波帯域の信号は、EA変調器に十分にかけることができない。
本発明は、上記課題に鑑みてなされたものであり、サイズの大きなインダクタを用いずにバイアス電圧の不安定性が解消された光変調器駆動回路を提供することを目的とする。
本発明に係る光変調器駆動回路は、光変調器に対して変調信号を供給する変調回路と、光変調器に対して並列に接続された終端抵抗と、光変調器に対して変調回路と並列に接続された直流バイアスラインと、直流バイアスラインと変調回路との間に接続されたインダクタと、直流バイアスライン上で駆動されるトランジスタおよび直流バイアスラインからのフィードバック経路を有するバイアス回路と、フィードバック経路上に設けられたローパスフィルタと、を有し、バイアス回路の遮断帯域の低域側端の周波数は、インダクタと終端抵抗とにより決定される阻止帯域の低域側端の周波数よりも低いことを特徴とするものである。本発明に係る光変調器駆動回路においては、ローパスフィルタのカットオフ周波数以上の周波数成分に対しては、フィードバックがかからなくなり、負電圧バイアス回路のインピーダンスが高くなる。したがって、サイズの大きなインダクタを用いなくても、変調回路からの変調電気信号の負電圧バイアス回路への流入を抑制することができる。
バイアス回路は、基準入力端子とフィードバック経路が接続される比較入力端子とを備えたオペアンプを有し、ローパスフィルタは、オペアンプの出力とトランジスタの制御端子との間に設けられていてもよい。バイアス回路は、基準入力端子とフィードバック経路が接続される比較入力端子とを備えたオペアンプを有し、ローパスフィルタは、直流バイアスラインとオペアンプの比較入力端子との間に設けられていてもよい。ローパスフィルタを設けたことによるバイアス回路の遮断帯域の高域側端の周波数は、インダクタの阻止帯域の低域側端の周波数よりも高いことが好ましい
本発明に係る光変調器駆動回路によれば、サイズの大きなインダクタを用いずにバイアス電圧の不安定性を解消することができる。
実施例1に係る半導体レーザ駆動回路の構成を示す回路図である。 負電圧バイアス回路の構成例を示す図である。 比較例1に係る半導体レーザ駆動回路の構成を示す回路図である。 比較例1および実施例1の周波数特性について説明するための図である。 比較例1に係る負電圧バイアス回路を用いた場合および実施例1に係る負電圧バイアス回路を用いた場合のEA変調器に印加される変調電気信号のゲイン周波数特性のシミュレーション結果を示す図である。
以下、本発明を実施するための最良の形態を説明する。
図1は、実施例1に係る半導体レーザ駆動回路100の構成を示す回路図である。半導体レーザ駆動回路100は、CWLD駆動回路10、変調回路20、負電圧バイアス回路30、およびEMLモジュール40を含む。なお、変調回路20および負電圧バイアス回路30は、変調器駆動回路として機能する。
CWLD駆動回路10は、EMLモジュール40の半導体レーザ1を駆動するための駆動回路であり、直流電源回路である。CWLD駆動回路10は、入力されたデジタル信号をアナログ電流に変換するD/A(デジタル/アナログ)変換器11からのアナログ電流に応じて、半導体レーザ1に直流の駆動電流を供給する。
変調回路20は、変調電気信号を生成し、キャパシタ51を介してEA変調器2に供給するドライバである。変調回路20は、差動増幅器からなる。変調回路20は、差動の入力変調信号を増幅し、キャパシタ52および抵抗53を介して反転出力信号を接地させるとともに、キャパシタ51を介して非反転出力信号をEMLモジュール40のEA変調器2に入力する。なお、変調回路20の非反転出力信号にはインダクタL2を介して直流電圧が印加され、変調回路20の反転出力信号にはインダクタL3を介して直流電圧が印加される。
負電圧バイアス回路30は、EMLモジュール40に対して変調回路20と並列に接続され、EA変調器2に印加する直流のバイアス電圧を発生する。したがって、負電圧バイアス回路30からEMLモジュール40までのラインは、直流バイアスラインとして機能する。なお、変調回路20からの変調電気信号の負電圧バイアス回路30への流入を抑制するために、負電圧バイアス回路30とEMLモジュール40との間に、インダクタL1が挿入されている。
負電圧バイアス回路30は、ローパスフィルタ31、オペアンプ32、NPNトランジスタ33、および抵抗34を含む。NPNトランジスタ33は、直流バイアスライン上で作動する。ローパスフィルタ31およびオペアンプ32は直列接続されており、NPNトランジスタ33のベース端子に接続されている。ローパスフィルタ31およびオペアンプ32の順序は、特に限定されない。また、NPNトランジスタ33のコレクタ端子は、インダクタL1に接続されるとともに、ローパスフィルタ31およびオペアンプ32に接続される。それにより、ローパスフィルタ31、オペアンプ32およびNPNトランジスタ33によってフィードバック経路が形成される。NPNトランジスタ33のエミッタ端子は、抵抗34を介して負電源に接続されている。
EMLモジュール40は、半導体レーザ1およびEA変調器2を含む。これらの半導体レーザ1およびEA変調器2は、集積され一体化された構造を有している。なお、半導体レーザ1およびEA変調器2は、独立していてもよい。半導体レーザ1は、CWLD駆動回路10から供給される駆動電流に応じた強度の光を出力する。この出力光は、EA変調器2に入力される。EA変調器2は、変調回路20から入力される変調電気信号に応じて半導体レーザ1の出力光を吸収することによって、強度変調された光信号を出力する。半導体レーザ1およびEA変調器2の各カソード端子は、接地されている。EA変調器2と電気的に並列接続された抵抗3は、変調回路20から供給される変調電気信号をインピーダンス整合するための終端抵抗である。
本実施例によれば、負電圧バイアス回路30に設けたローパスフィルタ31のカットオフ周波数以上の周波数成分に対しては、NPNトランジスタ33のベース端子にフィードバックがかからなくなる。そのため、インダクタL1を通過してしまう低周波帯域に対し、負電圧バイアス回路30は高インピーダンスになり、変調回路20から負電圧バイアス回路30側へ漏洩する変調電気信号(ロス)が低減される。
本実施例によれば、低周波帯域における負電圧バイアス回路のインピーダンスが高くなることから、サイズの大きなインダクタが必要なく、装置の小型化を図ることができる。また、サイズの大きなインダクタを用いないことから、半導体レーザ駆動回路100内に他の部品を追加する余裕を生むことができるため、例えば半導体レーザ1の駆動回路にインダクタを追加して、駆動電流の安定化を図ることもできる。
図2(a)および図2(b)は、負電圧バイアス回路30の構成例を示す図である。図2(a)に示すように、ローパスフィルタ31は、フィードバック経路において、オペアンプ32よりも後段に配置されていてもよい。すなわち、ローパスフィルタ31は、オペアンプ32の出力端子とNPNトランジスタ33のベース端子との間に配置されていてもよい。
ローパスフィルタ31は、フィードバック経路上の抵抗36と、抵抗36から分岐して接地されるキャパシタ37とを含む。ローパスフィルタ31のカットオフ周波数は、抵抗36の抵抗値およびキャパシタ37の容量に応じて決定される。ローパスフィルタ31のカットオフ周波数以上の周波数成分は、キャパシタ37を介して接地される。フィードバック信号は、オペアンプ32のプラス入力端子に入力される。また、外部の負電源からの制御信号をアナログ信号に変換するD/A(デジタル/アナログ)変換器35からのアナログ信号(設定値)は、オペアンプ32のマイナス入力端子に入力される。図2(a)の構成例では、ローパスフィルタ31によって遮断される周波数成分に対しては、フィードバックがかからなくなり、EMLモジュール40からみて負電圧バイアス回路30のインピーダンスが高くなる。
図2(b)に示すように、ローパスフィルタ31は、フィードバック経路において、オペアンプ32よりも前段に配置されていてもよい。すなわち、ローパスフィルタ31は、NPNトランジスタ33のコレクタ端子とオペアンプ32のプラス入力端子との間に配置されていてもよい。図2(b)の構成例では、フィードバック信号がローパスフィルタ31に入力されることから、ローパスフィルタ31によって遮断される周波数成分に対しては、フィードバックがかからなくなり、負電圧バイアス回路30のインピーダンスが高くなる。
以下、本実施例に係る負電圧バイアス回路30の効果について、さらに詳細に述べる。図3は、比較例1に係る半導体レーザ駆動回路101の構成を示す回路図である。半導体レーザ駆動回路101が図1の半導体レーザ駆動回路100と異なる点は、負電圧バイアス回路30の代わりに、負電圧バイアス回路30aが備わっている点である。負電圧バイアス回路30aにおいては、NPNトランジスタ33のコレクタ端子とオペアンプ32のプラス入力端子とが接続されるとともに、オペアンプ32の出力端子とNPNトランジスタ33のベース端子とが接続されることによってフィードバック経路が形成され、このフィードバック経路にはローパスフィルタ31が設けられていない。なお、このフィードバック経路によって、NPNトランジスタ33のコレクタ端子の電圧が一定に制御される定電圧回路が形成される。
図4(a)および図4(b)は、比較例1(従来例)のEA変調器2に印加される電圧振幅周波数特性について説明するための図である。図4(a)および図4(b)において、横軸は変調電気信号の周波数を示し、縦軸はEA変調器2に印加される変調電気信号の振幅を示す。したがって、縦軸の値が大きいほど負電圧バイアス回路への変調電気信号の流入が抑制されており、縦軸の値が小さいほど負電圧バイアス回路へ変調電気信号が流入していることになる。なお、横軸および縦軸の両方とも、対数で表されている。図4(a)は比較例1の周波数特性を示し、図4(b)は実施例1の周波数特性を示す。
まず、比較例1について述べる。NPNトランジスタ33のコレクタ部は本来的には、高いインピーダンスを有している。しかしながら、比較例1においては、インダクタL1で遮断されない低周波成分が負電圧バイアス回路30のフィードバック経路に流入する。このため、NPNトランジスタ33はインダクタL1で遮断されない低周波成分で駆動されることになり、EMLモジュール40からみると、低周波帯域における負電圧バイアス回路30aのインピーダンスが低くなってしまう。したがって、図4(a)に示すように、EMLモジュール40からみると、インダクタL1のインピーダンスが大きな周波数帯域においては、EA変調器2に効率よく変調電気信号が印加される。しかし、インダクタL1のインピーダンスが小さな低周波帯域においては、変調回路20からの変調電気信号が負電圧バイアス回路30側に流入するため、EA変調器2に対する変調電気信号のロスが発生し、変調特性が劣化する。
なお、この場合の負電圧バイアス回路30a側のカットオフ周波数fcは、インダクタL1のインダクタンスLと抵抗3の抵抗値Rとによって、fc=R/(2πL)のように決定される(ただし、インダクタL2のインダクタンスおよびキャパシタ51の容量が十分に大きいと仮定する)。上記のカットオフ周波数fcを下げるためには、大きなインダクタンスが必要となる。したがって、比較例1では、変調電気信号の負電圧バイアス回路30aへの流入を抑制するためには、サイズの大きいインダクタが必要となる。
次に、本実施例(実施例1)について述べる。実施例1においても、インダクタL1により、所定の周波数以上の帯域では負電圧バイアス回路30側は高いインピーダンスを有する。また、ローパスフィルタ31を設けたことにより、インダクタL1を低インピーダンスで通過してしまう低周波帯域においては、負電圧バイアス回路30が高いインピーダンスを有する。これにより、広い帯域において負電圧バイアス回路30への変調電気信号の流入が抑制される。
本実施例によれば、図4(b)に示すように、EMLモジュール40からみて負電圧バイアス回路30側のインピーダンスが高い帯域において、変調回路20から負電圧バイアス回路30への変調電気信号の流入が抑制され、図4(a)に比較し、広い帯域でEA変調器2に変調電気信号が印加される。
なお、負電圧バイアス回路30側の高いインピーダンスを維持するために、ローパスフィルタ31により実現される負電圧バイアス回路30の高インピーダンス帯域と、インダクタL1の阻止帯域とが、重なっていることが好ましい。
負電圧バイアス回路30の高インピーダンス帯域は高周波側で低下する。これは、高周波側でNPNトランジスタ33の周波数特性に限界があるためである。そのため、負電圧バイアス回路30の高インピーダンス帯域の高周波側端(図4(b)では破線平坦部分の高周波側端)がインダクタL1の阻止帯域の低周波側端(図4(b)では直線平坦部分の低周波側端)よりも高周波側に位置していることが好ましい。これにより、EA変調器2の駆動帯域において負電圧バイアス回路30側のインピーダンスが高く維持され、変調回路20から負電圧バイアス回路30への変調電気信号の流入が抑制される。
なお、インダクタを用いずにローパスフィルタのみで高周波〜低周波の成分を遮断することもできる。しかしながら、高周波成分を負電圧バイアス回路30で遮断するためには、トランジスタの周波数特性が高い性能を有している必要がある。この場合、コストがかかることになる。また、Tr駆動分の負電圧と変調回路20の信号の振幅を受けても耐えられる負電圧が必要となるので、負電圧の絶対値が大きくなってしまう。以上のことから、本実施例のように、ローパスフィルタとインダクタとを組み合わせて用いることが好ましい。
図5(a)〜図5(c)は、比較例1に係る負電圧バイアス回路を用いた場合および実施例1に係る負電圧バイアス回路を用いた場合のEA変調器2に印加される変調電気信号のゲイン周波数特性のシミュレーション結果を示す図である。図5(a)〜図5(c)において、横軸は変調電気信号の周波数を示し、縦軸はEA変調器2に印加される変調電気信号の振幅(ゲイン)を示す。なお、横軸は対数、縦軸はデシベル表示である。
図5(a)は、比較例1において、インダクタL1のインダクタンスを10μHとした場合を示す。図5(b)は、比較例1において、インダクタL1のインダクタンスを100μHとした場合を示す。図5(c)は、実施例1において、インダクタL1のインダクタンスを10μHとした場合を示す。なお、比較例1および実施例1のいずれにおいても、EMLモジュール40の抵抗3の抵抗値を50Ωとした。
図5(a)に示すように、比較例1では、インダクタL1のインダクタンスを10μHとした場合には、インダクタのカットオフ周波数fcが360kHzと高くなった。図5(b)に示すように、比較例1では、インダクタL1のインダクタンスを100μHとしても、インダクタの全体のカットオフ周波数fcは36kHzであった。したがって、比較例1の結果からすると、インダクタのカットオフ周波数を下回る低周波成分が負電圧バイアス回路に流入していることがわかる。
これに対して、図5(c)に示すように、インダクタL1のインダクタンスを10μHとしかつローパスフィルタ31のカットオフ周波数を1kHzとした場合には、負電圧バイアス回路側のカットオフ周波数fcは17kHzと低くなった。
以上のシミュレーション結果によれば、フィードバック経路上にローパスフィルタを設けることによって、負電圧バイアス回路側に対するカットオフ周波数を低くすることができた。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
1 半導体レーザ
2 EA変調器
10 CWLD駆動回路
20 変調回路
30 負電圧バイアス回路
31 ローパスフィルタ
32 オペアンプ
33 NPNトランジスタ
36 抵抗
37 キャパシタ
40 EMLモジュール
100 半導体レーザ駆動回路

Claims (4)

  1. 光変調器に対して変調信号を供給する変調回路と、
    前記光変調器に対して並列に接続された終端抵抗と、
    前記光変調器に対して前記変調回路と並列に接続された直流バイアスラインと、
    前記直流バイアスラインと前記変調回路との間に接続されたインダクタと、
    前記直流バイアスライン上で駆動されるトランジスタおよび前記直流バイアスラインからのフィードバック経路を有するバイアス回路と、
    前記フィードバック経路上に設けられたローパスフィルタと、を有し、
    前記バイアス回路の遮断帯域の低域側端の周波数は、前記インダクタと前記終端抵抗とにより決定される阻止帯域の低域側端の周波数よりも低いことを特徴とする光変調器駆動回路。
  2. 前記バイアス回路は、基準入力端子と前記フィードバック経路が接続される比較入力端子とを備えたオペアンプを有し、
    前記ローパスフィルタは、前記オペアンプの出力と前記トランジスタの制御端子との間に設けられてなることを特徴とする請求項1記載の光変調器駆動回路。
  3. 前記バイアス回路は、基準入力端子と前記フィードバック経路が接続される比較入力端子とを備えたオペアンプを有し、
    前記ローパスフィルタは、前記直流バイアスラインと前記オペアンプの比較入力端子との間に設けられてなることを特徴とする請求項1記載の光変調器駆動回路。
  4. 前記ローパスフィルタを設けたことによる前記バイアス回路の遮断帯域の高域側端の周波数は、前記インダクタの阻止帯域の低域側端の周波数よりも高いことを特徴とする請求項1記載の光変調器の駆動回路。
JP2009271643A 2009-11-30 2009-11-30 光変調器駆動回路 Active JP5434530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009271643A JP5434530B2 (ja) 2009-11-30 2009-11-30 光変調器駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009271643A JP5434530B2 (ja) 2009-11-30 2009-11-30 光変調器駆動回路

Publications (2)

Publication Number Publication Date
JP2011114293A JP2011114293A (ja) 2011-06-09
JP5434530B2 true JP5434530B2 (ja) 2014-03-05

Family

ID=44236373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271643A Active JP5434530B2 (ja) 2009-11-30 2009-11-30 光変調器駆動回路

Country Status (1)

Country Link
JP (1) JP5434530B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112345072B (zh) * 2020-09-11 2024-10-01 武汉联特科技有限公司 Eml发光功率校准方法、ea负压及电流采样电路及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445176B2 (ja) * 1998-12-24 2003-09-08 富士通株式会社 光送信機

Also Published As

Publication number Publication date
JP2011114293A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5768551B2 (ja) 外部変調型レーザ素子の駆動回路
JP5337886B2 (ja) Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
US8718107B2 (en) Bias circuit of electro-absorption modulated laser and calibration method thereof
CN102611964B (zh) 功率放大电路
US7843263B2 (en) Power amplifier with noise shaping function
EP2975763B1 (en) Class d power amplifier
JP6182937B2 (ja) 電力増幅器及び通信装置
US8150270B2 (en) Compact high-speed modulator driver method and apparatus
US20160013614A1 (en) Laser driver and optical module including same
CN103329433A (zh) 输出模式切换放大器
US8604710B2 (en) Multi-mode dimming circuit
CN102637996A (zh) 对称直接耦合激光器驱动器
KR20090103935A (ko) 스위칭 증폭기의 샘플링 주파수 감소 시스템 및 방법
US20070263685A1 (en) Laser diode drive circuit
JP5434530B2 (ja) 光変調器駆動回路
TWI796348B (zh) 誤差放大器及脈波寬度調變電路
WO2007034175A1 (en) Bias-t circuit
CN110011624B (zh) 高集成度复合类型音频功率放大电路结构
CN117837080A (zh) 多赫蒂放大电路
JP2020155837A (ja) D級アンプ及び音響再生システム
JP5664108B2 (ja) 光変調装置
JP6729987B1 (ja) 光通信用デバイス及び送信モジュール
JP5948817B2 (ja) 駆動回路、及び、光送信装置
JP2008311524A (ja) 半導体レーザ駆動回路
KR101662697B1 (ko) 고이득을 실현하는 제한 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5434530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250