JP5434896B2 - 低電圧保護回路 - Google Patents

Description

本発明は、消費電力を削減しつつ、正しい低電圧保護を行うことができる低電圧保護回路に関する。

ドライバー回路は、マイコンなどの外部装置から入力されるメイン信号に基づいて、パワーＭＯＳＦＥＴやＩＧＢＴなどの外部負荷を駆動する駆動信号を出力する。ドライバー回路に供給される電源電圧が低下した場合、駆動信号の振幅が十分でない状態で外部負荷が駆動されてしまう。これを防止するため、ドライバー回路は、電源電圧が所定の値より大きいか否かを判定するＵＶ判定を行う低電圧保護回路を有する。低電圧保護回路は、電源電圧が所定電圧より低い場合には、メイン信号の論理に関わらず強制的に駆動信号を遮断する。

一般の低電圧保護回路では、電圧比較回路の後段に、信号を平滑化するフィルター回路を設けることが多い。このような低電圧保護回路は、ノイズによる短時間の電源電圧降下（電源電圧が所定の値以下となる時間が短い場合）であれば、駆動信号を遮断しない。

また、メイン信号がＬの場合、ドライバー回路は駆動信号を出力しない。この場合にはＵＶ判定は必要ないので、消費電力を削減するために低電圧保護回路への電源供給を遮断する技術が考案されている（例えば、特許文献１参照）

特開２００３−２７９６０３号公報

特許文献１の電圧比較回路の後段にフィルター回路を設けた低電圧保護回路が考えられる。この従来の回路では、ＵＶ判定不要状態からＵＶ判定必要状態に切り替わった時に、フィルター回路の起動時間を経過しなければ正しいＵＶ判定を行うことができない。例えば、ＵＶ判定不要状態に電源電圧が低下していた場合、ＵＶ判定必要状態に切り替わると速やかにＵＶ判定を行って、駆動信号を遮断する必要がある。しかし、従来の回路ではそのような正しい低電圧保護を行うことはできなかった。

本発明は、上述のような課題を解決するためになされたもので、その目的は消費電力を削減しつつ、正しい低電圧保護を行うことができる低電圧保護回路を得るものである。

本発明に係る低電圧保護回路は、電源の電圧を抵抗分割する抵抗分圧回路と、前記抵抗分圧回路の出力電圧と参考電圧を比較する電圧比較回路と、一端が接地された容量と、前記出力電圧が前記参考電圧より低い場合に前記容量を充電し、前記出力電圧が前記参考電圧より高い場合に前記容量を放電する充放電回路と、前記容量の前記他端の電圧を反転するインバータと、前記インバータの出力信号とメイン信号のＡＮＤ演算を行うＡＮＤ回路と、前記メイン信号がＬの場合に、前記充放電回路への電源供給を停止する第１のスイッチと、前記電源と前記容量の前記他端の間に接続され、前記メイン信号がＬの場合に、前記容量を充電する第２のスイッチとを備えることを特徴とする。

本発明により、消費電力を削減しつつ、正しい低電圧保護を行うことができる。

本発明の実施の形態１に係る低電圧保護回路を示す図である。 比較例１に係る低電圧保護回路を示す図である。 比較例２に係る低電圧保護回路を示す図である。 実施の形態１と比較例２の回路の動作を示すタイミングチャートである。 本発明の実施の形態２に係る低電圧保護回路を示す図である。 本発明の実施の形態３に係る低電圧保護回路を示す図である。

本発明の実施の形態に係る低電圧保護回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る低電圧保護回路を示す図である。電源と接地点の間に抵抗Ｒ１と抵抗Ｒ２が直列に接続されている。この抵抗Ｒ１，Ｒ２により抵抗分圧回路１０が構成される。抵抗分圧回路１０は、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧を出力する。電圧比較回路ＣＰ１は、抵抗分圧回路１０の出力電圧を＋入力端子から入力し、参考電圧Ｖｒｅｆを−入力端子から入力して比較するオペアンプである。

電源と接地点の間に定電流回路Ｉ１とスイッチＮ１が直列に接続されている。スイッチＮ１はＮチャネルＭＯＳトランジスタである。スイッチＮ１は電圧比較回路ＣＰ１の出力信号により制御される。定電流回路Ｉ１とスイッチＮ１により充放電回路１２が構成される。

容量Ｃ１の一端が接地され、他端（Ａ点）が定電流回路Ｉ１とスイッチＮ１の接続点に接続されている。インバータＩＮＶ１のアノードが容量の他端に接続されている。ＡＮＤ回路１４は、インバータＩＮＶ１の出力信号とメイン信号を入力する。

電源と定電流回路Ｉ１の間にスイッチＰ１が接続され、電源と抵抗Ｒ１の間にスイッチＰ２が接続されている。電源と容量Ｃ１の他端の間にスイッチＰ３が接続されている。スイッチＰ１，Ｐ２，Ｐ３はＰチャネルＭＯＳトランジスタである。インバータＩＮＶ２はメイン信号を反転させ、インバータＩＮＶ３はインバータＩＮＶ２の出力信号を反転させる。スイッチＰ１，Ｐ２は、インバータＩＮＶ２の出力信号により制御される。スイッチＰ３は、インバータＩＮＶ３の出力信号により制御される。

続いて、本実施の形態に係る低電圧保護回路の動作を説明する。抵抗分圧回路１０は、電源の電圧を抵抗分割する。電圧比較回路ＣＰ１は、抵抗分圧回路１０の出力電圧と参考電圧Ｖｒｅｆを比較する。充放電回路１２は、電圧比較回路ＣＰ１の比較結果を入力して、出力電圧が参考電圧より低い場合に容量Ｃ１を充電し、出力電圧が参考電圧Ｖｒｅｆより高い場合に容量Ｃ１を放電する。インバータＩＮＶ１は、容量Ｃ１の他端の電圧を反転する。ＡＮＤ回路１４は、インバータＩＮＶ１の出力信号とメイン信号のＡＮＤ演算を行う。

スイッチＰ１は、メイン信号がＬの場合に、充放電回路１２への電源供給を停止する。スイッチＰ２は、メイン信号がＬの場合に、抵抗分圧回路１０への電源供給を停止する。スイッチＰ３は、メイン信号がＬの場合に、容量Ｃ１を充電する。

続いて、本実施の形態に係る低電圧保護回路の効果について比較例１，２と比較して説明する。図２は、比較例１に係る低電圧保護回路を示す図である。比較例１には、実施の形態１と比べてスイッチＰ１，Ｐ２、Ｐ３とインバータＩＮＶ２，ＩＮＶ３が無い。従って、比較例１では、メイン信号の論理に関わらず常に回路が動作して電力を消費する。一方、本実施の形態では、メイン信号がＬの場合にはＵＶ判定が必要ないので、スイッチＰ１，Ｐ２により電源供給を遮断する。これにより、消費電力を削減することができる。

図３は、比較例２に係る低電圧保護回路を示す図である。比較例２には、実施の形態１と比べてスイッチＰ３とインバータＩＮＶ３が無い。従って、比較例２では、メイン信号がＬの場合には容量Ｃ１は充電されない。

図４は、実施の形態１と比較例２の回路の動作を示すタイミングチャートである。電源電圧ＶＢＳが所定電圧ＶＵＶより大きい場合（ＶＢＳ＞ＶＵＶ）、スイッチＮ１がＯＮし、Ａ点の電圧は０Ｖとなり、インバータＩＮＶ１の出力信号はＨとなる。従って、ＡＮＤ回路１４の出力はメイン信号と同じ論理になる。ここで、ＶＵＶ＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｒｅｆである。

一方、ＶＢＳがＶＵＶより小さい場合（ＶＢＳ＜ＶＵＶ）、スイッチＮ１がＯＦＦし、Ａ点の電圧は高電圧となり、インバータＩＮＶ１の出力信号はＬとなる。従って、ＡＮＤ回路１４の出力は、メイン信号の論理に関わらず強制的にＬになる。

また、定電流回路Ｉ１、スイッチＮ１，容量Ｃ１、及びインバータＩＮＶ１によりフィルター回路が構成される。このフィルター回路により、電源電圧が通常電圧から低電圧に変化した場合に、その状態が一定時間経過した後にＡＮＤ回路１４の出力が強制的にＬになる。これにより、ノイズによる短時間の電源電圧降下による論理制御を防ぐことができる。

しかし、比較例２では、メイン信号がＬの場合にスイッチＰ１により定電流回路Ｉ１による容量Ｃ１の充電が行われない。従って、メイン信号がＬからＨに変わった場合に、Ａ点の電圧が０Ｖから徐々に上昇する。このため、ＶＢＳがＶＵＶより小さい場合でも、所定の起動時間の経過後にしか、ＡＮＤ回路１４の出力がＬにならない。なお、起動時間は、定電流Ｉ１の電流値、容量Ｃ１の容量値、インバータＩＮＶ１の閾値により設定される。

一方、本実施の形態では、メイン信号がＬの場合に、スイッチＰ３により容量Ｃ１を充電する。従って、メイン信号がＬからＨに変わった場合に、Ａ点の電圧は既に高電圧になっている。このため、ＶＢＳがＶＵＶより小さい場合に、速やかにＡＮＤ回路１４の出力がＬになる。よって、正しい低電圧保護を行うことができる。

実施の形態２．
図５は、本発明の実施の形態２に係る低電圧保護回路を示す図である。実施の形態１の構成に、容量Ｃ１の他端とスイッチＮ１の間に接続されたスイッチＮ２が追加されている。スイッチＮ２は、インバータＩＮＶ３の出力信号により制御され、メイン信号がＬの場合に容量Ｃ１の他端を接地点から切断する。これにより、スイッチＰ３がＯＮした場合に電源から接地点に貫通電流Ｉａが流れるのを防ぐことができる。

実施の形態３．
図６は、本発明の実施の形態３に係る低電圧保護回路を示す図である。実施の形態２の構成に比べて、スイッチＰ２の代わりに、抵抗Ｒ２と接地点の間に接続されたスイッチＮ３が設けられている。スイッチＮ３は、インバータＩＮＶ３の出力信号により制御され、メイン信号がＬの場合に抵抗分圧回路１０を接地点から切断する。これにより、スイッチＰ２と同様に抵抗分圧回路１０の消費電力を削減することができる。

１０ 抵抗分圧回路
１２ 充放電回路
１４ ＡＮＤ回路
Ｃ１ 容量
ＣＰ１ 電圧比較回路
ＩＮＶ１ インバータ
Ｎ２ スイッチ（第４のスイッチ）
Ｎ３ スイッチ（第５のスイッチ）
Ｐ１ スイッチ（第１のスイッチ）
Ｐ３ スイッチ（第２のスイッチ）
Ｐ２ スイッチ（第３のスイッチ）

Claims (4)

1. 電源の電圧を抵抗分割する抵抗分圧回路と、
   前記抵抗分圧回路の出力電圧と参考電圧を比較する電圧比較回路と、
   一端が接地された容量と、
   前記出力電圧が前記参考電圧より低い場合に前記容量を充電し、前記出力電圧が前記参考電圧より高い場合に前記容量を放電する充放電回路と、
   前記容量の前記他端の電圧を反転するインバータと、
   前記インバータの出力信号とメイン信号のＡＮＤ演算を行うＡＮＤ回路と、
   前記メイン信号がＬの場合に、前記充放電回路への電源供給を停止する第１のスイッチと、
   前記電源と前記容量の前記他端の間に接続され、前記メイン信号がＬの場合に、前記容量を充電する第２のスイッチとを備えることを特徴とする低電圧保護回路。
2. 前記メイン信号がＬの場合に、前記抵抗分圧回路への電源供給を停止する第３のスイッチを更に備えることを特徴とする請求項１に記載の低電圧保護回路。
3. 前記メイン信号がＬの場合に、前記容量の前記他端を接地点から切断する第４のスイッチを更に備えることを特徴とする請求項１又は２に記載の低電圧保護回路。
4. 前記メイン信号がＬの場合に、前記抵抗分圧回路を接地点から切断する第５のスイッチを更に備えることを特徴とする請求項１に記載の低電圧保護回路。

Images