JP5459103B2

JP5459103B2 - 増幅回路

Info

Publication number: JP5459103B2
Application number: JP2010145517A
Authority: JP
Inventors: 良之杉本
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2010-06-25
Filing date: 2010-06-25
Publication date: 2014-04-02
Anticipated expiration: 2030-06-25
Also published as: JP2012010187A; US8463143B2; US20110318015A1

Description

本発明は、増幅回路に関する。

従来、電流を電圧に差動増幅する増幅回路が知られている。例えば、特許文献１には、差動増幅回路に入力される相補信号間のオフセットを低減させる光受信回路が記載されている。

特開２００３−１６８９３３号公報

しかしながら、差動増幅回路に入力される相補信号間のオフセットが大きくなると、差動増幅回路のバイアス点が大きく動いてしまう。これにより、入力信号に対する出力信号の線形性が確保される範囲（線形動作範囲）が狭まってしまう。

本発明は、上記課題に鑑みなされたものであり、線形動作範囲の劣化を抑制することが可能な増幅回路を提供することを目的とする。

本発明の増幅回路は、一対の相補信号がそれぞれ入力する入力端子と、制御端子と、出力端子と、を具備する一対のトランジスタを有するコモンベース回路又はコモンゲート回路と、前記一対のトランジスタが出力する一対の相補信号を差動増幅する差動増幅回路と、前記差動増幅回路が出力する一対の相補信号から、前記差動増幅回路が出力する一対の相補信号間のオフセットを調整するためのオフセット信号を生成し、前記オフセット信号を前記一対のトランジスタの前記制御端子にそれぞれ出力するオフセット信号生成回路と、を備えることを特徴とする。

これによれば、一対の相補信号間のオフセットを調整することができる。よって、バイアス点を補償して、線形動作範囲の劣化を抑制することができる。

上記構成において、前記オフセット信号生成回路は、前記差動増幅回路が出力する一対の相補信号を平滑化する平滑回路を備え、前記オフセット信号生成回路は、前記平滑化回路が平滑化した一対の相補信号から前記オフセット信号を生成する構成とすることができる。これにより、信号に混入するノイズを低減することができる。

上記構成において、前記一対のトランジスタの前記制御端子と、前記オフセット信号生成回路が前記オフセット信号を出力する一対の出力端子と、の間にそれぞれ一対のコンデンサが並列に接続される構成とすることができる。これにより、一対のトランジスタの制御端子を交流的に接地することができる。

上記構成において、前記一対のトランジスタの前記入力端子とグランドとの間にそれぞれ一対の負荷が直列に接続される構成とすることができる。

上記構成において、前記差動増幅回路は、トランスインピーダンスアンプである構成とすることができる。

上記構成において、前記一対のトランジスタの前記入力端子に入力する一対の相補信号は、一対の受光素子が出力する信号である構成とすることができる。

上記構成において、前記一対の受光素子には、デジタルコヒーレント光レシーバが備える光学処理系が光接続される構成とすることができる。

本発明によれば、線形動作範囲の劣化を抑制することができる。

図１は、比較例に係る差動型のトランスインピーダンスアンプの回路図である。図２は、比較例に係る相補信号間のオフセットを補償する増幅回路の回路図である。図３は、比較例に係る増幅回路の入力信号の変化に対する出力信号の変化を示す模式的なグラフである。図４は、実施例１に係る増幅回路の回路図である。図５は、実施例２に係る増幅回路の回路図である。図６は、実施例２に係る相補信号間のオフセットの大きさの変化に対する出力信号の歪みの変化をシミュレーションした結果を示すグラフである。図７は、比較例に係る増幅回路の回路図である。図８は、デジタルコヒーレント光レシーバの構成を示すブロック図である。

実施例との比較のため、比較例を説明する。デジタルコヒーレント技術を適用した光通信方式では、フォトダイオード（ＰＤ）等の受光素子及びトランスインピーダンスアンプ（ＴＩＡ）で構成される光電気変換部の前段にハイブリッドとよばれる光学処理系が接続され、位相変調された光信号が強度変調の信号に変換される。光信号は、正相信号であるＰｉｎとその逆相信号であるＰｉｎ’とから構成される一対の相補信号に変換される。変換後の光信号のＳＮ比を最大とするために、例えば、２つのＰＤを並列にＴＩＡに接続して、差動型のＴＩＡとする構成が考えられる。

図１に差動型のＴＩＡの構成を示す。図１は、比較例に係る差動型のＴＩＡ１０の回路図である。図１のように、ＴＩＡ１０の入力には、ＰＤ１２及び１４が並列に接続されている。ＰＤ１２及び１４は、共通の電源Ｅ１と接続され、それぞれ光信号Ｐｉｎ及びＰｉｎ’が入力される。ＴＩＡ１０は、増幅した正相信号及び逆相信号をそれぞれ出力端子ｏｕｔｐ及びｏｕｔｎに出力する。このとき、例えばハイブリッドからの光入力のアンバランスやＰＤ間の受光感度のアンバランスのため、相補信号間のオフセットが大きくなる場合がある。

相補信号間のオフセットを補償する増幅回路の一例を説明する。図２は、比較例に係る相補信号間のオフセットを補償する増幅回路１００の回路図である。図２を参照して、増幅回路１００は、差動増幅回路１６と、電圧電流変換回路１８と、入力端子ＩＮ１、ＩＮ２、ＩＮ３及びＩＮ４と、出力端子ＯＵＴ１及びＯＵＴ２とを備える。差動増幅回路１６は、トランジスタＱ１及びＱ２と、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４と、定電流源Ｉｓ１とを備える。電圧電流変換回路１８は、トランジスタＱ３及びＱ４と、定電流源Ｉｓ２とを備える。

トランジスタＱ１のベースは、入力端子ＩＮ１と接続される。トランジスタＱ１のエミッタと定電流源Ｉｓ１の一端との間に抵抗Ｒ２が直列に接続される。トランジスタＱ１のコレクタと電源Ｅ２との間に抵抗Ｒ１が直列に接続される。トランジスタＱ２のベースは、入力端子ＩＮ２と接続される。トランジスタＱ２のエミッタと定電流源Ｉｓ１の一端との間に抵抗Ｒ４が直列に接続される。トランジスタＱ２のコレクタと電源Ｅ２との間に抵抗Ｒ３が直列に接続される。定電流源Ｉｓ１の他端はグランドと接地される。

トランジスタＱ３のベースは、入力端子ＩＮ４と接続される。トランジスタＱ３のエミッタは、定電流源Ｉｓ２の一端と接続される。トランジスタＱ３のコレクタは、出力端子ＯＵＴ１及びトランジスタＱ２のコレクタと接続される。トランジスタＱ４のベースは、入力端子ＩＮ３と接続される。トランジスタＱ４のエミッタは、定電流源Ｉｓ２の一端と接続される。トランジスタＱ４のコレクタは、出力端子ＯＵＴ２及びトランジスタＱ１のコレクタと接続される。定電流源Ｉｓ２の他端は、定電流源Ｉｓ１の他端とグランドとの間に接続される。

入力端子ＩＮ１及びＩＮ２には、それぞれ正相信号及び逆相信号が入力される。出力端子ＯＵＴ１及びＯＵＴ２は、それぞれ差動増幅した正相信号及び逆相信号を出力する。入力端子ＩＮ３及びＩＮ４には、相補信号間のオフセットを検出するオフセット検出器（図示せず）が接続される。検出されたオフセットを調整するオフセット信号が、入力端子ＩＮ３及びＩＮ４に入力される。これにより、オフセットが減少するように、オフセットが補償される。しかしながら、相補信号間のオフセットが大きい場合には、差動増幅回路１６のバイアス点が大きく動いてしまう。

図３を参照して、図２に示す増幅回路１００の相補信号間のオフセットの大きさの違いによるバイアス点の変化について説明する。図３は、比較例に係る増幅回路１００の入力信号の変化に対する出力信号の変化を示す模式的なグラフである。実線２０及び２１は、相補信号間のオフセットが小さい場合を示す。破線２４及び２５は、相補信号間のオフセットが大きい場合を示す。実線２０及び破線２４は、入力端子ＩＮ１に入力される入力信号の変化に対する出力端子ＯＵＴ２から出力される出力信号の変化を示す。実線２１及び破線２５は、それぞれ実線２０及び破線２４で示す信号と逆相の信号であり、入力端子ＩＮ２に入力される入力信号の変化に対する出力端子ＯＵＴ１から出力される出力信号の変化を示す。実線２０及び２１の交点２２は、相補信号間のオフセットが小さい場合のバイアス点を示す。破線２４及び２５の交点２６は、相補信号間のオフセットが大きい場合のバイアス点を示す。矢印２３で示す範囲は、相補信号間のオフセットが小さい場合の入力信号に対する出力信号の線形性が確保される範囲（線形動作範囲）を示す。矢印２７で示す範囲は、相補信号間のオフセットが大きい場合の線形動作範囲を示す。

図３を参照して、実線２０が破線２４となるように、出力端子ＯＵＴ２の出力信号の大きさが大きくなるように変化して、実線２１が破線２５となるように、出力端子ＯＵ１の出力信号の大きさが小さくなるように変化する場合を考える。このとき、入力信号が交点２２における入力信号より小さい範囲では、実線２０と実線２１が離れるように変化して、入力信号が交点２２における入力信号より大きい範囲では、実線２０と実線２１が近づくように変化する。そのため、バイアス点は交点２２で示す位置から交点２６で示す位置へ動いてしまう。また、線形動作範囲も矢印２３で示す範囲から矢印２７で示す範囲に狭まってしまう。

このように、差動増幅回路の後段に、相補信号間のオフセットを調整する構成を設けると、相補信号間のオフセットが大きい場合に線形動作範囲が劣化してしまうという課題がある。例えばデジタルコヒーレント光レシーバでは、線形動作範囲が重要な特性のひとつであるため、線形動作範囲の劣化は好ましくない。

以下に、上記の課題を解決する本発明の実施例について、図面を用いて詳細に説明する。

図４を参照して、実施例１に係る増幅回路の構成を説明する。図４は、実施例１に係る増幅回路２００の回路図である。図１を参照して、増幅回路２００は、入力端子ｉｎｐ及びｉｎｎと、コモンベース回路３０と、差動増幅回路３２と、アンプ３６と、バッファアンプ３８と、オフセット信号生成回路４０と、出力端子ｏｕｔｐ及びｏｕｔｎとを備える。入力端子ｉｎｐ及びｉｎｎには、正相信号及び逆相信号からなる一対の相補信号が入力される。コモンベース回路３０は、一対のトランジスタＱ５及びＱ６と、抵抗Ｒ５、Ｒ６、Ｒ７及びＲ８とを有する。トランジスタＱ５及びＱ６は、入力端子ｉｎｐ及びｉｎｎから一対の相補信号がそれぞれ入力する入力端子であるエミッタＥと、制御端子であるベースＢと、出力端子であるコレクタＣとを具備する。トランジスタＱ５及びＱ６のエミッタＥは、それぞれ正相信号を入力する入力端子ｉｎｐ及び逆相信号を入力する入力端子ｉｎｎと接続され、抵抗Ｒ６及びＲ８を介してグランドと接地される。トランジスタＱ５及びＱ６のコレクタＣは、それぞれ差動増幅回路３２の正相信号を入力する正相入力端子及び逆相信号を入力する逆相入力端子と接続され、抵抗Ｒ５及びＲ７を介して電源と接続される。トランジスタＱ５のベースＢは、オフセット信号生成回路４０の正相信号を出力する正相出力端子と接続される。トランジスタＱ６のベースＢは、オフセット信号生成回路４０の逆相信号を出力する逆相出力端子と接続される。

差動増幅回路３２は、例えばＴＩＡであり、アンプ３４、帰還抵抗Ｒ９及びＲ１０を備える。アンプ３４が有する正相入力端子及び逆相入力端子は、それぞれトランジスタＱ５及びＱ６のコレクタＣと接続される。帰還抵抗Ｒ９は、アンプ３４の正相入力端子及び逆相出力端子と並列に接続される。帰還抵抗Ｒ１０は、アンプ３４の逆相入力端子及び正相出力端子と並列に接続される。差動増幅回路３２は、一対のトランジスタＱ５及びＱ６が出力する一対の相補信号を差動増幅して出力する。アンプ３６は、差動増幅回路３２の出力信号を増幅する。バッファアンプ３８は、アンプ３６の出力信号をさらに増幅して出力端子ｏｕｔｐ、ｏｕｔｎに出力する。バッファアンプ３８を例えばリミットアンプとすることにより、アンプ３６の出力信号を増幅して矩形波を出力することができる。オフセット信号生成回路４０は、例えば差動ＤＣフィードバックアンプである。オフセット信号生成回路４０は、差動増幅回路３２が出力する一対の相補信号から、差動増幅回路３２が出力する一対の相補信号間のオフセットを調整するためのオフセット信号を生成し、オフセット信号を一対のトランジスタＱ５及びＱ６の制御端子であるベースＢにそれぞれ出力する。オフセット信号は、相補信号に比べて十分低周波であるため、トランジスタＱ５及びＱ６のベースＢは交流的に接地された状態となる。

実施例１において、増幅回路２００は、コモンベース回路３０と、差動増幅回路３２と、オフセット信号生成回路４０と、を備える例を説明した。コモンベース回路３０は、図４のように差動増幅回路３２の前段に接続され、オフセット信号生成回路４０が生成したオフセット信号を、差動増幅回路３２の前段に接続されたコモンベース回路３０に入力して、相補信号間のオフセットを調整する。一方、比較例の増幅回路１００は、図２のようにオフセット信号を差動増幅回路１６の後段に接続された電圧電流変換回路１８に入力する。そのため、図３のようにバイアス点が動いてしまい、線形動作範囲が劣化してしまう。実施例１の増幅回路２００では、比較例とは異なり、バイアス点が動かないため、線形動作範囲の劣化を抑制することができる。

実施例１において、図４のコモンベース回路３０のように、トランジスタＱ５及びＱ６のベースＢに入力されるオフセット信号生成回路４０が生成するオフセット信号を調整することにより、トランジスタＱ５及びＱ６のエミッタＥからコレクタＣに流れる相補信号間のオフセットを調整する構成を説明した。このようにコモンベース回路３０を用いることにより、オフセット信号に応じてトランジスタＱ５及びＱ６のコレクタ電流を調整して、オフセットを調整することができる。

実施例１の増幅回路２００において、入力端子ｉｎｐ及びｉｎｎに受光素子が接続される場合、受光素子のバイアス電圧は、コモンゲート回路３０が備えるトランジスタＱ５及びＱ６のベース−エミッタ間電圧により固定される。増幅回路２００のように、入力端子ｉｎｐ及びｉｎｎと差動増幅回路３２との間に、コモンゲート回路３０を設けることにより、例えば差動増幅回路３２に受光素子を直接接続する場合に比べて、受光素子を安定して駆動することができる。

実施例１において、トランジスタＱ５及びＱ６がバイポーラトランジスタである例を説明した。また、バイポーラトランジスタを用いたコモンベース回路の例を説明した。バイポーラトランジスタの代わりに、電界効果トランジスタを用いてもよい。コモンベース回路の代わりに、オフセット信号を一対の電界効果トランジスタの制御端子であるゲートに入力するように構成したコモンゲート回路を用いてもよい。この場合、電界効果トランジスタのソースに入力信号が入力され、ドレインから出力信号が出力される。

実施例１において、差動増幅回路３２の一例として、ＴＩＡを説明したが、ＴＩＡ以外の他の差動増幅回路でもよい。

図５を参照して、実施例２に係る増幅回路の構成を説明する。図５は、実施例２に係る増幅回路３００の回路図である。増幅回路３００は、図４に示す増幅回路２００の差動増幅回路３２、アンプ３６及びオフセット信号生成回路４０の具体的な回路の一例を示している。図５において、図４と同一の構成については、同一の符号を付している。以下、図４との違いについて説明する。

図５のように、増幅回路３００は、入力端子ｉｎｐ及びｉｎｎと、コモンベース回路３０と、差動増幅回路３２と、アンプ３６と、バッファアンプ３８と、オフセット信号生成回路４０と、出力端子ｏｕｔｐ及びｏｕｔｎとを備える。

入力端子ｉｎｐ及びｉｎｎは、例えばＰＤ等の受光素子（図示せず）とそれぞれ接続される。各受光素子は、受光した光を電流に変換して、正相信号及び逆相信号からなる一対の相補信号を生成して、正相信号及び逆相信号をそれぞれ入力端子ｉｎｐ及びｉｎｎに出力する。

差動増幅回路３２は、トランジスタＱ７及びＱ８、抵抗Ｒ１１及びＲ１２及び定電流源Ｉｓ３を備える差動増幅回路と、トランジスタＱ９及び定電流源Ｉｓ４並びにトランジスタＱ１０及び定電流源Ｉｓ５を備えるコレクタ接地アンプと、帰還抵抗Ｒ９及びＲ１０とを有する差動型のＴＩＡである。トランジスタＱ７のベースは、コモンベース回路３０が正相信号を出力する正相出力端子と接続される。トランジスタＱ７のエミッタは、定電流源Ｉｓ３の一端と接続される。トランジスタＱ７のコレクタと電源との間に抵抗Ｒ１１が直列に接続される。トランジスタＱ８のベースは、コモンベース回路３０が逆相信号を出力する逆相出力端子と接続される。トランジスタＱ８のエミッタは、定電流源Ｉｓ３の一端と接続される。トランジスタＱ８のコレクタと電源との間に抵抗Ｒ１２が直列に接続される。定電流源Ｉｓ３の他端は、グランドと接地される。トランジスタＱ９のベースは、トランジスタＱ７のコレクタと接続される。トランジスタＱ９のコレクタは、電源と接続される。トランジスタＱ９のエミッタは、帰還抵抗Ｒ１０の一端と定電流源Ｉｓ４の一端とに接続される。帰還抵抗Ｒ１０の他端は、トランジスタＱ７のベースと接続される。定電流源Ｉｓ４の他端は、グランドと接地される。トランジスタＱ１０のベースは、トランジスタＱ８のコレクタと接続される。トランジスタＱ１０のコレクタは、電源と接続される。トランジスタＱ１０のエミッタは、帰還抵抗Ｒ９の一端と定電流源Ｉｓ５の一端とに接続される。帰還抵抗Ｒ９の他端は、トランジスタＱ８のベースと接続される。定電流源Ｉｓ５の他端は、グランドと接地される。

アンプ３６は、バッファアンプ５０及び５２と、バッファアンプ５０及び５２のゲインを調整するゲインコントロール部５４とを備える。バッファアンプ５０は、差動増幅回路３２が出力する差動信号が入力され、バッファアンプ５２に出力する。バッファアンプ５２は、バッファアンプが出力する差動信号が入力され、バッファアンプ３８及びゲインコントロール部５４に出力する。ゲインコントロール部５４は、バッファアンプ５２の出力に応じて、バッファアンプ５０及び５２のゲインを調整する。

オフセット信号生成回路４０は、差動増幅回路を直列に多段接続した回路である。図５では、段数を省略して、差動増幅回路４２及び４４を示している。

抵抗Ｒ１３及びコンデンサＣ２を備える平滑回路は、バッファアンプ３８の逆出力端子と接続され、逆相信号を平滑化する。抵抗Ｒ１４及びコンデンサＣ１を備える平滑回路は、バッファアンプ３８の正相出力端子と接続され、正相信号を平滑化する。オフセット信号生成回路４０は、これらの平滑回路で平滑化された相補信号を差動増幅してオフセット信号を生成する。平滑回路により、オフセット信号を低周波にして、コモンベース回路３０のトランジスタＱ５及びＱ６のベースＢを交流的に接地した状態とすることができる。

差動増幅回路４２は、トランジスタＱ１１、Ｑ１２、Ｑ１３及びＱ１４と、抵抗Ｒ１５及びＲ１６と、定電流源Ｉｓ６、Ｉｓ７及びＩｓ８とを備える。トランジスタＱ１１のベースは、抵抗Ｒ１３を介してバッファアンプ３８の逆相出力端子と接続される。トランジスタＱ１１のエミッタは、定電流源Ｉｓ６の一端と接続される。トランジスタＱ１１のコレクタと電源との間に抵抗Ｒ１５が直列に接続される。トランジスタＱ１２のベースは、抵抗Ｒ１４を介してバッファアンプ３８の正相出力端子と接続される。トランジスタＱ１２のエミッタは、定電流源Ｉｓ６の一端と接続される。トランジスタＱ１２のコレクタと電源との間に抵抗Ｒ１６が直列に接続される。定電流源Ｉｓ６の他端は、グランドと接地される。トランジスタＱ１３のベースは、トランジスタＱ１１のコレクタと接続される。トランジスタＱ１３のコレクタは、電源と接続される。トランジスタＱ１３のエミッタは、後段の差動増幅回路のトランジスタ（図示せず）と定電流源Ｉｓ７の一端と接続される。定電流源Ｉｓ７の他端は、グランドと接地される。トランジスタＱ１４のベースは、トランジスタＱ１２のコレクタと接続される。トランジスタＱ１４のコレクタは、電源と接続される。トランジスタＱ１４のエミッタは、後段の差動増幅回路のトランジスタ（図示せず）と定電流源Ｉｓ８の一端とに接続される。定電流源Ｉｓ８の他端は、グランドと接地される。

差動増幅回路４４は、トランジスタＱ１５、Ｑ１６、Ｑ１７及びＱ１８と、抵抗Ｒ１７、Ｒ１８、Ｒ１９及びＲ２０と、定電流源Ｉｓ９、Ｉｓ１０及びＩｓ１１とを備える。トランジスタＱ１７のエミッタと定電流源Ｉｓ１０の一端との間に抵抗Ｒ１９が直列に接続される。トランジスタＱ１８のエミッタと定電流源Ｉｓ１１の一端との間に抵抗Ｒ２０が直列に接続される。その他の接続関係は、差動増幅回路４２と同様のため、説明を省略する。

オフセット信号生成回路４０のオフセット信号を出力する一対の出力端子と、コモンベース回路３０が備えるトランジスタＱ５及びＱ６の制御端子であるベースＢとの間にそれぞれ一対のコンデンサＣ３及びＣ４が並列に接続される。これにより、トランジスタＱ５及びＱ６のベースＢを交流的に接地して、トランジスタＱ５及びＱ６に入力される信号のノイズを抑制することができる。抵抗Ｒ１９とコンデンサＣ３とはローバスフィルターを構成する。同様に、抵抗Ｒ２０とコンデンサＣ４とはローパスフィルターを構成する。これにより、抵抗Ｒ１９及びＲ２０がない場合と比較して、より低周波の雑音を抑制することができる。

図６を参照して、増幅回路３００が相補信号間のオフセットを補償することによる効果を説明する。図６は、実施例２に係る相補信号間のオフセットの大きさの変化に対する出力信号の歪みの変化をシミュレーションした結果を示すグラフである。図６において、横軸は相補信号間のオフセットの大きさ［ｍＡ］、縦軸は出力信号の歪み［％］を示す。実線７０及び７２で示すグラフは、増幅回路３００によりシミュレーションした結果である。実線７４及び７６で示すグラフは、比較例に係る増幅回路４００によりシミュレーションした結果である。比較例に係る増幅回路４００の構成については後述する。実線７０及び７４は、相補信号のピークツーピークが６００μＡである場合であり、実線７２及び７６は、相補信号のピークツーピークが１ｍＡである場合を示している。

図６を参照して、比較例に係る増幅回路４００の場合、実線７４及び７６のように、相補信号間のオフセットが大きくなるにつれて、出力信号の歪みが大きくなっている。一方、増幅回路３００の場合、実線７０及び７２のように、比較例に係る増幅回路４００の場合に比べて、出力信号の歪みが抑制されている。特に、デジタルコヒーレント光レシーバの場合、相補信号間のオフセットは０．４〜０．５［ｍＡ］と想定されるが、図６のように、０．４〜０．５［ｍＡ］の範囲では、増幅回路３００の方が、比較例に係る増幅回路４００の場合に比べて、出力信号の歪みを抑制できていることがわかる。

図７を参照して、図６のシミュレーションに使用した比較例に係る増幅回路４００の構成を説明する。図７は、比較例に係る増幅回路４００の回路図である。図７において、図５に示す構成と同一の構成には同一の符号を付している。図７のように、増幅回路４００は、入力端子ｉｎｐ及びｉｎｎと、差動増幅回路５６と、アンプ３６と、バッファアンプ３８と、オフセット信号生成回路４０と、出力端子ｏｕｔｐ及びｏｕｔｎとを備える。

入力端子ｉｎｐ及びｉｎｎは、例えば図４と同様にＰＤ（図示せず）とそれぞれ接続される。各ＰＤは、受光した光を電流に変換して、正相信号及び逆相信号からなる一対の相補信号を生成して、正相信号及び逆相信号をそれぞれ入力端子ｉｎｐ及びｉｎｎに出力する。

差動増幅回路５６は、トランジスタＱ３０及びＱ３１、抵抗Ｒ３０及びＲ３１及び定電流源Ｉｓ３０を備える差動増幅回路と、トランジスタＱ３４及び定電流源Ｉｓ３２並びにトランジスタＱ３５及び定電流源Ｉｓ３３を備えるコレクタ接地アンプと、帰還抵抗Ｒ３２及びＲ３３とを有する差動型のＴＩＡである。差動増幅回路５６は、オフセット信号生成回路４０から出力されるオフセット信号を受け付けるために、トランジスタＱ３２及びＱ３３と定電流源Ｉｓ３１とを備える。トランジスタＱ３２のベースＢは、オフセット信号生成回路４０が正相信号を出力する正相出力端子と接続される。トランジスタＱ３３のベースＢは、オフセット信号生成回路４０が逆相信号を出力する逆相出力端子と接続される。アンプ３６、バッファアンプ３８及びオフセット信号生成回路４０は、図５と同一のため、説明を省略する。

増幅回路４００は、増幅回路３００と異なり、コモンベース回路を備えていない。増幅回路４００は、オフセット信号生成回路４０が生成したオフセット信号が、差動増幅回路３２に入力される構成となっているため、バイアス点を補償できず、線形動作範囲の劣化を抑制することができない。

実施例２において、オフセット信号生成回路４０は、差動増幅回路３２が出力する一対の相補信号を平滑化する平滑回路を備え、オフセット信号生成回路４０は、平滑化回路が平滑化した一対の相補信号からオフセット信号を生成する例を説明した。これにより、オフセット信号を低周波にして、コモンベース回路３０のトランジスタＱ５及びＱ６のベースＢを交流的に接地した状態とすることができる。

実施例２において、一対のトランジスタＱ５及びＱ６の制御端子であるベースと、オフセット信号生成回路４０がオフセット信号を出力する一対の出力端子と、の間にそれぞれ一対のコンデンサＣ３及びＣ４が並列に接続される例を説明した。これにより、トランジスタＱ５及びＱ６のベースを交流的に接地することができる。

実施例２において、一対のトランジスタＱ５及びＱ６の入力端子ｉｎｐ及びｉｎｎにそれぞれ一対の負荷である抵抗Ｒ６及びＲ８が直列に接続される例を説明した。実施例２において、受光素子の一例として、ＰＤを説明したが、他の受光素子でもよい。

実施例２の増幅回路３００において、入力端子ｉｎｐ及びｉｎｎにＰＤ等の受光素子を接続して、差動増幅回路３２を図５のようにＴＩＡとする場合、ＴＩＡの帯域幅は、ＴＩＡの容量成分とＰＤの容量成分との和に反比例する。図５のように、コモンベース回路３０を入力端子ｉｎｐ及びｉｎｎと差動増幅回路３２との間に設けることにより、ＴＩＡの容量成分とＰＤの容量成分とが分離されるため、ＴＩＡの帯域幅に影響を与える容量成分は小さくなる。よって、ＴＩＡの帯域幅を広帯域化することができる。

図８を参照して、実施例３に係る光レシーバの一例を説明する。図８は、実施例３に係るデジタルコヒーレント光レシーバ５００の構成を示すブロック図である。図８では、ＤＰ−ＱＰＳＫ（ＤｕａｌＰｏｌａｒｉｚａｔｉｏｎ−ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）方式を利用した例を示している。

図８のように、デジタルコヒーレント光レシーバ５００は、入力端子９０と、偏光ビームスプリッタ（ＰｏｌａｒｉｚｉｎｇＢｅａｍＳｐｌｉｔｔｅｒ；ＰＢＳ）９１と、局部発振光源（ＬｏｃａｌＯｓｃｉｌｌａｔｏｒ；ＬＯ）９２と、ハイブリッド９３と、光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄと、アナログデジタル変換器（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｏｒ；ＡＤＣ）９４ａ、９４ｂ、９４ｃ及び９４ｄと、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）９８と、出力端子９９とを備える。光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄは、それぞれ受光素子８０ａ及び８１ａ、８０ｂ及び８１ｂ、８０ｃ及び８１ｃ並びに８０ｄ及び８１ｄと、コモンベース回路８２ａ、８２ｂ、８２ｃ及び８２ｄと、差動増幅回路を構成するアンプ８３ａ、８３ｂ、８３ｃ及び８３ｄと、アンプ８４ａ、８４ｂ、８４ｃ及び８４ｄと、バッファアンプ８５ａ、８５ｂ、８５ｃ及び８５ｄと、オフセット信号生成回路８６ａ、８６ｂ、８６ｃ及び８６ｄとを有する。光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄの構成は、実施例１及び実施例２で説明した増幅回路２００及び３００の入力端子ｉｎｐ及びｉｎｎにそれぞれ受光素子を接続した構成である。よって、光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄは、バイアス点を補償して、線形動作範囲の劣化を抑制することができる。

入力端子９０で入力された信号光は、ＰＢＳ９１でＸ偏光とＹ偏光とに分離され、ＬＯ９２からの局部発振光と共にハイブリッド９３に入力される。Ｘ及びＹ偏光は、ハイブリッド９３にて局部発振光と合成し、それぞれ同相（Ｉｎｐｈａｓｅ；Ｉ）成分、直交位相（Ｑｕａｄｒａｔｕｒｅ；Ｑ）成分に分離され、出力信号光として出力される。図８に示す添字のｐ及びｎは、それぞれ正及び負の成分であることを示す。例えば、Ｘ−Ｉｐは、Ｘ偏光のＩ成分の正成分であることを示す。ハイブリッド９３から出力された位相の異なる光信号は、それぞれ光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄにより電気信号に変換されて、ＡＤＣ９４ａ、９４ｂ、９４ｃ及び９４ｄに出力される。ＡＤＣ９４ａ、９４ｂ、９４ｃ及び９４ｄは、電気信号をアナログ信号からデジタル信号に変換してＤＳＰ９８に出力する。ＤＳＰ９８は入力された電気信号に基づいて所定の処理を実行後、出力端子９９に結果を出力する。このように、デジタルコヒーレント通信では、位相情報を含んだ光信号が送信され、それをデジタルコヒーレント光レシーバ５００で受信している。ここで、デジタルコヒーレント光レシーバ５００に搭載されている各受光素子８０ａ、８１ａ、８０ｂ、８１ｂ、８０ｃ、８１ｃ、８０ｄ及び８１ｄやハイブリッド９３は、製造ばらつきを含んでいるため、各光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄに入力される相補信号間にはオフセットが生じている。本実施例では、光電気変換回路９３ａ、９３ｂ、９３ｃ及び９３ｄが、バイアス点を補償して、線形動作範囲の劣化を抑制している。よって、製造ばらつきによる相補信号間のオフセットの影響を低減することができる。

実施例３において、一対の受光素子８０ａ及び８１ａ、８０ｂ及び８１ｂ、８０ｃ及び８１ｃ並びに８０ｄ及び８１ｄには、デジタルコヒーレント光レシーバが備える光学処理系のハイブリッド９３が光接続される例を説明した。実施例３によれば、製造ばらつきによる相補信号間のオフセットの影響を低減することができる。

実施例３において、光レシーバの一例として、デジタルコヒーレント光レシーバについて説明した。光レシーバは、デジタルコヒーレント光レシーバ以外の光レシーバでもよい。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

３０コモンベース回路
３２差動増幅回路
４０オフセット信号生成回路
１００増幅回路
２００増幅回路
３００増幅回路
４００増幅回路
５００デジタルコヒーレント光レシーバ

Claims

一対の相補信号がそれぞれ入力する入力端子と、制御端子と、出力端子と、を具備する一対のトランジスタを有するコモンベース回路又はコモンゲート回路と、
前記一対のトランジスタが出力する一対の相補信号を差動増幅する差動増幅回路と、
前記差動増幅回路が出力する一対の相補信号から、前記差動増幅回路が出力する一対の相補信号間のオフセットを調整するためのオフセット信号を生成し、前記オフセット信号を前記一対のトランジスタの前記制御端子にそれぞれ出力するオフセット信号生成回路と、
を備えることを特徴とする増幅回路。
前記オフセット信号生成回路は、前記差動増幅回路が出力する一対の相補信号を平滑化する平滑回路を備え、
前記オフセット信号生成回路は、前記平滑化回路が平滑化した一対の相補信号から前記オフセット信号を生成することを特徴とする請求項１に記載の増幅回路。
前記一対のトランジスタの前記制御端子と、前記オフセット信号生成回路が前記オフセット信号を出力する一対の出力端子と、の間にそれぞれ一対のコンデンサが並列に接続されることを特徴とする請求項１又は２に記載の増幅回路。
前記一対のトランジスタの前記入力端子とグランドとの間にそれぞれ一対の負荷が直列に接続されることを特徴とする請求項１から３のいずれか一項に記載の増幅回路。
前記差動増幅回路は、トランスインピーダンスアンプであることを特徴とする請求項１から４のいずれか一項に記載の増幅回路。
前記一対のトランジスタの前記入力端子に入力する一対の相補信号は、一対の受光素子が出力する信号であることを特徴とする請求項１から５のいずれか一項に記載の増幅回路。
前記一対の受光素子には、デジタルコヒーレント光レシーバが備える光学処理系が光接続されることを特徴とする請求項６に記載の増幅回路。