JP5498662B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5498662B2
JP5498662B2 JP2008082081A JP2008082081A JP5498662B2 JP 5498662 B2 JP5498662 B2 JP 5498662B2 JP 2008082081 A JP2008082081 A JP 2008082081A JP 2008082081 A JP2008082081 A JP 2008082081A JP 5498662 B2 JP5498662 B2 JP 5498662B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
lattice
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008082081A
Other languages
English (en)
Other versions
JP2009238955A (ja
Inventor
充 竹中
信一 高木
雅彦 秦
磨 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Original Assignee
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, University of Tokyo NUC filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008082081A priority Critical patent/JP5498662B2/ja
Priority to US12/934,233 priority patent/US8431459B2/en
Priority to TW098110343A priority patent/TWI449107B/zh
Priority to CN2009801074122A priority patent/CN101960605A/zh
Priority to KR1020107019359A priority patent/KR101523409B1/ko
Priority to PCT/JP2009/001375 priority patent/WO2009119103A1/ja
Publication of JP2009238955A publication Critical patent/JP2009238955A/ja
Application granted granted Critical
Publication of JP5498662B2 publication Critical patent/JP5498662B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体基板、半導体装置および半導体装置の製造方法に関する。本発明は、特に、簡単な工程でＭＯＳ構造が形成できる化合物半導体装置に適用して有効な半導体基板、半導体装置および半導体装置の製造方法に関する。
高い電子移動度を有するという特性から、化合物半導体によるＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）の実用化が望まれている。たとえば、非特許文献１は、ＩｎＡｌＡｓの酸化処理、およびその半導体装置製造用の半導体基板への応用について開示している。すなわち、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＭＯＳ型ＨＥＭＴ（高電子移動度トランジスタ）におけるゲート絶縁層を想定して、半導体基板に形成され、チャネル層として機能しうるＩｎＧａＡｓ層上のｎ形ＩｎＡｌＡｓ層を酸化してなる半導体基板が記載されている。
Ｎ．Ｃ．Ｐａｕｌ他著、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、第４４巻（２００５年）、Ｎｏ．３、１１７４から１１８０ページ
しかしながら、化合物半導体たとえば３−５族化合物半導体を有する半導体基板において、良好なＭＯＳ界面（半導体層と酸化物層との界面）を形成することは難しく、半導体装置の製造の障害になっている。よって、実用的に簡単な手法で、３−５族化合物半導体と酸化層との良好な界面を形成した半導体基板が望まれている。
上記課題を解決するために、本発明の第１の形態においては、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であって、前記第１半導体層に対し選択的に酸化が可能な第２半導体層と、を備えた半導体基板が提供される。前記第１半導体層はアルミニウムを含まないものであってよい。前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合し、電子親和力がＩｎＰより大きい、３−５族化合物の半導体を備えてよい。前記第２半導体層は、アルミニウムを含んでよく、具体的には前記第２半導体層は、ＩｎｘＡｌ１−ｘＡｓであり、ｘは、０と１との間の値であってよい。
本発明の第２の形態においては、ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、前記第２半導体層を覆って形成され、開口部を有するオーミック層と、前記開口部に露出した前記第２半導体層の部分を、前記第１半導体層に対し選択的に酸化して形成した酸化層と、前記第１半導体層に形成されるチャネルに電界を加える制御電極と、を備え、前記オーミック層に前記開口部を形成する工程の後は、前記第２半導体層をエッチングせずに、前記酸化層が形成された半導体装置が提供される。前記酸化層は、前記第１半導体層と前記制御電極との間に形成された制御電極絶縁層であってよい。前記酸化層と同一の層に、前記第２半導体層の非酸化部が残存し、前記オーミック層は、前記第２半導体層の前記非酸化部より上層に形成され、前記酸化層が形成された部分に開口部を有し、前記オーミック層より上層に形成された、前記チャネルに流れる電流を供給する一対の入出力電極を更に備えてよい。前記制御電極は、前記開口部の内部の前記絶縁層の上に形成されてよい。前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層であってよく、前記オーミック層は、ｐ形またはｎ形にドープされてよい。
本発明の第３の形態においては、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、を有する半導体基板を準備する基板準備段階と、前記第２半導体層を覆うオーミック層を形成する段階と、前記オーミック層に開口部を形成して、前記開口部の底面に前記第２半導体層を露出する段階と、前記開口部を形成して第２半導体層を露出する段階の後は、前記第２半導体層をエッチングせずに、前記第２半導体層を前記第１半導体層に対して選択的に酸化して酸化層を形成する酸化段階と、前記酸化段階で形成した前記酸化層より上層に制御電極を形成する制御電極形成段階と、を備えた半導体装置の製造方法が提供される。前記酸化段階は、前記オーミック層をマスクとして前記開口部に露出した前記第２半導体層を酸化雰囲気に曝露することにより、前記酸化層を前記マスクに自己整合的に形成する段階であってよい。前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物のｐ形半導体層またはｎ形半導体層であってよい。前記酸化段階は、ウェット酸化法により前記酸化層を形成する段階であってよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態の半導体装置１００の断面例を示す。半導体装置１００は、基板１０２、バッファ層１０４、第１半導体層１０６、第２半導体層１０８、酸化層１１０、制御電極１１２、オーミック層１１４および入出力電極１１６を備える。
基板１０２は、その表面に化合物半導体の結晶層が形成できる限り、任意の材質等が選択できる。基板１０２として、たとえば単結晶シリコンウェハ、サファイア基板、単結晶ＩｎＰ基板等が例示できる。
バッファ層１０４は、第１半導体層１０６と格子整合または擬格子整合する化合物半導体層であってよく、第１半導体層１０６と基板１０２との間に形成される。バッファ層１０４は、第１半導体層１０６の結晶性を高める目的で、あるいは、基板１０２からの不純物の影響を低減する目的で形成されてよい。バッファ層１０４として、たとえば不純物がドープされたあるいはドープされないＩｎＰ層、ＩｎＧａＡｓ層もしくはＩｎＡｌＡｓ層またはこれらの積層が例示できる。この場合、ＩｎＰ層、ＩｎＧａＡｓ層またはＩｎＡｌＡｓ層は、たとえば有機金属ガスを原料ガスとしたＭＯＣＶＤ法（有機金属気相成長法）を用いて形成できる。
第１半導体層１０６は、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物であってよい。また第１半導体層１０６は、アルミニウムを含まないものであってよい。アルミニウムを含まないことにより、第２半導体層１０８を酸化して酸化層１１０を形成するときに、第１半導体層１０６が酸化されないようにできる。さらに第１半導体層１０６は、電子親和力がＩｎＰより大きいものであってよい。電子親和力を大きくすることにより、第１半導体層１０６と酸化層１１０との界面に形成される界面準位の深さを小さくできる。その結果デバイスの性能を向上できる。
第１半導体層１０６は、電子デバイスの機能層として機能してよく、たとえばＭＩＳＦＥＴのチャネルが形成されるチャネル層であってよい。第１半導体層１０６として、たとえばＩｎＰ層が例示できる。第１半導体層１０６は、不純物がドープされていてもよく、ドープされていなくてもよい。第１半導体層１０６は、たとえば有機金属ガスを原料ガスとしたＭＯＣＶＤ法を用いて形成できる。
なお、バッファ層１０４と第１半導体層１０６との間に、他の半導体層を形成してよい。他の半導体層は砒素を含んでよい。砒素を含む半導体層として、たとえばＩｎＧａＡｓ層が例示できる。他の半導体層は、たとえばＭＩＳＦＥＴのチャネル層であってよく、他の半導体層と第１半導体層１０６とでチャネル層になってもよい。この場合、チャネルは、他の半導体層と第１半導体層１０６との界面に形成されてよく、第１半導体層１０６より上層に形成される酸化層１１０との界面から遠ざけられる。チャネルが酸化層１１０との界面から遠ざけられることにより、半導体−絶縁体界面に存在する界面準位の影響が回避でき、デバイスの性能を向上できる。
第２半導体層１０８は、第１半導体層１０６に接して形成される、第２半導体層１０８は、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であってよい、第２半導体層１０８は、第１半導体層１０６に対し選択的に酸化が可能なものであってよい。第２半導体層１０８は、アルミニウムを含んでよく、具体的には、ＩｎｘＡｌ１−ｘＡｓ（ただし０＜ｘ＜１）、であってよい。ただし、アルミニウムはインジュウムに対して５０％以上であることが望ましい。
酸化層１１０は、第１半導体層１０６に接して形成され、第２半導体層１０８の少なくとも一部を第１半導体層１０６に対し選択的に酸化して形成される。また、酸化層１１０は、第１半導体層１０６と制御電極１１２との間に形成された制御電極を絶縁する絶縁層すなわち、ＭＯＳＦＥＴの場合のゲート絶縁層であってよい。あるいは、第１半導体層１０６より基板１０２の側に埋め込んで形成された埋め込み酸化層であってよい。埋め込み酸化層として酸化層１１０を形成する場合、ダブルゲート構造のＭＯＳＦＥＴを形成できる。
酸化層１１０の組成は、第２半導体層１０８を酸化して形成するので、第２半導体層１０８の組成に応じて定まる。第２半導体層１０８の酸化方法として、たとえばウェット法が例示できる。５００℃以上の処理条件でのウェット法により第２半導体層１０８を酸化して酸化層１１０を形成した場合、界面準位の密度を１０１２台に減少できる。
制御電極１１２は、酸化層１１０の上に形成され、第１半導体層１０６に形成されるチャネルに電界を加える。制御電極１１２は、たとえばＭＩＳＦＥＴのゲート電極として機能できる。制御電極１１２として、たとえば任意の金属、ポリシリコン、メタルシリサイド等が例示できる。制御電極１１２は、第２半導体層１０８が酸化された酸化層１１０が形成された開口領域１１８に形成される。
オーミック層１１４は、入出力電極１１６をオーミック接合する。オーミック層１１４は、酸化層１１０と同一層の第２半導体層１０８の非酸化部が残存した領域１２０より上層に形成される。オーミック層１１４は、酸化層１１０が形成された部分に開口領域１１８を有する。オーミック層１１４は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層であってよい。オーミック層１１４は、ｐ形またはｎ形にドープされてよい。
入出力電極１１６は、一対の電極としてオーミック層１１４より上層に形成される。入出力電極１１６は、チャネルに流れる電流を供給する。入出力電極１１６は、たとえばＭＩＳＦＥＴのソースまたはドレイン電極として機能する。入出力電極１１６として、たとえばニッケル、白金、金等の金属、ヘビードープしたポリシリコン、メタルシリサイド等が例示できる。
なお、上記説明では、半導体装置１００を説明したが、基板１０２、バッファ層１０４、第１半導体層１０６および第２半導体層１０８を一つの半導体基板として把握してもよい。このような半導体基板は第２半導体層１０８を任意に酸化させて制御電極酸化層を形成でき、速やかにＭＯＳＦＥＴ等のデバイスを製造できる。半導体基板にはバッファ層１０４は必須でなく、第１半導体層１０６自体が基板１０２であってもよい。
また上記説明では、半導体装置１００として、ＭＯＳＦＥＴを例示して説明したが、他の電子デバイスであってもよい。たとえば半導体装置１００は、第２半導体層１０８を酸化して形成した酸化層１１０を制御電極１１２および第１半導体層１０６で挟んだコンデンサであってもよい。
図２から図５は、半導体装置１００の製造過程における断面例を示す。図２に示すように、バッファ層１０４および第１半導体層１０６を有する基板１０２を準備する。バッファ層１０４および第１半導体層１０６は、たとえばＭＯＣＶＤ法を用いたエピタキシャル成長により形成できる。
図３に示すように、第１半導体層１０６より上層に第２半導体層１０８を形成する。第２半導体層１０８は、たとえばＭＯＣＶＤ法により形成できる。第２半導体層１０８は、ｐ形またはｎ形にドープして形成されてもよい。
図４に示すように、第２半導体層１０８を覆うオーミック層１１４を形成した後、オーミック層１１４に開口部を形成して、開口部の底面に第２半導体層１０８を露出する。そして図５に示すように、開口部に露出した第２半導体層１０８を酸化する。酸化は、第１半導体層１０６に対して選択的に第２半導体層１０８に実施される。また酸化は、オーミック層１１４の開口部に選択的に第２半導体層１０８に実施される。第２半導体層１０８の酸化により酸化層１１０が形成される。
第２半導体層１０８にはアルミニウムが含まれる一方、第１半導体層１０６およびオーミック層１１４にはアルミニウムが含まれない。このため、第１半導体層１０６およびオーミック層１１４は酸化されず、酸化は第２半導体層１０８に選択的にかつ開口部に対して自己整合的に実施される。これにより、酸化層１１０が簡単に形成できる。この場合の酸化処理は、開口部に露出した第２半導体層１０８を酸化雰囲気に曝露することにより実施できる。
その後、制御電極１１２および入出力電極１１６を導電膜の形成およびパターニングにより形成する。そして、図１に示す半導体装置１００が製造できる。
上記した半導体装置１００によれば、第２半導体層１０８を選択的に酸化して酸化層１１０を形成するので、ＭＯＳＦＥＴが簡便に製造できる。また、酸化はウェット法が利用できるので、界面準位を低減でき、実用的な化合物半導体ＭＯＳＦＥＴが形成できる。
（実験例）
不純物をドープしないＩｎＰ基板の（１００）面上にＩｎＡｌＡｓを１０ｎｍ形成した。その後、ＩｎＡｌＡｓ層を選択的に酸化して絶縁膜を形成した。酸化には５２５℃の処理温度でのウェット法を用いた。絶縁膜上にアルミニウム電極を蒸着法により形成して実験サンプルとした。
図６は、実験サンプルの電流電圧特性を示す。ウェット酸化を４５分実施したサンプルでは良好な絶縁性が確認できた。比較として示したウェット酸化を３０分実施したサンプルでは、絶縁性の低下が確認できた。さらに比較として示したウェット酸化を実施しないサンプルでは、絶縁性のさらなる低下が確認できた。
図７は、ウェット酸化を４５分間実施したサンプルの容量電圧特性を示す。電圧変化に対し容量変化が５ｋＨｚから１ＭＨｚの範囲で確認できた。すなわち、絶縁層の下部のＩｎＰ層には反転層が形成され、ＭＯＳとして動作していることが確認された。コンダクタンス法により界面準位を評価した結果、１０１２台の界面準位が測定できた。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本実施形態の半導体装置１００の断面例を示す。 半導体装置１００の製造過程における断面例を示す。 半導体装置１００の製造過程における断面例を示す。 半導体装置１００の製造過程における断面例を示す。 半導体装置１００の製造過程における断面例を示す。 実験サンプルの電流電圧特性を示す。 ウェット酸化を４５分間実施したサンプルの容量電圧特性を示す。
符号の説明
１００ 半導体装置
１０２ 基板
１０４ バッファ層
１０６ 第１半導体層
１０８ 第２半導体層
１１０ 酸化層
１１２ 制御電極
１１４ オーミック層
１１６ 入出力電極
１１８ 開口領域
１２０ 領域

Claims (10)

  1. ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、
    前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、
    前記第２半導体層を覆って形成され、開口部を有するオーミック層と、
    前記開口部に露出した前記第２半導体層の部分を、前記第１半導体層に対し選択的に酸化して形成した酸化層と、
    前記第１半導体層に形成されるチャネルに電界を加える制御電極と、
    を備え、
    前記オーミック層に前記開口部を形成する工程の後は、前記第２半導体層をエッチングせずに、前記酸化層が形成された半導体装置。
  2. 前記酸化層は、前記第１半導体層と前記制御電極との間に形成された制御電極絶縁層である
    請求項１に記載の半導体装置。
  3. 前記酸化層と同一の層に、前記第２半導体層の非酸化部が残存し、
    前記オーミック層は、前記第２半導体層の前記非酸化部より上層に形成され、前記酸化層が形成された部分に開口部を有し、
    前記オーミック層より上層に形成された、前記チャネルに流れる電流を供給する一対の入出力電極を更に備えた請求項１または請求項２に記載の半導体装置。
  4. 前記制御電極は、前記開口部の内部の前記酸化層の上に形成された、
    請求項３に記載の半導体装置。
  5. 前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層である、
    請求項３または請求項４に記載の半導体装置。
  6. 前記オーミック層は、ｐ形またはｎ形にドープされている、
    請求項５に記載の半導体装置。
  7. ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、を有する半導体基板を準備する基板準備段階と、
    前記第２半導体層を覆うオーミック層を形成する段階と、
    前記オーミック層に開口部を形成して、前記開口部の底面に前記第２半導体層を露出する段階と、
    前記開口部を形成して第２半導体層を露出する段階の後は、前記第２半導体層をエッチングせずに、前記第２半導体層を前記第１半導体層に対して選択的に酸化して酸化層を形成する酸化段階と、
    前記酸化段階で形成した前記酸化層より上層に制御電極を形成する制御電極形成段階と、
    を備えた半導体装置の製造方法。
  8. 前記酸化段階は、前記オーミック層をマスクとして前記開口部に露出した前記第２半導体層を酸化雰囲気に曝露することにより、前記酸化層を前記マスクに自己整合的に形成する段階である、
    請求項７に記載の半導体装置の製造方法。
  9. 前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物のｐ形半導体層またはｎ形半導体層である、
    請求項７または８に記載の半導体装置の製造方法。
  10. 前記酸化段階は、ウェット酸化法により前記酸化層を形成する段階である、
    請求項７から請求項９の何れか一項に記載の半導体装置の製造方法。
JP2008082081A 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5498662B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008082081A JP5498662B2 (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法
US12/934,233 US8431459B2 (en) 2008-03-26 2009-03-26 Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device
TW098110343A TWI449107B (zh) 2008-03-26 2009-03-26 半導體裝置，及半導體裝置之製造方法
CN2009801074122A CN101960605A (zh) 2008-03-26 2009-03-26 半导体基板、半导体装置、及半导体装置的制造方法
KR1020107019359A KR101523409B1 (ko) 2008-03-26 2009-03-26 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
PCT/JP2009/001375 WO2009119103A1 (ja) 2008-03-26 2009-03-26 半導体基板、半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082081A JP5498662B2 (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009238955A JP2009238955A (ja) 2009-10-15
JP5498662B2 true JP5498662B2 (ja) 2014-05-21

Family

ID=41113314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082081A Expired - Fee Related JP5498662B2 (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8431459B2 (ja)
JP (1) JP5498662B2 (ja)
KR (1) KR101523409B1 (ja)
CN (1) CN101960605A (ja)
TW (1) TWI449107B (ja)
WO (1) WO2009119103A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498662B2 (ja) * 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101680767B1 (ko) * 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
JP2012195579A (ja) 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
GB201212878D0 (en) 2012-07-20 2012-09-05 Pike Justin Authentication method and system
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
JP6039591B2 (ja) * 2014-01-16 2016-12-07 日本電信電話株式会社 酸化アルミニウム薄膜の形成方法
US9865688B2 (en) 2014-03-14 2018-01-09 International Business Machines Corporation Device isolation using preferential oxidation of the bulk substrate
GB201520741D0 (en) 2015-05-27 2016-01-06 Mypinpad Ltd And Licentia Group Ltd Authentication methods and systems
US10424670B2 (en) 2016-12-30 2019-09-24 Intel Corporation Display panel with reduced power consumption
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10319586B1 (en) 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11038027B2 (en) 2019-03-06 2021-06-15 Micron Technology, Inc. Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material
GB201916441D0 (en) 2019-11-12 2019-12-25 Mypinpad Ltd Computer-implemented system and method
CN116544315B (zh) * 2023-07-06 2023-09-15 苏州焜原光电有限公司 一种蓝宝石衬底分子束外延红外探测器材料制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US6326650B1 (en) * 1995-08-03 2001-12-04 Jeremy Allam Method of forming a semiconductor structure
US5726462A (en) * 1996-02-07 1998-03-10 Sandia Corporation Semiconductor structures having electrically insulating and conducting portions formed from an AlSb-alloy layer
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6407407B1 (en) * 1999-05-05 2002-06-18 The United States Of America As Represented By The Director Of The National Security Agency Ridge laser with oxidized strain-compensated superlattice of group III-V semiconductor
US6493366B1 (en) * 1999-05-05 2002-12-10 The United States Of America As Represented By The National Security Agency Vertical cavity surface emitting laser with oxidized strain-compensated superlattice of group III-V semiconductor
JP2001044417A (ja) * 1999-07-26 2001-02-16 Fujitsu Ltd 半導体装置
JP2001102691A (ja) 1999-10-01 2001-04-13 Nec Corp 半導体レーザ及び半導体層の酸化方法
US6647041B1 (en) * 2000-05-26 2003-11-11 Finisar Corporation Electrically pumped vertical optical cavity with improved electrical performance
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6610612B2 (en) * 2000-12-13 2003-08-26 The University Of Maryland Method of efficient controllable and repeatable wet oxidation in a phosphorous-rich III-V material system
JP2004031861A (ja) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
US6831309B2 (en) * 2002-12-18 2004-12-14 Agilent Technologies, Inc. Unipolar photodiode having a schottky junction contact
US20050243889A1 (en) * 2004-04-30 2005-11-03 Honeywell International Inc. Digital alloy oxidation layers
US20050243881A1 (en) * 2004-04-30 2005-11-03 Hoki Kwon InAlAs having enhanced oxidation rate grown under very low V/III ratio
JP2008258563A (ja) * 2007-03-12 2008-10-23 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5498662B2 (ja) * 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
JP5233535B2 (ja) * 2008-09-11 2013-07-10 住友電気工業株式会社 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
CN102498542B (zh) * 2009-09-04 2016-05-11 住友化学株式会社 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法

Also Published As

Publication number Publication date
TW200949945A (en) 2009-12-01
JP2009238955A (ja) 2009-10-15
US20110018033A1 (en) 2011-01-27
CN101960605A (zh) 2011-01-26
KR20100126719A (ko) 2010-12-02
US8431459B2 (en) 2013-04-30
WO2009119103A1 (ja) 2009-10-01
TWI449107B (zh) 2014-08-11
KR101523409B1 (ko) 2015-05-27

Similar Documents

Publication Publication Date Title
JP5498662B2 (ja) 半導体装置および半導体装置の製造方法
US10872973B2 (en) Semiconductor structures with two-dimensional materials
US10249727B2 (en) Semiconductor device with silicon nitride film over nitride semiconductor layer and between electrodes
US20140291775A1 (en) Semiconductor device
CN103930978B (zh) 场效应晶体管及其制造方法
JP2006245317A (ja) 半導体装置およびその製造方法
JP2005086171A (ja) 半導体装置及びその製造方法
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
US7700438B2 (en) MOS device with nano-crystal gate structure
CN101517742A (zh) 场效应异质结构晶体管
KR20130097116A (ko) 게이트 스페이서를 포함하는 증가형 갈륨 나이트라이드 고전자이동 트랜지스터 소자 및 이를 제조하는 방법
KR20060062100A (ko) 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
TW201115735A (en) Ohmic contact of III-V semiconductor device and manufacturing method
US11961895B2 (en) Gate stacks with multiple high-κ dielectric layers
CN116344581A (zh) 一种提高阈值电压的增强型p沟道场效应晶体管
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
CN107112357A (zh) 用于iiia族n装置的经热处理半导体/栅极电介质界面
Lee et al. AlGaAs/InGaAs metal-oxide-semiconductor pseudomorphic high-electron-mobility transistor with a liquid phase oxidized AlGaAs as gate dielectric
US8105925B2 (en) Method for forming an insulated gate field effect device
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
JP2017098448A (ja) 窒化物半導体装置の製造方法
CN113053814A (zh) GaN器件结构及其制备方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5498662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees