JP5500332B2 - Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム - Google Patents

Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム Download PDF

Info

Publication number
JP5500332B2
JP5500332B2 JP2008235287A JP2008235287A JP5500332B2 JP 5500332 B2 JP5500332 B2 JP 5500332B2 JP 2008235287 A JP2008235287 A JP 2008235287A JP 2008235287 A JP2008235287 A JP 2008235287A JP 5500332 B2 JP5500332 B2 JP 5500332B2
Authority
JP
Japan
Prior art keywords
software module
map
software
information processing
prohibited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008235287A
Other languages
English (en)
Other versions
JP2010067200A (ja
Inventor
寛和 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008235287A priority Critical patent/JP5500332B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to US13/062,411 priority patent/US8954720B2/en
Priority to BRPI0919144A priority patent/BRPI0919144A2/pt
Priority to CN2009801346061A priority patent/CN102144238A/zh
Priority to PCT/JP2009/065891 priority patent/WO2010029988A1/ja
Priority to EP09813134.5A priority patent/EP2330540A4/en
Priority to RU2011108580/08A priority patent/RU2530353C2/ru
Publication of JP2010067200A publication Critical patent/JP2010067200A/ja
Application granted granted Critical
Publication of JP5500332B2 publication Critical patent/JP5500332B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/629—Protecting access to data via a platform, e.g. using keys or access control rules to features or functions of an application
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/04—Protocols specially adapted for terminals or networks with limited capabilities; specially adapted for terminal portability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/52—Network services specially adapted for the location of the user terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/02—Services making use of location information
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103—Challenge-response
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2147—Locking files
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2153—Using hardware token as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)
  • Storage Device Security (AREA)
  • Information Transfer Between Computers (AREA)

Description

本発明はICチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラムに関し、特に、複数のソフトウェアモジュールがそれぞれセキュリティを確保した上で動作できるようにしたICチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラムに関する。
本出願人は、コマンド体系やセキュリティアルゴリズムなど仕様が異なる複数種類の方式の非接触ICカードの通信方式について先に提案した(例えば特許文献1)。
先の提案においては、ICカードと授受されるコマンドや応答結果が、スルーコマンドと呼ばれるICカードの種類に依存しないコマンドで包み込まれ、その処理はリーダライタでは行われず、リーダライタの後段に配置されたコントローラモジュールで行われる。コントローラモジュールは、各方式のICカードに対応するソフトウエアモジュールを有している。
しかしながら、先の提案の通信システムにおいては、1つのリーダライタで、複数の異なる方式の非接触ICカードを処理させることができるが、先の提案の通信システムは、1枚で複数の異なる方式の非接触ICカードとして使用される場合に対処するものではない。
特開2004−264921号公報
1枚が複数の異なる方式の非接触ICカードとして使用される場合、その非接触ICカードはそれぞれの方式のソフトウェアモジュールを有することになる。そしてそのソフトウェアモジュールは、それぞれ異なるタイミングで1つ1つが個別に動作することが想定されており、ユーザーからみて1回の使用時に、すなわち同じ使用タイミングに、2以上のソフトウェアモジュールが動作することは考慮されていない。
その結果、同じタイミングで異なる方式の動作が指令された場合、セキュリティを確保した上での動作が困難になる。
本発明は、このような状況に鑑みてなされたものであり、複数のソフトウェアモジュールがそれぞれセキュリティを確保した上で動作できるようにするものである。
本発明の一側面は、異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールとを備え、前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行うICチップである。
本発明の他の側面は、異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールとを備え、前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う情報処理装置である。
さらに、本発明の一側面は、第1の情報処理装置と、前記第1の情報処理装置により近接通信によりアクセスされる第2の情報処理装置とを備え、前記第2の情報処理装置は、異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングするその他のソフトウェアモジュールとを備え、前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う情報処理システムである。
本発明の一側面においては、管理部が、異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記複数のソフトウェアモジュールの動作をそれぞれ管理し、前記ソフトウェアモジュールの1つである他のソフトウェアモジュールが、前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップを前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態にマッピングし、前記管理部が、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う。
さらに本発明の側面においては、前記第1の情報処理装置により近接通信によりアクセスされる第2の情報処理装置とを備え、前記第2の情報処理装置は、管理部が、異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理し、前記複数のソフトウェアモジュールの1つである他のソフトウェアモジュールが、前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップを前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態にマッピングし、前記管理部が、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う。
以上のように、本発明の側面によれば、複数のソフトウェアモジュールがそれぞれセキュリティを確保した上で動作することができる。
以下、発明を実施するための最良の形態(以下、実施の形態と称する)について説明する。なお、説明は以下の順序で行う。
<1.第1の実施の形態>
[システムの構成]
[メモリマップの構成]
[ソフトウェアモジュールAの機能的構成]
[マッピングの状態の遷移]
[ソフトウェアモジュールFにアクセスする場合の処理]
[ソフトウェアモジュールJにアクセスする場合の処理]
[ソフトウェアモジュールFとソフトウェアモジュールJを起動する場合の処理]
[システムの構成]
図1は本発明の情報処理システムの一実施の形態の構成を示すブロック図である。この情報処理システム1は、アンテナ12を有するリーダライタ11、携帯電話端末13、並びにサーバ15により構成されている。携帯電話端末13は携帯電話通信網14を介してサーバ15に接続可能とされている。すなわち、この実施の形態の場合、携帯電話端末13に対してアクセスできるのは、リーダライタ11とサーバ15である。
携帯電話端末13は、アンテナ31、NFC(Near Field Communication)チップ32、CPU(Central Processing Unit)33、LSI(Large Scale Integration)などで構成されるICチップ34を有している。
NFCチップ32とリーダライタ11は、それぞれが有するアンテナ31とアンテナ12を介して、NFCに代表される非接触通信を行う。CPU33は携帯電話端末13の動作を制御する。
ICチップ34は、インターフェース51、CPU52、メモリアクセス管理モジュール53、および記憶部54により構成されている。記憶部54は、ROM(Read Only Memory)61、RAM(Random Access Memory)62、およびEEPROM(Electrically Erasable and Programable Read Only Memory)63により構成されている。
インターフェース51は、NFCチップ32とCPU52との間のインターフェース処理を実行する。CPU52は、インストールされたソフトウェアモジュールA、ソフトウェアモジュールJ、およびソフトウェアモジュールFに基づき、各種の処理を実行する。
ソフトウェアモジュールJは、第1の方式の非接触ICカードとしての例えばJava Card(サンマイクロシステムズ社の登録商標)の処理を行うオペレーティングシステムである。ソフトウェアモジュールFは、第2の方式の非接触ICカードとしての例えばFeliCa(ソニー株式会社の登録商標)の処理を行うオペレーティングシステムである。マッピング部としてのソフトウェアモジュールAは、メモリマップに対するマッピング処理を行い、ソフトウェアモジュールFとソフトウェアモジュールJが同時に動作しないようにタイミングを調停する。
すなわち、ソフトウェアモジュールAは、複数のソフトウェアモジュール(ソフトウェアモジュールFとソフトウェアモジュールJ)のうちの設定されたソフトウェアモジュール(例えばソフトウェアモジュールF)以外の前記ソフトウェアモジュール(例えばソフトウェアモジュールJ)が、設定されたソフトウェアモジュール(例えばソフトウェアモジュールF)と同じタイミングで動作するのを禁止するようにマップをマッピングする。
記憶部54のROM61は、プログラム、パラメータ、その他の情報を記憶する。RAM62は、情報を一時的に記憶する。EEPROM63は、電源オフ後も保持する必要がある情報を記憶する。
マップに基づいてソフトウェアモジュールの動作を管理する管理部としてのメモリアクセス管理モジュール53は、保持するメモリマップに基づいて、記憶部54に対するCPU52からのアクセスを制御する。メモリアクセス管理モジュール53は、記憶部54に記憶されている情報のマップであるメモリマップにより動作が禁止されている領域に対するアクセスが行われた場合、すなわち動作が禁止されている前記ソフトウェアモジュールが動作した場合、ハードウェア的なリセットを実行する。
[メモリマップの構成]
図2はソフトウェアモジュールの動作を許可又は禁止するマップであるメモリマップの原理的構成を表している。アドレスaaaからアドレスbbbまでの領域には、ROM61のソフトウェアモジュールAに関する情報が記憶される。アドレスcccからアドレスdddまでの領域には、ROM61のソフトウェアモジュールFに関する情報が記憶される。アドレスeeeからアドレスfffまでの領域には、ROM61のソフトウェアモジュールJに関する情報が記憶される。
アドレスgggからアドレスhhhまでの領域には、RAM62のソフトウェアモジュールAに関する情報が記憶される。アドレスiiiからアドレスjjjまでの領域には、RAM62のソフトウェアモジュールFに関する情報が記憶される。アドレスkkkからアドレスlllまでの領域には、RAM62のソフトウェアモジュールJに関する情報が記憶される。
アドレスmmmからアドレスnnnまでの領域には、EEPROM63のソフトウェアモジュールAに関する情報が記憶される。アドレスoooからアドレスpppまでの領域には、EEPROM63のソフトウェアモジュールFに関する情報が記憶される。アドレスqqqからアドレスrrrまでの領域には、EEPROM63のソフトウェアモジュールJに関する情報が記憶される。
[ソフトウェアモジュールAの機能的構成]
図3はソフトウェアモジュールAの機能的構成を表している。ソフトウェアモジュールAは、受信部101、送信部102、マッピング部103、およびフラグ設定部104を有している。
受信部101は、他のソフトウェアモジュールからの情報を受信する。送信部102は、他のソフトウェアモジュールに対して情報を送信する。マッピング部103は、メモリマップのマッピング処理を行う。フラグ設定部104は、フラグの設定を行う。
[マッピングの状態の遷移]
図4はマッピングの状態の遷移を表している。この実施の形態の場合、マッピングA、マッピングF、およびマッピングJの3つの状態が存在する。マッピングAでは、ソフトウェアモジュールAのみが動作可能とされ、ソフトウェアモジュールFとソフトウェアモジュールJの動作は禁止される。マッピングFでは、ソフトウェアモジュールAとソフトウェアモジュールFのみが動作可能とされ、ソフトウェアモジュールJの動作は禁止される。マッピングJでは、ソフトウェアモジュールAとソフトウェアモジュールJのみが動作可能とされ、ソフトウェアモジュールFの動作は禁止される。
状態は、マッピングAからマッピングF、またはマッピングAからマッピングJに遷移する。あるいは逆に、マッピングFからマッピングA、またはマッピングJからマッピングAに遷移する。マッピングFからマッピングJへの直接の遷移、あるいはその逆のマッピングJからマッピングFへの直接の遷移は禁止される。
このように、ソフトウェアモジュールFとソフトウェアモジュールJが同じタイミングで同時に動作することが禁止されるので、セキュリティが確保される。
なお、マッピングは、マッピング部103が、受信されたコマンドパケットの宛先(通信方式)に応じて決定する。ソフトウェアモジュールAは常に動作可能の状態とされる。
[ソフトウェアモジュールFにアクセスする場合の処理]
図5は、リーダライタ11がソフトウェアモジュールFにアクセスする場合の処理を表している。
ステップS1においてリーダライタ11は、ソフトウェアモジュールFのコマンドパケットを送信する。このコマンドパケットは、アンテナ12、アンテナ31を介してNFCチップ32に受信され、さらにインターフェース51を介してソフトウェアモジュールAに供給される。
ステップS21において、ソフトウェアモジュールAの受信部101は、リーダライタ11からのソフトウェアモジュールF宛のコマンドパケットを受信する。待機状態においてはマッピングはマッピングAの状態とされているので、ソフトウェアモジュールA以外は通信が禁止されている。従って、この受信処理はソフトウェアモジュールAによってのみ行われる。ステップS22においてソフトウェアモジュールAのマッピング部103は、ソフトウェアモジュールF宛のコマンドパケットが受信されたので、マッピングをマッピングAの状態からマッピングFの状態に切り替える。これによりソフトウェアモジュールAとソフトウェアモジュールFの間の通信のみが可能となり、それ以外の通信は禁止された状態になる。
ステップS23においてソフトウェアモジュールAの送信部102は、リーダライタ11から受信したソフトウェアモジュールF宛のコマンドパケットをソフトウェアモジュールFに送信する。
ステップS41においてソフトウェアモジュールFは、ソフトウェアモジュールAからのコマンドパケットを受信する。そして、ソフトウェアモジュールFは、受信したコマンドに対応する処理を実行し、ステップS42において、処理の結果に対応するソフトウェアモジュールFのリーダライタ11宛のレスポンスパケットをソフトウェアモジュールAに送信する。
ステップS24においてソフトウェアモジュールAの受信部101は、ソフトウェアモジュールFからのリーダライタ11宛のレスポンスパケットを受信する。そこでステップS25においてソフトウェアモジュールAのマッピング部103は、マッピングをマッピングFの状態からマッピングAの状態に切り替える。これによりソフトウェアモジュールAによる通信のみが可能となり、それ以外の通信は禁止された状態になる。ステップS26においてソフトウェアモジュールAの送信部102は、ソフトウェアモジュールFから受信したリーダライタ11宛のレスポンスパケットをリーダライタ11に送信する。このレスポンスパケットは、インターフェース51、NFCチップ32、およびアンテナ31を介してリーダライタ11に送信される。
ステップS2においてリーダライタ11は、ソフトウェアモジュールAから送信されてきた、ソフトウェアモジュールFのレスポンスパケットをアンテナ12を介して受信する。これにより、ステップS1でソフトウェアモジュールFに送信したコマンドに対応するレスポンスをソフトウェアモジュールFから受信したことになる。
[ソフトウェアモジュールJにアクセスする場合の処理]
次に、リーダライタ11がソフトウェアモジュールJにアクセスする場合の処理について、図6を参照して説明する。
ステップS61においてリーダライタ11は、ソフトウェアモジュールJのコマンドパケットを送信する。このコマンドパケットは、アンテナ12、アンテナ31を介してNFCチップ32に受信され、さらにインターフェース51を介してソフトウェアモジュールAに供給される。
ステップS81において、ソフトウェアモジュールAの受信部101は、リーダライタ11からのソフトウェアモジュールJ宛のコマンドパケットを受信する。待機状態においてはマッピングはマッピングAの状態とされているので、ソフトウェアモジュールA以外は通信が禁止されている。従って、この受信処理はソフトウェアモジュールAによってのみ行われる。ステップS82においてソフトウェアモジュールAのマッピング部103は、ソフトウェアモジュールJ宛のコマンドパケットが受信されたので、マッピングをマッピングAの状態からマッピングJの状態に切り替える。これによりソフトウェアモジュールAとソフトウェアモジュールJの間の通信が可能となり、それ以外の通信は禁止された状態になる。
ステップS83においてソフトウェアモジュールAの送信部102は、リーダライタ11から受信したソフトウェアモジュールJ宛のコマンドパケットをソフトウェアモジュールJに送信する。
ステップS91においてソフトウェアモジュールJは、ソフトウェアモジュールAから受信したコマンドパケットを受信する。そして、ソフトウェアモジュールJは、受信したコマンドに対応する処理を実行し、ステップS92において、処理の結果に対応するリーダライタ11宛のソフトウェアモジュールJのレスポンスパケットをソフトウェアモジュールAに送信する。
ステップS84においてソフトウェアモジュールAの受信部101は、ソフトウェアモジュールJからのリーダライタ11宛のレスポンスパケットを受信する。そこでステップS85においてソフトウェアモジュールAのマッピング部103は、マッピングをマッピングJの状態からマッピングAの状態に切り替える。これによりソフトウェアモジュールAによる通信のみが可能となり、それ以外の通信は禁止された状態になる。ステップS86においてソフトウェアモジュールAの送信部102は、ソフトウェアモジュールJから受信したリーダライタ11宛のレスポンスパケットをリーダライタ11に送信する。このレスポンスパケットは、インターフェース51、NFCチップ32、およびアンテナ31を介してリーダライタ11に送信される。
ステップS62においてリーダライタ11は、ソフトウェアモジュールAから送信されてきた、ソフトウェアモジュールJのレスポンスパケットをアンテナ12を介して受信する。これにより、ステップS61でソフトウェアモジュールJに送信したコマンドに対応するレスポンスをソフトウェアモジュールJから受信したことになる。
[ソフトウェアモジュールFとソフトウェアモジュールJを起動する場合の処理]
次に図7と図8を参照して、リーダライタ11が、ソフトウェアモジュールJを介してソフトウェアモジュールFと通信する場合の処理について説明する。
ステップS111においてリーダライタ11は、ソフトウェアモジュールJのコマンドパケットで、ソフトウェアモジュールFのコマンドを送信する。このコマンドパケットは、アンテナ12、アンテナ31を介してNFCチップ32に受信され、さらにインターフェース51を介してソフトウェアモジュールAに供給される。
ステップS121において、ソフトウェアモジュールAの受信部101は、リーダライタ11からのコマンドパケットを受信する。待機状態においてはマッピングはマッピングAの状態とされているので、ソフトウェアモジュールA以外は通信が禁止されている。従って、この受信処理はソフトウェアモジュールAによってのみ行われる。ステップS122においてソフトウェアモジュールAのマッピング部103は、ソフトウェアモジュールJのコマンドパケットが受信されたので、マッピングをマッピングAの状態からマッピングJの状態に切り替える。これによりソフトウェアモジュールAとソフトウェアモジュールJの間の通信が可能となり、それ以外の通信は禁止された状態になる。
ステップS123においてソフトウェアモジュールAの送信部102は、リーダライタ11から受信したソフトウェアモジュールJのコマンドパケットのソフトウェアモジュールFのコマンドを、ソフトウェアモジュールJに送信する。
ステップS151においてソフトウェアモジュールJは、ソフトウェアモジュールAから受信したコマンドパケットを受信する。そして、ステップS152においてソフトウェアモジュールJはパケットを変換する。すなわち、ソフトウェアモジュールJのコマンドパケットに記述されているのが、ソフトウェアモジュールFのコマンドであるので、ソフトウェアモジュールJのパケットがソフトウェアモジュールFのパケットに変換される。ソフトウェアモジュールJはステップS153において、変換の結果生成された、ソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドをソフトウェアモジュールAに送信する。
ステップS124においてソフトウェアモジュールAの受信部101は、ソフトウェアモジュールJからのコマンドパケットを受信する。ステップS125においてソフトウェアモジュールAのマッピング部103は、受信したのがソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドであるので、マッピングをマッピングJの状態からマッピングAの状態に切り替える。これによりソフトウェアモジュールAによる通信のみが可能となり、それ以外の通信は禁止された状態になる。
ステップS126においてソフトウェアモジュールAのフラグ設定部104は、リーダライタ11からソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドを受信したことを示すフラグをセットする。ステップS127においてソフトウェアモジュールAのマッピング部103は、ソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドを受信したので、マッピングをマッピングAの状態からマッピングFの状態に切り替える。これによりソフトウェアモジュールAとソフトウェアモジュールFとの間での通信のみが可能となり、それ以外の通信は禁止された状態になる。
ステップS128においてソフトウェアモジュールAの送信部102は、ソフトウェアモジュールJから受信したソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドをソフトウェアモジュールFに送信する。
ステップS171においてソフトウェアモジュールFは、ソフトウェアモジュールAからのソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドを受信する。そして、ソフトウェアモジュールFは受信したコマンドに対応する処理を実行する。ステップS172においてソフトウェアモジュールFは、処理の結果に基づいて、ソフトウェアモジュールJを介するソフトウェアモジュールFのレスポンスを、ソフトウェアモジュールAに送信する。
ステップS129においてソフトウェアモジュールAの受信部101は、ソフトウェアモジュールJを介するソフトウェアモジュールFからのレスポンスを受信する。
ステップS130においてソフトウェアモジュールAのマッピング部103は、フラグをリセットするために、マッピングをマッピングFの状態からマッピングAの状態に切り替える。これによりソフトウェアモジュールAだけの通信が可能となり、それ以外の通信は禁止された状態になる。
ステップS131においてソフトウェアモジュールAのフラグ設定部104は、フラグをリセットする。すなわち、ソフトウェアモジュールAのフラグ設定部104は、いままでリーダライタ11からソフトウェアモジュールJを介するソフトウェアモジュールFのコマンドを受信したことを示すフラグがセットされていた状態なので、ソフトウェアモジュールJから受信したパケットを、リーダライタ11に送信することを確認した後、ステップS126においてフラグをリセットする。
ステップS132においてソフトウェアモジュールAのマッピング部103は、ステップS129で受信したソフトウェアモジュールJを介するソフトウェアモジュールFのレスポンスをソフトウェアモジュールJに送信するために、マッピングをマッピングAの状態からマッピングJの状態に切り替える。これによりソフトウェアモジュールAとソフトウェアモジュールJの間の通信が可能となり、それ以外の通信は禁止された状態になる。
ステップS133においてソフトウェアモジュールAの送信部102は、ステップS129においてソフトウェアモジュールFから受信した、ソフトウェアモジュールJを介するソフトウェアモジュールFのレスポンスを、ソフトウェアモジュールJに送信する。
ステップS154においてソフトウェアモジュールJは、ソフトウェアモジュールAからのレスポンスパケットを受信する。ステップS155においてソフトウェアモジュールJは、パケットを変換する。すなわちソフトウェアモジュールJのレスポンスパケットのソフトウェアモジュールFのレスポンスに変換される。ステップS156においてソフトウェアモジュールJは、ソフトウェアモジュールJのレスポンスパケットのソフトウェアモジュールFのレスポンスをソフトウェアモジュールAに送信する。
ステップS134においてソフトウェアモジュールAの受信部101は、ソフトウェアモジュールJからのレスポンスパケットを受信する。ステップS135においてソフトウェアモジュールAのマッピング部103は、フラグに基づきリーダライタ11と通信するため、マッピングをマッピングJの状態からマッピングAの状態に切り替える。これによりソフトウェアモジュールAによる通信のみが可能となり、それ以外の通信は禁止された状態になる。ステップS136においてソフトウェアモジュールAの送信部102は、リセット前に確認したフラグに従って、ソフトウェアモジュールJから受信したレスポンスパケットをリーダライタ11に送信する。このコマンドパケットは、インターフェース51、NFCチップ32、およびアンテナ31を介してリーダライタ11に送信される。
ステップS112においてリーダライタ11は、ソフトウェアモジュールAから送信されてきた、フトウェアモジュールJのレスポンスパケットのソフトウェアモジュールFのレスポンスをアンテナ12を介して受信する。これにより、ステップS111でソフトウェアモジュールJのコマンドパケットで送信したソフトウェアモジュールFのコマンドに対応するレスポンスをソフトウェアモジュールFから受信したことになる。
以上においては、リーダライタ11がソフトウェアモジュールFまたはソフトウェアモジュールJにアクセスする場合について説明したが、サーバ15が携帯電話通信網14を介して携帯電話端末13にアクセスする場合も同様の処理となる。また方式の異なるソフトウェアモジュールの数は少なくとも2個であり、3個以上であってもよい。
また、ICチップ34が非接触ICカード、その他の情報処理装置に収容されている場合にも本発明は適用することができる。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
なお、本明細書において、プログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
本発明の情報処理システムの一実施の形態の構成を示すブロック図である。 メモリマップの原理的構成を表す図である。 ソフトウェアモジュールAの構成を示すブロック図である。 マッピングの状態の遷移を表す図である。 リーダライタがソフトウェアモジュールFにアクセスする場合の処理を説明するフローチャートである。 リーダライタがソフトウェアモジュールJにアクセスする場合の処理を説明するフローチャートである。 リーダライタがソフトウェアモジュールJを介してソフトウェアモジュールFと通信する場合の処理を説明するフローチャートである。 リーダライタがソフトウェアモジュールJを介してソフトウェアモジュールFと通信する場合の処理を説明するフローチャートである。
符号の説明
1 情報処理システム, 12 アンテナ, 13 携帯電話端末, 14 携帯電話通信網, 15 サーバ, 31 アンテナ, 32 NFCチップ, 33 CPU, 51 インターフェース, 52 CPU, 53 メモリアクセス管理モジュール, 54 記憶部

Claims (14)

  1. 異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールと
    を備え、
    前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、
    前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う
    ICチップ。
  2. 前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールのうち、自分以外の1のソフトウェアモジュールだけが動作することを許可する状態から、自分以外の別の1のソフトウェアモジュールだけが動作することを許可する状態への直接の遷移を禁止することで、前記マップをマッピングする
    請求項1に記載のICチップ。
  3. 前記他のソフトウェアモジュールは、受信したコマンドパケットの宛先に基づき前記マップをマッピングする
    請求項2に記載のICチップ。
  4. 異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールと
    を含み、
    前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態にマッピングし、
    前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う
    ソフトウェアモジュール制御方法。
  5. コンピュータに、
    異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する手順と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップを、前記複数のソフトウェアモジュールの1つである他のソフトウェアモジュールにより前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態にマッピングする手順と、
    動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う手順と
    を実行させるためのプログラム。
  6. 異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールと
    を備え、
    前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、
    前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う
    情報処理装置。
  7. 前記情報処理装置は、携帯電話端末または非接触ICカードである
    請求項6に記載の情報処理装置。
  8. 前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールのうち、自分以外の1のソフトウェアモジュールだけが動作することを許可する状態から、自分以外の別の1のソフトウェアモジュールだけが動作することを許可する状態への直接の遷移を禁止することで、前記マップをマッピングする
    請求項7に記載の情報処理装置。
  9. 前記他のソフトウェアモジュールは、受信したコマンドパケットの宛先に基づき前記マップをマッピングする
    請求項8に記載の情報処理装置。
  10. 第1の情報処理装置と、
    前記第1の情報処理装置により近接通信によりアクセスされる第2の情報処理装置とを備え、
    前記第2の情報処理装置は、
    異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングするその他のソフトウェアモジュールと
    を備え、
    前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態に前記マップをマッピングし、
    前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う
    情報処理システム。
  11. 前記第1の情報処理装置は、リーダライタまたはサーバであり、
    前記第2の情報処理装置は、携帯電話端末または非接触ICカードである
    請求項10に記載の情報処理システム。
  12. 前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールのうち、自分以外の1のソフトウェアモジュールだけが動作することを許可する状態から、自分以外の別の1のソフトウェアモジュールだけが動作することを許可する状態への直接の遷移を禁止することで、前記マップをマッピングする
    請求項11に記載の情報処理システム。
  13. 前記他のソフトウェアモジュールは、受信したコマンドパケットの宛先に基づき前記マップをマッピングする
    請求項12に記載の情報処理システム。
  14. 第1の情報処理装置と、
    前記第1の情報処理装置により近接通信によりアクセスされる第2の情報処理装置とを備え、
    前記第2の情報処理装置は、
    異なる方式の非接触通信により授受される情報を処理する複数のソフトウェアモジュールに関する情報をソフトウェアモジュール毎に記憶するマップを有し、前記マップに基づいて前記ソフトウェアモジュールの動作をそれぞれ管理する管理部と、
    前記ソフトウェアモジュール毎の動作を許可又は禁止する前記マップをマッピングする他のソフトウェアモジュールと
    を含み、
    前記他のソフトウェアモジュールは、前記複数のソフトウェアモジュールの1つであり、前記複数のソフトウェアモジュールの1のソフトウェアモジュールだけが動作することを許可する状態にマッピングし、
    前記管理部は、動作が禁止されている前記ソフトウェアモジュールが動作した場合、動作が禁止されている前記ソフトウェアモジュールのハードウェアリセットを行う
    情報処理システムの情報処理方法。
JP2008235287A 2008-09-12 2008-09-12 Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム Expired - Fee Related JP5500332B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008235287A JP5500332B2 (ja) 2008-09-12 2008-09-12 Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム
BRPI0919144A BRPI0919144A2 (pt) 2008-09-12 2009-09-11 chip de circuito integrado, método de controle de módulo de softare, programa, e, aprelho, sistema método de processamento de informação
CN2009801346061A CN102144238A (zh) 2008-09-12 2009-09-11 Ic芯片、信息处理装置、软件模块控制方法、信息处理系统、信息处理方法以及程序
PCT/JP2009/065891 WO2010029988A1 (ja) 2008-09-12 2009-09-11 Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム
US13/062,411 US8954720B2 (en) 2008-09-12 2009-09-11 IC chip, information processing apparatus, software module control method, information processing system, information processing method, and program
EP09813134.5A EP2330540A4 (en) 2008-09-12 2009-09-11 IC-CHIP, INFORMATION PROCESSING DEVICE, SOFTWARE MODULE CONTROL METHOD, AND INFORMATION PROCESSING SYSTEM, METHOD AND PROGRAM
RU2011108580/08A RU2530353C2 (ru) 2008-09-12 2009-09-11 Кристалл интегральной схемы, устройство для обработки информации, способ управления программными модулями, система и способ обработки информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008235287A JP5500332B2 (ja) 2008-09-12 2008-09-12 Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2010067200A JP2010067200A (ja) 2010-03-25
JP5500332B2 true JP5500332B2 (ja) 2014-05-21

Family

ID=42005238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008235287A Expired - Fee Related JP5500332B2 (ja) 2008-09-12 2008-09-12 Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム

Country Status (7)

Country Link
US (1) US8954720B2 (ja)
EP (1) EP2330540A4 (ja)
JP (1) JP5500332B2 (ja)
CN (1) CN102144238A (ja)
BR (1) BRPI0919144A2 (ja)
RU (1) RU2530353C2 (ja)
WO (1) WO2010029988A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874598B2 (en) * 2011-07-21 2014-10-28 Sap Se Method and system for an executable specification
JP5790286B2 (ja) * 2011-08-12 2015-10-07 ソニー株式会社 情報処理装置、署名生成装置、情報処理方法、署名生成方法、及びプログラム
JP5790318B2 (ja) * 2011-08-29 2015-10-07 ソニー株式会社 情報処理装置、署名生成装置、情報処理方法、署名生成方法、及びプログラム
US9043579B2 (en) 2012-01-10 2015-05-26 International Business Machines Corporation Prefetch optimizer measuring execution time of instruction sequence cycling through each selectable hardware prefetch depth and cycling through disabling each software prefetch instruction of an instruction sequence of interest

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003194A1 (en) * 2001-06-27 2003-01-09 Sony Corporation Integrated circuit device, information processing device, information recording device memory management method, mobile terminal device, semiconductor integrated circuit device, and communication method using mobile terminal device
CZ2005209A3 (cs) * 2002-09-10 2005-12-14 Ivi Smart Technologies, Inc. Bezpečné biometrické ověření identity
JP2004264921A (ja) 2003-02-26 2004-09-24 Sony Corp 非接触icカードの通信システム及び通信方法
RU2253898C2 (ru) * 2003-03-19 2005-06-10 Аметов Евгений Анатольевич Контроллер универсальной системы контроля доступа по банковским картам
US20040243783A1 (en) * 2003-05-30 2004-12-02 Zhimin Ding Method and apparatus for multi-mode operation in a semiconductor circuit
JP2005275546A (ja) * 2004-03-23 2005-10-06 Sony Corp プログラム実行制御装置
JP2006031604A (ja) * 2004-07-21 2006-02-02 Denso Wave Inc 非接触通信システム
EP1872564B1 (en) * 2005-04-19 2010-05-05 Nokia Corporation Method, device and system for controlling application launching in a mobile terminal device
JP4764670B2 (ja) * 2005-07-29 2011-09-07 テックファーム株式会社 非接触送受信システム及び携帯情報端末
JP4972994B2 (ja) * 2006-05-17 2012-07-11 ソニー株式会社 情報処理装置および情報処理方法、並びにプログラム
JP4915141B2 (ja) * 2006-05-29 2012-04-11 富士通株式会社 携帯端末装置
ES2386164T3 (es) * 2008-03-27 2012-08-10 Motorola Mobility, Inc. Método y aparato para la selección automática de una aplicación de comunicación de campo cercano en un dispositivo electrónico
US7967215B2 (en) * 2008-04-18 2011-06-28 Vivotech Inc. Systems, methods, and computer program products for supporting multiple contactless applications using different security keys

Also Published As

Publication number Publication date
RU2011108580A (ru) 2012-09-10
EP2330540A1 (en) 2011-06-08
US8954720B2 (en) 2015-02-10
EP2330540A4 (en) 2016-06-15
CN102144238A (zh) 2011-08-03
WO2010029988A1 (ja) 2010-03-18
JP2010067200A (ja) 2010-03-25
BRPI0919144A2 (pt) 2015-12-08
RU2530353C2 (ru) 2014-10-10
US20110191575A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5313301B2 (ja) 無線インターネットアクセス装置、sd制御チップ、及びデータ通信の方法
JP6088664B2 (ja) 近距離無線通信においてセキュアエレメントの選択を実現する方法、移動端末及びpos機
EP2675192B1 (en) Communication device, control method, and program
EP2377291B1 (en) Portable mobile communication device and method of controlling near field communication
JP5413637B2 (ja) Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム
US20130225074A1 (en) Non-volatile memory for nfc router
JP5327538B2 (ja) 情報処理装置およびプログラム
TWI565251B (zh) 用於nfc的電子裝置、系統以及方法
JP2008522301A (ja) スマートカード内のアプレットから事前対応型セッションを開始する方法
KR102735000B1 (ko) 리더 디바이스 및 그 구성 방법
JP2010067200A (ja) Icチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム
US20110197203A1 (en) Communication device, communication method and program
JP4759048B2 (ja) 制御システム
JP2008522303A (ja) アプリケーション・サービスをマイクロコントローラ・カードから端末に通信する方法、システム、及びマイクロコントローラ・カード
US9495548B2 (en) Method for routing a message
CA3171057C (en) Reader device and method of configuring the same
EP3680822B1 (en) Portable electronic device, non-contact communication system, and non-contact communication method
KR101028187B1 (ko) 스마트 칩 및 이를 이용한 이동통신 단말 제어 방법
JP6866622B2 (ja) 記憶媒体装置及びプログラム
KR20140053596A (ko) 가입자 식별 모듈
KR20080041946A (ko) 통신속도 자동 설정 장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140226

R151 Written notification of patent or utility model registration

Ref document number: 5500332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees