JP5511155B2 - インターポーザ基板とその製造方法 - Google Patents

インターポーザ基板とその製造方法 Download PDF

Info

Publication number
JP5511155B2
JP5511155B2 JP2008165425A JP2008165425A JP5511155B2 JP 5511155 B2 JP5511155 B2 JP 5511155B2 JP 2008165425 A JP2008165425 A JP 2008165425A JP 2008165425 A JP2008165425 A JP 2008165425A JP 5511155 B2 JP5511155 B2 JP 5511155B2
Authority
JP
Japan
Prior art keywords
protrusion
cured resin
metal wire
interposer substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008165425A
Other languages
English (en)
Other versions
JP2010010248A (ja
Inventor
豊 熊野
秀樹 岩城
哲義 小掠
慎五 小松
浩一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008165425A priority Critical patent/JP5511155B2/ja
Priority to US12/489,818 priority patent/US8344264B2/en
Publication of JP2010010248A publication Critical patent/JP2010010248A/ja
Application granted granted Critical
Publication of JP5511155B2 publication Critical patent/JP5511155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、主に半導体装置のインターポーザに用いられる基板の構造とその製造方法に関する。
近年、半導体チップの微細化が進展している。これに伴い、コスト面から比較的実装密度の低いマザーボードと半導体チップとの接続ピッチ差を埋めるインターポーザ基板に半導体装置を一次実装してCSP(チップ・サイズ・パッケージ)とし、このCSPをマザーボードに二次実装するという実装形態が増えている。
インターポーザ基板としては、ビルドアップ基板が主として用いられてきた。昨今の技術の進展により、ビルドアップ基板における配線のライン・スペースのピッチは、10ミクロン程度まで微細となっているが、基板厚み方向を接続するビアのピッチはせいぜい100ミクロンであるため、インターポーザ基板の微細化への大きな障壁となっている。
そこで、特許文献1に例示されるように、ビルドアップ基板の概念から離れた新しいインターポーザ基板が考案され始めている。
特許文献1では、ワイヤを用いたインターポーザ基板が紹介されている。その発明の概要を、図9を参照して説明する。インターポーザ基板200は両面配線板100と絶縁樹脂層141とを備える。両面配線板100では、ランド121と半田バンプ用端子122とがビアホール131にて電気的に接続されている。絶縁樹脂層141は、両面配線板100上に形成されている。絶縁樹脂層141内のランド121から絶縁樹脂層141表面に向かって導通リード151aが張られている。この導通リード151aの終端に接続端子151bが形成されている。
以上の構成を備えたインターポーザ基板200の作製方法としては、例えば、次の方法がある。すなわち、絶縁基板111の両面にランド121及び半田バンプ用端子122が形成された両面配線板100を用意する。この両面配線板100のランド121からワイヤ151aを所定角度で張り巡らした状態で、絶縁樹脂層141を形成する。絶縁樹脂層141を形成した後、絶縁樹脂層141表面上のワイヤ151aを切断し、さらに表面研磨を行う。これにより、絶縁樹脂層141内に導通リード151a及び絶縁樹脂層141表面に接続端子151bが形成されたインターポーザ基板(半導体パッケージ用基板)200が得られる。
特開2003−152133
しかしながら、上記従来例では、両面基板が用いられているため、ランド間隔はせいぜい300ミクロン程度であって、現在要望されている微細化に十分に応えられていない。また、微細化以外にインターポーザ基板に要望されている放熱対策、ノイズ対策に関しては、何ら対策を講じていない。
本発明のインターポーザ基板の製造方法は、上記課題を解決するため、
ブロックの主面上の一対の任意点同士を、当該任意点どうしの離間距離より長い金属ワイヤで連結する第1の工程と、
前記主面に、前記金属ワイヤを覆って液状の樹脂を塗布したうえで塗布した前記樹脂を硬化させて樹脂硬化物を形成する第2の工程と、
前記樹脂硬化物の上面部位を前記金属ワイヤの中途部とともに取り除く第3の工程と、
前記樹脂硬化物から前記ブロックを取り除く第4の工程と、
を含み、
前記第1の工程の前工程として、少なくともその表面が金属からなる突起を前記ブロックの前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を前記主面に設定し、他方を前記突起の上面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く。
本発明の方法により製造されるインターポーザ基板では、樹脂硬化物の厚み方向を貫通して金属ワイヤが配置されることになるので、金属ワイヤの一端を、半導体装置と接続するための接続電極として、他端を、マザーボードと接続するためのランド電極としてそれぞれ利用することができる。金属ワイヤの径は12〜25ミクロン程度と極微径であるので、本発明により製造されるインターポーザ基板は、従来のインターポーザ基板に比して、格段に微細ピッチ化されたものとなる。また、前記突起を、半導体装置で生じた熱の放熱パスとして利用できて半導体装置の温度を低減させることができる。さらには、この突起をグランドとして用いれば、安定した基準電極が得られて電気的特性が安定する。さらにまた、この突起を電源として用いれば、安定した電位が得られる。
本発明には、
前記第1の工程の前工程として、少なくともその表面が金属からなり段差を有する突起を前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を、前記突起の最上面に設定し、他方を、前記突起の段差上面または前記主面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
という態様がある。
そうすれば、半導体装置のグランド端子もしくは電源端子を突起に集中させることができて、ピン数を削減することができる。
本発明には、
前記第5の工程では、一対の前記突起を互いに可及的に近接させて前記主面に形成し、
前記第1の工程では、前記一対の任意点同士を、前記金属ワイヤで連結するとともに、前記一対の突起の間に誘電体を充填する、
という態様がある。
そうすれば、一方の突起をグランドに、他方の突起を電源として利用することができる。さらには、この両突起ブロックの間に誘電体を充填することで、バイパスコンデンサ(デカップリングコンデンサともいう)を構成することが可能となる。その結果、ノイズを低減させることができる。なお、両突起物間にチップ型電子部品(例えば、チップコンデンサ)を実装してもよく、そうしても同様の効果が得られる。
本発明には、
前記第4の工程の後工程として、前記樹脂硬化物の表面に、前記金属ワイヤに接続された電極を形成する第6の工程をさらに含む、
という態様がある。これにより、電極を整形整列することができて実装性が向上する。また金属ワイヤとして金、アルミを用いた場合、はんだ食われが発生する場合があるが、無電解メッキによりバリアメタル(Cr、Ni等)を電極として形成すれば、はんだ喰われを解消させることができる。
本発明は、次の効果が得られる。
・12〜25ミクロン程度の微細ピッチのインターポーザ基板が得られる。
・最短距離で半導体装置用の接続電極とマザーボード用のランド電極とを接続できる。
・グランド電位が安定したインターポーザ基板が得られる。
・放熱特性に優れたインターポーザ基板が得られる。
・誘電体を内蔵することが容易で、内蔵すればノイズ特性に優れたインターポーザ基板が得られる。
(実施の形態1)
本発明の実施の形態1について、図1(a)〜(e)を参照して説明する。まず、ブロックの一例である厚みの薄い金属板11を準備する。この金属板11はアルミニウム板(Al)を例に説明するが、他の金属でも構わないし、絶縁物の周りに金属をコーティングした板でも構わない。またコーティングは絶縁物の一部だけでも良い。
この金属板11の主面11aの任意の2点を、汎用のワイヤボンディング装置を用いて、任意の2点どうしの離間距離より長く弓なり形状等の形状を有する金属ワイヤ12で連結する。この金属ワイヤ12としてはAuワイヤ、Alワイヤ、Cuワイヤ等が挙げられるが、本例では径が12ミクロンのAuワイヤを用いている。金属ワイヤ12の一端はボールボンドと呼ばれる形状12aを有しており、他端はステッチボンドと呼ばれる形状12bを有している。金属ワイヤ12は、これらの形状12a、12bを介して金属板11に連結される(図1(a)参照)。
次に、ディスペンサ(図示せず)を用いて、金属ワイヤ12が浸るまで金属板11の主面11aに液状の樹脂(図示せず)を塗布する。液状の樹脂としては主成分がエポキシ樹脂で、内部にシリカ粉末、カーンブラック等々が分散されたものを用いる。ここではグロブトップ用の樹脂を塗布した場合を例として記載しているが、塗布方法、塗布する樹脂の物性については何でも良い。
塗布した液状の樹脂は、例えば150℃1時間程度の加熱処理を行うことで硬化させて樹脂硬化物13とする。ここでは加熱処理により樹脂を硬化させる例を説明したが、光、また光照射処理と加熱処理とを併用して樹脂を硬化させてもよい(図1(b)参照)。
次に樹脂硬化物13の上面部位を研磨する。すなわち、適当な粒系サイズのSiCサンドペーパー(図示せず)を準備し、樹脂硬化物13の上面13aが金属板11と平行になるように樹脂硬化物13の上面部位を研磨により取り除く。その際、弓なり形状等の形状を有する金属ワイヤ12の中途部12cは、樹脂硬化物13の上面部位とともに取り除かれる(図1(c)参照)。
金属ワイヤ12の中途部12cが取り除かれることで、研磨後の樹脂硬化物13には、金属ワイヤ12の両端にあった第1、第2のワイヤ部12d、12eが残存する。第1のワイヤ部12dの一端(金属板11側の端部)には、ボールボンド形状12aが位置する。第2のワイヤ部12eの一端(金属板11側の端部)には、ステッチボンド形状12bが位置する。第1のワイヤ部12dの他端は、樹脂硬化物13の研磨面13a’に露出する。同様に、第2のワイヤ部12eの他端は、樹脂硬化物13の研磨面13a’に露出する。以下、樹脂硬化物13の研磨面13a’を、樹脂硬化物13の一方の主面13a’と呼ぶ。
なお、研磨以外の処理としては、切断処理がある。この場合には、例えばダイヤモンドカッターを用いて、樹脂硬化物13の研磨面13a’が金属板11と平行になるように樹脂硬化物13を金属ワイヤ12の中途部12cとともに切断する。
さらに金属板11を樹脂硬化物13から取り外す。これにより、樹脂硬化物13の他方の主面13bにある第1、第2のワイヤ部12d、12eの他端(ここには、ボールボンド形状12aと、ステッチボンド形状12bとが設けられている)が樹脂硬化物13から露出する。
なお、その際、金属ワイヤ12がボンディングされている箇所以外において、金属板11を剥離しやすくするために、金属板11には予めシリコーングリースを塗布しておく。金属板11の取り外しは、20ミクロン程度の厚みの金属プレートを、金属板11と樹脂硬化物13との界面に挿入することで実行される。また、研磨処理や切断処理等により金属板11を取り外してもよい(図1(d)参照)。
最後に電極14、15を整形整列する。その方法の一例を説明する。すなわち、樹脂硬化物13の両主面13a’、13bに薄く無電解メッキによりCuプレーティングを形成したうえで、電解メッキによりCuプレーティングを厚くすることで電極層(図示省略)を形成する。さらに形成した電極層において不要な部分をエッチングにより取り除くことで金属プレート電極14、15を形成する。この工程により、金属ワイヤ12だけでは電極の形状が不揃いであったり、十分整列していなかったりする問題を解決することができる。なお、精度の高い電極の整形整列が不要な場合では、本工程は実施しなくてもよい。このようにして得られたインターポーザ基板を図1(e)に示す。ここで金属プレート電極14は半導体装置実装用の接続電極となり、金属プレート電極15はマザーボード実装用のランド電極となる。
図2(a)、(b)に、インターポーザ基板の上面および下面から見た電極配置図を示す。これらの図において、図中基板右辺の上端の金属プレート電極に符号14a(もしくは15a)を割り振ったうえで、14t(もしくは15t)まで各金属プレート電極に順次時計回りに符号を割り振っている。今回金属ワイヤ12を張ったルートの一つは、15a−14a−14k−15kを通るルートである。以下、その他の残余のルートを列記する。残余のルートは、
・15b−14b−14l−15l、
・15c−14c−14m−15m、
・15d−14d−14n−15n、
・15e−14e−14o−15o、
・15f−14f−14p−15p、
・15g−14g−14q−15q、
・15h−14h−14r−15r、
・15i−14i−14s−15s、
・15j−14j−14t−15t、
である。
尚、本実施形態では、金属ワイヤ12としてAuを用いている。そのため、半導体装置もしくはマザーボードとはんだで接続する際は、はんだ食われが発生する。この問題を解決するために、Ni、Cr等のバリアメタルを無電解メッキで電極上に形成するのが好ましい。
このようにして得られたインターポーザ基板は、ピッチが20ミクロン程度と従来よりも格段に微細なインターポーザ基板が得られる。このインターポーザ基板を用いると電子機器の小型化に大きく貢献することができる。
(実施の形態2)
本発明の実施の形態2について、図3(a)〜(d)を参照して説明する。以下の説明では、実施の形態1で既に言及している内容は再度説明しない。
まず、ブロックの一例である金属板21を準備する。金属板21には、予め、その厚み方向に突出して充填体となる突起24を形成しておく。この金属板21は、例えばアルミニウム板(Al)からなる。この金属板21の主面21aの任意の点と突起24の上面24aの任意の点とを、汎用のワイヤボンディング装置を用いて、任意の2点どうしの離間距離より長く弓なり形状等の形状を有する金属ワイヤ22で連結する。ここで突起付き金属板21は別々の金属ブロックを貼り合わせて形成してもいいし、あらかじめ突起24が形成された金属板21を形成しても良い。また、金属ワイヤ22は先に主面21aにボールボンディングにより接着させたうえで、後に突起24の上面24aにステッチボンディングにより接着させるのが好ましい。それは次の理由による。すなわち、ボールボンディングにより金属ワイヤ22を主面21aに接着すれば、接着部分でワイヤ径が大きくなってピッチの広いマザーボード用のランドとしてそのまま利用することができる(図3(a)参照)。
これにより、金属ワイヤ22の一端はボールボンドと呼ばれる形状22aが形成され、他端はステッチボンドと呼ばれる形状12bが形成され、これらの形状12a、12bを介して金属板21と突起24とにそれぞれ連結される。
次に、金属ワイヤ22が浸るまで、ディスペンサを用いて、液状の樹脂を金属板21の主面21aに塗布する。塗布した液状の樹脂は、例えば150℃1時間の加熱処理で硬化させて樹脂硬化物23とする(図3(b)参照)。
樹脂硬化後、樹脂硬化物23の上面部位を研磨する。すなわち、適当な粒系サイズのSiCサンドペーパー(図示せず)を準備し、樹脂硬化物23の上面23aが金属板21と平行になるように樹脂硬化物23の上面部位を研磨により取り除く。樹脂硬化物23の取り除きは、突起24の上面24aが露出するまで実施する。その際、弓なり形状等の形状を有する金属ワイヤ22の一端部22cも、樹脂硬化物23の上面部位とともに取り除かれる(図1(c)参照)。
金属ワイヤ22の一端部22cが取り除かれることで、研磨後の樹脂硬化物23には、金属ワイヤ22の他端にあったワイヤ部22dが残存する。ワイヤ部22dの一端(金属板21側の端部)には、ボールボンド形状22aが位置する。ワイヤ部22dの他端22bは、樹脂硬化物23の研磨面23a’に露出する。以下、樹脂硬化物23の研磨面23a’を、樹脂硬化物23の一方の主面23a’と呼ぶ。
引き続いて、実施の形態1と同様の方法によって、金属板21(突起24を除く)を、樹脂硬化物23から取り外す。これにより、樹脂硬化物23の他方の主面23bにあるワイヤ部22dの一端(ここには、ボールボンド形状22aが設けられている)が樹脂硬化物23から露出し、さらには、突起24の下面24bが樹脂硬化物23から露出する。以上の処理を実施することで、インターポーザ基板が得られる(図3(d)、(e)、(f)参照)。
本実施の形態では、樹脂硬化物23には、その厚み方向を貫通して突起24が設けられ、さらには突起24の上下面24a、24bが樹脂硬化物23から露出する。そのため、突起24を放熱パスに利用することができる。これにより放熱性の高いインターポーザ基板を得ることができる。また突起24を放熱用としてだけでなく、例えばグランドとして利用すれば、基準電位の安定した高電気安定性を有する半導体パッケージを得ることができる。また突起24を電源として利用することも可能である。そうすれば、グランドとして用いた場合と同様の効果をもたらすことができる。ただしグランドもしくは電源として利用するには、突起24の上面24a(この面に半導体装置が搭載される)を半導体装置の電源ピンあるいはグランドピンに接続する必要がある。尚、この後、必要に応じて、接続電極およびランド電極の整形整列処理が行われる。この処理は、例えば、無電解メッキ処理、電解メッキ処理、エッチング等により行われる。
本実施の形態では、突起24の形状を変えることで、任意の位置にマザーボード実装用のランド電極を形成することが可能となる。これを、図4(a)〜(b)を参照して説明する。図4(a)に示す構成では、金属板21の主面21aに3つの突起24A、24B、24Cが設けられる。そして、金属板21の上面21aから突起24Cの上面21Caに亘って第1の金属ワイヤ22Cが設けられており、上面21aから突起24Bの上面21Baに亘って第2の金属ワイヤ22Bが設けられている。第1、第2の金属ワイヤ22A、22Bは主面21aにボールボンディングにより接着され、突起24C、24Bの上面24Ca、24aにステッチボンディングにより接着される。なお、図中、金属ワイヤ22Cと金属ワイヤ22Bとは交わっているように見えるが、図面奥行き方向で離間している。
ここで、主面21aに設けられる第1、第2の金属ワイヤ22B、22Cのボールボンディング形状25は、後の工程を経ることでランド電極として機能するものであるが、ボールボンディング形状25の形成ピッチは、ランド電極の配置ピッチに応じて、任意に設定される。
以上の処理を行ったうえで、金属板21の上面21aに液状の樹脂を塗布して硬化させたのち、それにより得られる樹脂硬化物23を研磨して、金属板21(突起22A−22Cを除く)を除去する処理を実施する。これらの処理により、図4(b)に示すボールボンディング形状(ランド電極)25を有するインターポーザ基板が得られる。このインターポーザ基板のランド電極25の配置ピッチはボールボンディング形状の形成ピッチに応じてファンインにもファンアウトにも設定できる。
なお、金属ワイヤ22のループ形状を各種調整することによっても、任意の位置にランド電極を形成することができる。これを図5(a)〜(b)を参照して説明する。図5(a)では、突起24を有する金属板21の主面21aと突起24の上面24aとに亘って、互いに異なるループ形状(長さが異なる形状)を有する金属ワイヤ22D、22Eを配置する。金属ワイヤ22Dは、長尺であって大きく屈折された形状を有する。金属ワイヤ22Eは、短尺であって緩く屈折された形状を有する。なお、図中、金属ワイヤ22Dと金属ワイヤ22Eとは交わっているように見えるが、図面奥行き方向で離間している。
以上の形状を有する金属ワイヤ22D、22Eを配置したうえで、金属ワイヤ22D、22Eを覆って液状の樹脂を金属板21に塗布して硬化させたのち、それにより得られる樹脂硬化物23の上面部位を研磨し、さらに樹脂硬化物23から金属板21(突起24を除く)を除去する処理を施すことにより、図5(b)に示すインターポーザ基板が得られる。このように、ランド電極25は半導体装置実装用の接続電極の外部であれば、任意の箇所に形成することができる。図4および図5を参照して説明した方法を採用すれば、インターポーザ基板の任意の箇所にマザーボード実装用ランド電極を配置することができる。
以上のようにして得られるインターポーザ基板は、実施の形態1で述べた効果に加えて、以下の効果を有する。
・樹脂硬化物23に埋設させる突起(充填体)24を、熱伝導率が高い金属(Al等)から構成することができるため、半導体装置で発せられた熱をマザーボードに、効率良く移動させることができる。
・突起(充填体)24をグランドとして用いれば、基準電位が安定し、高い電気的安定性を得ることができる。
なお、突起(充填体)24は、全ての金属から構成していたが、少なくともその表面を金属から構成すれば同様の効果が得られる。
(実施の形態3)
本発明の実施の形態3について、図6(a)〜(f)を参照して説明する。なお、実施の形態1、2にて既に言及している内容で重複している点は再度記載しない。
まず、ブロックの一例である金属板31を準備する。金属板31の主面31aには、予め段差34aを有する突起34を、板厚方向に形成しておく。突起34は、段差34aを設けることで、最上面34bと段差上面34cとを有する。金属板31は、例えば、アルミニウム板(Al)からなる。この金属板31の突起34の最上面34bと段差上面34cとを、また最上面34bと金属板31の主面31aの任意点とを、汎用のワイヤボンディング装置を用いて、弓なり形状等の形状を有する金属ワイヤ32で連結する(図6(a)参照)。
なお、図中、金属ワイヤ32と金属ワイヤ32とは交わっているように見えるが、図面奥行き方向で離間している。
次に、金属ワイヤ32が浸るまで、ディスペンサを用いて、液状の樹脂を金属板31の主面31bに塗布する。塗布した液状の樹脂は、例えば150℃1時間の加熱処理で硬化させて樹脂硬化物33とする(図6(b)参照)。
硬化後、樹脂硬化物33の上面部位を研磨する。すなわち、樹脂硬化物33の上面33aが金属板31の主面31cと平行となるように樹脂硬化物33の上面部位を研磨により取り除く(図6(c)参照)。
このとき、突起34の最上面34aが現れるまで樹脂硬化物33を研磨する。さらにはその際、金属ワイヤ32の一端部32cも、樹脂硬化物33の上面部位とともに取り除く。金属ワイヤ32の一端部32cが取り除かれることで、研磨後の樹脂硬化物33には、金属ワイヤ32の他端にあったワイヤ部32dが残存する。ワイヤ部32dの一端(金属板31側の端部)には、ボールボンド形状32aが位置する。ワイヤ部32dの他端32bは、樹脂硬化物33の研磨面(一方の主面)33a’に露出する。ボールボンド形状32aは、マザーボード実装用のランド電極となり、ワイヤ部32dの他端32bは、半導体装置実装用の接続電極となる。さらには、複数あるボールボンド形状32aの中で、樹脂硬化物33の他方の主面33bに露出しているボールボンド形状32aは、マザーボードとの間で信号の授受を行うランド電極となる。また、複数あるボールボンド形状32aの中には段差上面34cに当接して突起34に接続されるものもあるが、ボールボンド形状32aが接続されることで突起34は、半導体装置の電源もしくはグランド用のランド電極となることが可能となる。突起34にボールボンド形状32aを配置するうえで、突起34に段差34aを設けることは重要となる。本実施の形態では、段差34aを設けることで、汎用のワイヤボンディング装置を用いて突起34にボールボンド形状32aを形成することが可能となっている。
引き続いて、実施の形態1、2と同様の方法によって、金属板31(突起34以外)を、樹脂硬化物33から取り除くことで、インターポーザ基板が得られる(図6(d)、(e)、(f)参照)。
以上のようにして得られるインターポーザ基板は、実施の形態1、2で述べた効果に加えて、以下の効果を有する。
・電源もしくはグランドをインターポーザ基板内にある突起34に集中させることができるため、半導体装置をパッケージング化する際に、ピン数の削減をすることができる。これにより、設計の難易度が大きく下がり、設計期間を短縮化することができる。
(実施の形態4)
上述した実施の形態3を応用したものが本実施の形態である。本実施の形態によればコンデンサ内蔵インターポーザ基板を作製できる。以下、図7(a)〜(c)を参照して説明するが、実施の形態1〜3にて既に言及している内容で重複している点は再度記載しない。
図7(a)に示すように、まずブロックの一例である金属板41を準備する。金属板41には、予め段差43aを有する突起44A、44Bを、板厚方向に形成しておく。これら第1、第2の突起44A、44Bは、段差43aのある側面と、その側面に対向して段差44aのない側面とを有する。第1、第2の突起44A、44Bは、段差44aのない側面どうしを向かい合わせて互いに離間させるものの、可及的に互いに近接配置させる。
次に、
・第1の突起44Aの最上面44bの任意の点と金属板41の主面41aの任意の点とを、金属ワイヤ42Aで連結し、
・第1の突起44Aの最上面44bの任意の点と第1の突起44Aの段差上面44cとを金属ワイヤ42Bで連結し、
・第2の突起44Bの最上面44bの任意の点と第2の突起44Bの段差上面44cとを金属ワイヤ42Cで連結する(図6(a)参照)。
これらの連結処理には、汎用のワイヤボンディング装置が用いられる。なお、図中、金属ワイヤ42Aと金属ワイヤ42Bとは交わっているように見えるが、図面奥行き方向で離間している。
第1の突起44Aは、後述の処理を経ることで金属ワイヤ42Bを介して半導体装置の電源ピンに接続されるものであり、第2の突起44Bは、後述の処理を経ることで金属ワイヤ42Cを介して半導体装置のグランドピンに接続されるものである。
次に、第1の突起44Aと第2の突起44Bとの間の間隙に、誘電体ペーストを塗布し、150℃1時間程度の加熱処理で硬化させ、誘電体層46を形成する。誘電体ペーストとしては、例えばエポキシ樹脂内にチタン酸バリウム粒子が分散されたものを用いる(図7(b)参照)。
次に、金属ワイヤ42A、42B、42Cを覆って液状の樹脂を金属板41に塗布して硬化させたのち、その樹脂硬化物43を研磨する処理と、金属板41(突起44を除く)を除去する処理とを施す。これらの処理は、実施の形態1、2と同様であるのでその説明は省略する。
以上の処理を行うことにより、図7(c)に示すインターポーザ基板が得られる。コンデンサは、第1の突起44Aと誘電体層46と第2の突起44Bとにより構成される。ここでコンデンサの容量を増大させるためには、誘電体層46が介装された第1、第2の突起44A、44Bの側面は、表面積を増大させておくのが好ましい。表面積を増大させるためには、研磨等により表面を荒らす処理や、またアルミ電解コンデンサ等に利用されている陽極酸化処理が例として挙げられる。陽極酸化処理では、金属板41を給電層にして交流電流を印加しながら、塩酸を主体とする電解液中で電解エッチングすることで第1、第2の突起44A、44Bの側面を粗化する。その後、中性の電解液中で金属板41(給電層)に電圧を加え、第1、第2の突起44A、44Bの側面を陽極酸化させる。この陽極酸化処理により、第1、第2の突起44A、44Bの側面はさらに粗面化し、さらにはその表面には酸化膜が形成される。印加する電圧は、例えば、30〜100v程度であり、形成される酸化膜の膜厚は、例えば、20〜120nm程度である。
なお、誘電体層46を設けることに換えて、図8に示すように、第1の突起44Aと第2の突起44Bとが有する対向側面44d、4dそれぞれに、係止段部44e、44eを形成したうえで、これら係止段部44e、44eにチップコンデンサ47を載置する。ここで係止段部44e、44eの深さ寸法は、チップコンデンサ47の高さ寸法より大きくしており、これによりチップコンデンサ47は、係止段部44e、44eから上方にはみ出すことなくその内部に収納される。チップコンデンサ47は係止段部44e、44eの底部において、第1の突起44Aと第2の突起44Bとに接続される。
次に、金属ワイヤ42A、42B、42Cならびにチップコンデンサ47を覆って液状の樹脂を金属板(図示省略)に塗布して硬化させたのち、その樹脂硬化物43を研磨する処理と、金属板(突起44A、44Bを除く)を除去する処理とを施す。
これにより、チップコンデンサ47をバイパスコンデンサとして用いることができる。ここで、チップコンデンサ47を第1の突起44Aと第2の突起44Bとに実装する接続材料としては、はんだであってもよいし、Ag等の金属が分散されている導電性ペーストであっても良い。ただしはんだを用いる場合は、金属板41にレジスト膜をあらかじめ形成しておく必要がある。
このようにして得られたインターポーザ基板は、前述の効果に加え、高い電磁ノイズ除去効果を発揮する。
本発明のインターポーザ基板を用いれば、従来のインターポーザ基板よりも大幅な微細ピッチ化が可能となる。また併せて、放熱性、電気特性に優れたインターポーザ基板も提供できる。
本発明の実施の形態1におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 実施の形態1の製造プロセスで製造されたインターポーザ基板の平面図と底面図 本発明の実施の形態2におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 実施の形態2の変形例(その1)におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 実施の形態2の変形例(その2)におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 本発明の実施の形態3におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 本発明の実施の形態4におけるインターポーザ基板の製造プロセスをそれぞれ示す断面図 実施の形態4の変形例によって製造されたインターポーザ基板を示す断面図 従来の製造プロセス
符号の説明
11、21、31、41 金属板
12、22、22B、22C、22D 金属ワイヤ
22E、32、42A、42B、42C 金属ワイヤ
12a、22a ボールボンド形状
12b、22b ステッチボンド形状
13、23、33、43 樹脂硬化物
14、14a〜14t 接続電極
15、15a〜15t ランド電極
24、24A、24B、24C、34、44A、44B、 突起
11a、21a、31a、41a 金属板の主面
24a、24Ba、24Ca、34b、44b 突起上面
34a、44a 段差
34c、44c 段差上面
46 誘電体層
47 チップコンデンサ

Claims (11)

  1. ブロックの主面上の一対の任意点同士を、当該任意点どうしの離間距離より長い金属ワイヤで連結する第1の工程と、
    前記主面に、前記金属ワイヤを覆って液状の樹脂を塗布したうえで塗布した前記樹脂を硬化させて樹脂硬化物を形成する第2の工程と、
    前記樹脂硬化物の上面部位を前記金属ワイヤの中途部とともに取り除く第3の工程と、
    前記樹脂硬化物から前記ブロックを取り除く第4の工程と、
    を含み、
    前記第1の工程の前工程として、少なくともその表面が金属からなる突起を前記ブロックの前記主面に形成する第5の工程をさらに含み、
    前記第1の工程では、前記一対の任意点の一方を前記主面に設定し、他方を前記突起の上面に設定し、
    前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
    前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
    ことを特徴とするインターポーザ基板の製造方法。
  2. 前記第1の工程の前工程として、少なくともその表面が金属からなり段差を有する突起を前記主面に形成する第5の工程をさらに含み、
    前記第1の工程では、前記一対の任意点の一方を、前記突起の最上面に設定し、他方を、前記突起の段差上面または前記主面に設定し、
    前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
    前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
    ことを特徴とする請求項1に記載のインターポーザ基板の製造方法。
  3. 前記第5の工程では、一対の前記突起を互いに可及的に近接させて前記主面に形成し、
    前記第1の工程では、前記一対の任意点同士を、前記金属ワイヤで連結するとともに、前記一対の突起の間に誘電体を充填する、
    ことを特徴とする請求項に記載のインターポーザ基板の製造方法。
  4. 前記第5の工程では、一対の前記突起を前記主面に形成し、
    前記第1の工程では、前記一対の任意点どうしを前記金属ワイヤで連結するとともに、前記一対の突起の間にチップ型電子部品を搭載して前記突起それぞれに接続する、
    ことを特徴とする請求項に記載のインターポーザ基板の製造方法。
  5. 前記第1の工程では、前記主面にある前記任意点の一方に前記金属ワイヤの一端を連結したうえで、前記突起の上面にある前記任意点の他方に前記金属ワイヤの他端を連結する、
    ことを特徴とする請求項に記載のインターポーザ基板の製造方法。
  6. 前記第4の工程の後工程として、前記樹脂硬化物の表面に、前記金属ワイヤに接続された電極を形成する第6の工程をさらに含む、
    ことを特徴とする請求項1ないしのいずれかに記載のインターポーザ基板の製造方法。
  7. 板状の樹脂硬化物と、
    前記樹脂硬化物にその厚みを貫通して配置された金属ワイヤと、
    を備え、
    前記樹脂硬化物の一方面に露出する前記金属ワイヤの一端を、半導体装置を実装するための接続電極とし、前記樹脂硬化物の他方面に露出する前記金属ワイヤの他端を、マザーボードと接続するためのランド電極とし、
    前記樹脂硬化物にはその厚みを貫通して充填体が設けられており、
    前記充填体は、少なくともその表面が金属からなり、
    前記充填体は、前記樹脂硬化物の前記一方面で露出するその表面側に段差を有しており、
    前記金属ワイヤは複数本設けられ、これら金属ワイヤの少なくとも1つでは、その他端が前記段差に連結されて前記充填体が前記ランド電極となる、
    ことを特徴とするインターポーザ基板。
  8. 互いに近接して配置された一対の前記充填体を備え、
    前記一対の充填体の間に誘電体が充填されている、
    ことを特徴とする請求項に記載のインターポーザ基板。
  9. 一対の前記充填体を備え、
    前記一対の充填体の間にチップ型電子部品が実装されている、
    ことを特徴とする請求項に記載のインターポーザ基板。
  10. 前記ランド電極は、ボールボンド形状を有する、
    ことを特徴とする請求項ないしのいずれかに記載のインターポーザ基板。
  11. 前記樹脂硬化物の一方面と他方面とのうちの少なくとも一方には、前記金属ワイヤの一端または他端に当接して接続される金属プレート電極が設けられており、当該金属プレート電極によって前記接続電極または前記ランド電極が構成される、
    ことを特徴とする請求項ないし10のいずれかに記載のインターポーザ基板。
JP2008165425A 2008-06-25 2008-06-25 インターポーザ基板とその製造方法 Expired - Fee Related JP5511155B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008165425A JP5511155B2 (ja) 2008-06-25 2008-06-25 インターポーザ基板とその製造方法
US12/489,818 US8344264B2 (en) 2008-06-25 2009-06-23 Semiconductor device and manufacturing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008165425A JP5511155B2 (ja) 2008-06-25 2008-06-25 インターポーザ基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2010010248A JP2010010248A (ja) 2010-01-14
JP5511155B2 true JP5511155B2 (ja) 2014-06-04

Family

ID=41446037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008165425A Expired - Fee Related JP5511155B2 (ja) 2008-06-25 2008-06-25 インターポーザ基板とその製造方法

Country Status (2)

Country Link
US (1) US8344264B2 (ja)
JP (1) JP5511155B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2957191B1 (fr) * 2010-03-04 2012-12-28 Tronic S Microsystems Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
JP5928974B2 (ja) * 2011-10-19 2016-06-01 住友電気工業株式会社 リアクトル、コンバータ、及び電力変換装置
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP6108164B2 (ja) * 2012-11-07 2017-04-05 日本電産株式会社 半田接合構造および半田接合方法
JP2016139730A (ja) * 2015-01-28 2016-08-04 株式会社東芝 電子機器及び基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
AU4160096A (en) * 1994-11-15 1996-06-06 Formfactor, Inc. Probe card assembly and kit, and methods of using same
JP2809385B2 (ja) * 1994-11-29 1998-10-08 信越ポリマー株式会社 半導体素子接続用配線基板および半導体素子接続構造
US5686697A (en) * 1995-01-06 1997-11-11 Metatech Corporation Electrical circuit suspension system
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
JPH11311655A (ja) * 1998-04-30 1999-11-09 Mitsubishi Electric Corp 半導体評価装置
JP2003152133A (ja) 2001-11-12 2003-05-23 Toppan Printing Co Ltd 半導体パッケージ用基板及びその製造方法

Also Published As

Publication number Publication date
JP2010010248A (ja) 2010-01-14
US8344264B2 (en) 2013-01-01
US20090321124A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
US8859912B2 (en) Coreless package substrate and fabrication method thereof
US8035981B2 (en) Semiconductor device and manufacturing method of the same
US10008437B2 (en) Lead frame and electronic component device
TWI566350B (zh) Semiconductor device
JP7081090B2 (ja) 配線基板、プローブカード、及び、配線基板の製造方法
JP5511155B2 (ja) インターポーザ基板とその製造方法
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
CN115312487A (zh) 电子封装件及其制法
JP5173758B2 (ja) 半導体パッケージの製造方法
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP6397313B2 (ja) プリント配線板および半導体パッケージ
US10667419B2 (en) Manufacturing method of an electronic component module
CN112750796A (zh) 半导体装置以及半导体装置的制造方法
CN106298728A (zh) 封装结构及其制法
JP2016039302A (ja) プリント配線板とその製造方法および半導体パッケージ
JP2021145142A (ja) 貫通電極基板
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2022058973A (ja) 半導体装置および半導体装置の製造方法
JP2009070865A (ja) 半導体装置
KR102257933B1 (ko) 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
CN103390598A (zh) 半导体封装件及其制法
JPH1154532A (ja) 半導体素子用パッケージ
JP2013016842A (ja) 半導体パッケージ
JP2006237265A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R151 Written notification of patent or utility model registration

Ref document number: 5511155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees