JP5511155B2 - インターポーザ基板とその製造方法 - Google Patents
インターポーザ基板とその製造方法 Download PDFInfo
- Publication number
- JP5511155B2 JP5511155B2 JP2008165425A JP2008165425A JP5511155B2 JP 5511155 B2 JP5511155 B2 JP 5511155B2 JP 2008165425 A JP2008165425 A JP 2008165425A JP 2008165425 A JP2008165425 A JP 2008165425A JP 5511155 B2 JP5511155 B2 JP 5511155B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- cured resin
- metal wire
- interposer substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
ブロックの主面上の一対の任意点同士を、当該任意点どうしの離間距離より長い金属ワイヤで連結する第1の工程と、
前記主面に、前記金属ワイヤを覆って液状の樹脂を塗布したうえで塗布した前記樹脂を硬化させて樹脂硬化物を形成する第2の工程と、
前記樹脂硬化物の上面部位を前記金属ワイヤの中途部とともに取り除く第3の工程と、
前記樹脂硬化物から前記ブロックを取り除く第4の工程と、
を含み、
前記第1の工程の前工程として、少なくともその表面が金属からなる突起を前記ブロックの前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を前記主面に設定し、他方を前記突起の上面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く。
前記第1の工程の前工程として、少なくともその表面が金属からなり段差を有する突起を前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を、前記突起の最上面に設定し、他方を、前記突起の段差上面または前記主面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
という態様がある。
前記第5の工程では、一対の前記突起を互いに可及的に近接させて前記主面に形成し、
前記第1の工程では、前記一対の任意点同士を、前記金属ワイヤで連結するとともに、前記一対の突起の間に誘電体を充填する、
という態様がある。
前記第4の工程の後工程として、前記樹脂硬化物の表面に、前記金属ワイヤに接続された電極を形成する第6の工程をさらに含む、
という態様がある。これにより、電極を整形整列することができて実装性が向上する。また金属ワイヤとして金、アルミを用いた場合、はんだ食われが発生する場合があるが、無電解メッキによりバリアメタル(Cr、Ni等)を電極として形成すれば、はんだ喰われを解消させることができる。
・12〜25ミクロン程度の微細ピッチのインターポーザ基板が得られる。
・最短距離で半導体装置用の接続電極とマザーボード用のランド電極とを接続できる。
・グランド電位が安定したインターポーザ基板が得られる。
・放熱特性に優れたインターポーザ基板が得られる。
・誘電体を内蔵することが容易で、内蔵すればノイズ特性に優れたインターポーザ基板が得られる。
本発明の実施の形態1について、図1(a)〜(e)を参照して説明する。まず、ブロックの一例である厚みの薄い金属板11を準備する。この金属板11はアルミニウム板(Al)を例に説明するが、他の金属でも構わないし、絶縁物の周りに金属をコーティングした板でも構わない。またコーティングは絶縁物の一部だけでも良い。
・15b−14b−14l−15l、
・15c−14c−14m−15m、
・15d−14d−14n−15n、
・15e−14e−14o−15o、
・15f−14f−14p−15p、
・15g−14g−14q−15q、
・15h−14h−14r−15r、
・15i−14i−14s−15s、
・15j−14j−14t−15t、
である。
本発明の実施の形態2について、図3(a)〜(d)を参照して説明する。以下の説明では、実施の形態1で既に言及している内容は再度説明しない。
・樹脂硬化物23に埋設させる突起(充填体)24を、熱伝導率が高い金属(Al等)から構成することができるため、半導体装置で発せられた熱をマザーボードに、効率良く移動させることができる。
・突起(充填体)24をグランドとして用いれば、基準電位が安定し、高い電気的安定性を得ることができる。
本発明の実施の形態3について、図6(a)〜(f)を参照して説明する。なお、実施の形態1、2にて既に言及している内容で重複している点は再度記載しない。
・電源もしくはグランドをインターポーザ基板内にある突起34に集中させることができるため、半導体装置をパッケージング化する際に、ピン数の削減をすることができる。これにより、設計の難易度が大きく下がり、設計期間を短縮化することができる。
上述した実施の形態3を応用したものが本実施の形態である。本実施の形態によればコンデンサ内蔵インターポーザ基板を作製できる。以下、図7(a)〜(c)を参照して説明するが、実施の形態1〜3にて既に言及している内容で重複している点は再度記載しない。
・第1の突起44Aの最上面44bの任意の点と金属板41の主面41aの任意の点とを、金属ワイヤ42Aで連結し、
・第1の突起44Aの最上面44bの任意の点と第1の突起44Aの段差上面44cとを金属ワイヤ42Bで連結し、
・第2の突起44Bの最上面44bの任意の点と第2の突起44Bの段差上面44cとを金属ワイヤ42Cで連結する(図6(a)参照)。
12、22、22B、22C、22D 金属ワイヤ
22E、32、42A、42B、42C 金属ワイヤ
12a、22a ボールボンド形状
12b、22b ステッチボンド形状
13、23、33、43 樹脂硬化物
14、14a〜14t 接続電極
15、15a〜15t ランド電極
24、24A、24B、24C、34、44A、44B、 突起
11a、21a、31a、41a 金属板の主面
24a、24Ba、24Ca、34b、44b 突起上面
34a、44a 段差
34c、44c 段差上面
46 誘電体層
47 チップコンデンサ
Claims (11)
- ブロックの主面上の一対の任意点同士を、当該任意点どうしの離間距離より長い金属ワイヤで連結する第1の工程と、
前記主面に、前記金属ワイヤを覆って液状の樹脂を塗布したうえで塗布した前記樹脂を硬化させて樹脂硬化物を形成する第2の工程と、
前記樹脂硬化物の上面部位を前記金属ワイヤの中途部とともに取り除く第3の工程と、
前記樹脂硬化物から前記ブロックを取り除く第4の工程と、
を含み、
前記第1の工程の前工程として、少なくともその表面が金属からなる突起を前記ブロックの前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を前記主面に設定し、他方を前記突起の上面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
ことを特徴とするインターポーザ基板の製造方法。 - 前記第1の工程の前工程として、少なくともその表面が金属からなり段差を有する突起を前記主面に形成する第5の工程をさらに含み、
前記第1の工程では、前記一対の任意点の一方を、前記突起の最上面に設定し、他方を、前記突起の段差上面または前記主面に設定し、
前記第3の工程では、前記樹脂硬化物の上面部位を前記突起が露出するまで削除し、
前記第4の工程では、前記突起を除いた前記ブロックを前記樹脂硬化物から取り除く、
ことを特徴とする請求項1に記載のインターポーザ基板の製造方法。 - 前記第5の工程では、一対の前記突起を互いに可及的に近接させて前記主面に形成し、
前記第1の工程では、前記一対の任意点同士を、前記金属ワイヤで連結するとともに、前記一対の突起の間に誘電体を充填する、
ことを特徴とする請求項2に記載のインターポーザ基板の製造方法。 - 前記第5の工程では、一対の前記突起を前記主面に形成し、
前記第1の工程では、前記一対の任意点どうしを前記金属ワイヤで連結するとともに、前記一対の突起の間にチップ型電子部品を搭載して前記突起それぞれに接続する、
ことを特徴とする請求項2に記載のインターポーザ基板の製造方法。 - 前記第1の工程では、前記主面にある前記任意点の一方に前記金属ワイヤの一端を連結したうえで、前記突起の上面にある前記任意点の他方に前記金属ワイヤの他端を連結する、
ことを特徴とする請求項1に記載のインターポーザ基板の製造方法。 - 前記第4の工程の後工程として、前記樹脂硬化物の表面に、前記金属ワイヤに接続された電極を形成する第6の工程をさらに含む、
ことを特徴とする請求項1ないし5のいずれかに記載のインターポーザ基板の製造方法。 - 板状の樹脂硬化物と、
前記樹脂硬化物にその厚みを貫通して配置された金属ワイヤと、
を備え、
前記樹脂硬化物の一方面に露出する前記金属ワイヤの一端を、半導体装置を実装するための接続電極とし、前記樹脂硬化物の他方面に露出する前記金属ワイヤの他端を、マザーボードと接続するためのランド電極とし、
前記樹脂硬化物にはその厚みを貫通して充填体が設けられており、
前記充填体は、少なくともその表面が金属からなり、
前記充填体は、前記樹脂硬化物の前記一方面で露出するその表面側に段差を有しており、
前記金属ワイヤは複数本設けられ、これら金属ワイヤの少なくとも1つでは、その他端が前記段差に連結されて前記充填体が前記ランド電極となる、
ことを特徴とするインターポーザ基板。 - 互いに近接して配置された一対の前記充填体を備え、
前記一対の充填体の間に誘電体が充填されている、
ことを特徴とする請求項7に記載のインターポーザ基板。 - 一対の前記充填体を備え、
前記一対の充填体の間にチップ型電子部品が実装されている、
ことを特徴とする請求項7に記載のインターポーザ基板。 - 前記ランド電極は、ボールボンド形状を有する、
ことを特徴とする請求項7ないし9のいずれかに記載のインターポーザ基板。 - 前記樹脂硬化物の一方面と他方面とのうちの少なくとも一方には、前記金属ワイヤの一端または他端に当接して接続される金属プレート電極が設けられており、当該金属プレート電極によって前記接続電極または前記ランド電極が構成される、
ことを特徴とする請求項7ないし10のいずれかに記載のインターポーザ基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008165425A JP5511155B2 (ja) | 2008-06-25 | 2008-06-25 | インターポーザ基板とその製造方法 |
| US12/489,818 US8344264B2 (en) | 2008-06-25 | 2009-06-23 | Semiconductor device and manufacturing process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008165425A JP5511155B2 (ja) | 2008-06-25 | 2008-06-25 | インターポーザ基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010010248A JP2010010248A (ja) | 2010-01-14 |
| JP5511155B2 true JP5511155B2 (ja) | 2014-06-04 |
Family
ID=41446037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008165425A Expired - Fee Related JP5511155B2 (ja) | 2008-06-25 | 2008-06-25 | インターポーザ基板とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8344264B2 (ja) |
| JP (1) | JP5511155B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2957191B1 (fr) * | 2010-03-04 | 2012-12-28 | Tronic S Microsystems | Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant |
| JP5928974B2 (ja) * | 2011-10-19 | 2016-06-01 | 住友電気工業株式会社 | リアクトル、コンバータ、及び電力変換装置 |
| US8835228B2 (en) * | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| JP6108164B2 (ja) * | 2012-11-07 | 2017-04-05 | 日本電産株式会社 | 半田接合構造および半田接合方法 |
| JP2016139730A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 電子機器及び基板の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309324A (en) * | 1991-11-26 | 1994-05-03 | Herandez Jorge M | Device for interconnecting integrated circuit packages to circuit boards |
| AU4160096A (en) * | 1994-11-15 | 1996-06-06 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
| JP2809385B2 (ja) * | 1994-11-29 | 1998-10-08 | 信越ポリマー株式会社 | 半導体素子接続用配線基板および半導体素子接続構造 |
| US5686697A (en) * | 1995-01-06 | 1997-11-11 | Metatech Corporation | Electrical circuit suspension system |
| JP3420435B2 (ja) * | 1996-07-09 | 2003-06-23 | 松下電器産業株式会社 | 基板の製造方法、半導体装置及び半導体装置の製造方法 |
| JPH11311655A (ja) * | 1998-04-30 | 1999-11-09 | Mitsubishi Electric Corp | 半導体評価装置 |
| JP2003152133A (ja) | 2001-11-12 | 2003-05-23 | Toppan Printing Co Ltd | 半導体パッケージ用基板及びその製造方法 |
-
2008
- 2008-06-25 JP JP2008165425A patent/JP5511155B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-23 US US12/489,818 patent/US8344264B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010010248A (ja) | 2010-01-14 |
| US8344264B2 (en) | 2013-01-01 |
| US20090321124A1 (en) | 2009-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8859912B2 (en) | Coreless package substrate and fabrication method thereof | |
| US8035981B2 (en) | Semiconductor device and manufacturing method of the same | |
| US10008437B2 (en) | Lead frame and electronic component device | |
| TWI566350B (zh) | Semiconductor device | |
| JP7081090B2 (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
| JP5511155B2 (ja) | インターポーザ基板とその製造方法 | |
| JP2020136507A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN115312487A (zh) | 电子封装件及其制法 | |
| JP5173758B2 (ja) | 半導体パッケージの製造方法 | |
| JP4550102B2 (ja) | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 | |
| US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
| JP6397313B2 (ja) | プリント配線板および半導体パッケージ | |
| US10667419B2 (en) | Manufacturing method of an electronic component module | |
| CN112750796A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN106298728A (zh) | 封装结构及其制法 | |
| JP2016039302A (ja) | プリント配線板とその製造方法および半導体パッケージ | |
| JP2021145142A (ja) | 貫通電極基板 | |
| US10930615B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2022058973A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009070865A (ja) | 半導体装置 | |
| KR102257933B1 (ko) | 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조 | |
| CN103390598A (zh) | 半导体封装件及其制法 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JP2013016842A (ja) | 半導体パッケージ | |
| JP2006237265A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5511155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |