JP5511802B2 - ドライバ集積回路チップのパッド配置構造 - Google Patents

ドライバ集積回路チップのパッド配置構造 Download PDF

Info

Publication number
JP5511802B2
JP5511802B2 JP2011513409A JP2011513409A JP5511802B2 JP 5511802 B2 JP5511802 B2 JP 5511802B2 JP 2011513409 A JP2011513409 A JP 2011513409A JP 2011513409 A JP2011513409 A JP 2011513409A JP 5511802 B2 JP5511802 B2 JP 5511802B2
Authority
JP
Japan
Prior art keywords
pad
integrated circuit
power
circuit chip
driver integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011513409A
Other languages
English (en)
Other versions
JP2011524544A (ja
Inventor
チョイ・ジョンチュル
キム・アンヨン
ナ・ジョンホ
キム・デソン
ハン・デクン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2011524544A publication Critical patent/JP2011524544A/ja
Application granted granted Critical
Publication of JP5511802B2 publication Critical patent/JP5511802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、液晶表示装置のドライバ集積回路チップのパッド配置構造に関するものであり、特に、ドライバ集積回路チップを液晶パネルにチップ-オン-ガラス(Chip On Glass:ＣＯＧ)方式で接着時にチップ内部の電源パッドをチップ角の四つの方向にすべてに配置することでドライバ集積回路チップと液晶パネルの接着性能を向上させることができるドライバ集積回路チップのパッド配置構造に関するものである。
液晶ディスプレイ(Liquid Crystal Display、ＬＣＤ)は、印加電圧によって液晶分子の配列状態が変わる特徴を利用して液晶に光を通過させるにことによって映像データがディスプレイされる素子を意味する。このうちで最近一番活発に使用されている素子は、シリコン集積回路の製造技術を利用して作る薄膜トランジスター(Thin Film Transistor、ＴＦＴ)型液晶ディスプレイ(ＬＣＤ)である。
図１は、一般な液晶ディスプレイの構造を概略的に示す図面である。
薄膜トランジスター(Thin Film Transistor、ＴＦＴ)型液晶ディスプレイ(ＬＣＤ)は、互いに対向する薄膜トランジスターアレイ基板とカラーフィルター基板が一定な間隔を置いて合着されて、その一定な離隔空間に液晶層が注入された液晶表示パネル３０と、これを駆動するための駆動回路で構成される。
前記駆動回路は、フレームごとに複数のゲートラインに走査信号を順次に印加するゲートドライバ集積回路４０と、ゲートドライバ集積回路の走査信号に対応してソースラインを駆動するソースドライバ集積回路２０と、ゲートドライバ集積回路４０及びソースドライバ集積回路２０を制御して、ピクセルデータを出力するタイミング制御部１０と、液晶表示装置で使用されるさまざまな駆動電圧を供給する電源供給部(図示せず)で構成される。
一般に、前記ドライバ集積回路を液晶表示パネルと連結する方法としては、高分子物質で作られた薄い伸縮性フィルム、すなわち、ＴＣＰ(Tape Carrier Package)上にドライバ集積回路を実装して、このフィルムを液晶表示パネルと連結することでドライバ集積回路を液晶表示パネルと電気的に連結するＴＡＢ(Tape Automated Bonding)方式と、前記ドライバ集積回路を液晶表示パネルのガラス基板上にバンプ(bump)を使用して直接実装して連結するチップ-オン-ガラス(Chip On Glass:以下、‘ＣＯＧ'と称する)方式がある。
従来は接続性が良くて改良しやすいＴＡＢ方式を多く使用したが、最近は微細実装技術が発展することによって小型化しやすくて製造単価が低いＣＯＧ方式が主に使用されている。
ＣＯＧ方式とは、ドライバ集積回路の出力電極をパッドに直接連結して基板とドライバ集積回路を一体化させる方法である。前記ＣＯＧ方式ではバンプとパッドを接着する工程時に、バンプとパッドはこれらの間に位置した導電性粒子を通じて接着される。
また、前記ＣＯＧ方式で液晶表示パネルに実装される各ドライバ集積回路チップは、複数の信号ラインが薄膜トランジスターアレイ基板上に直接実装されるライン-オン-ガラス(Line On Glass:以下、‘ＬＯＧ’と称する)方式で相互接続されて、タイミング制御部及び電源供給部から制御信号及び駆動電圧の供給を受ける。
図２は、従来のＣＯＧ方式で実装されるドライバ集積回路チップのパッド配置構造を示す図面である。
図２に示されるように、ドライバ集積回路チップは液晶ディスプレイアプリケーション(application)の特性上左右方向の長さが上下方向の長さより非常に長い直四角形の模様を有することが一般的である。
従来のＣＯＧ方式に実装されるドライバ集積回路チップ２００は、中央に内部回路２１０が配置されて内部回路の外郭の上辺に入力パッド(Input pad)２２０が配置されて、下辺に出力パッド(output pad)２３０が配置される。この外にもドライバ集積回路チップには電源供給ライン２５１、２５２及び電源パッド２４１a〜２４１ｄ、２４２a〜２４２ｄなどが配置されなければならない。
このようにドライバ集積回路チップに、内部回路、入力パッド及び出力パッド以外に、電源供給ラインと電源パッドなどをすべて設計する場合、ドライバ集積回路チップが実装されるパネルの大きさを大きくしなければならず、したがって、ガラスの効率を低下させる問題があった。
したがって、従来はソースドライバ集積回路チップ及びゲートドライバ集積回路チップを設計するにおいて、チップの電源ライン(Power line)と接地ライン(Ground line)が占める面積を小さくするために電源パッド(Power pad)と接地パッド(Ground pad)をドライバ集積回路チップの入力パッド(input pad)部分に配置するか、またはチップの左側または右側の側面(Ａ)部分に配置した。
このように電源パッド と接地パッド がドライバ集積回路チップの入力パッド(input pad)部分またはドライバ集積回路チップの側面(Ａ)部分に配置された時は、接着のために加える力がドライバ集積回路チップ角の４方向に対して均等でなければ回路が正常に動作しない問題がある。
すなわち、電源パッド及び接地パッドが入力パッド(input pad)の位置にだけ存在する場合、接着のために入力パッド部分に加えられる力が出力パッド部分に加えられる力より大きければ出力パッド部分の接着力が弱くなって画像不良が発生する。反対に出力パッド部分に加えられる力が入力パッド部分に加えられる力より大きければ電源パッド及び接地パッドの接着力が弱くなって画像ノイズや周波数不良などのさまざまな問題が発生する。
このように従来のソースドライバ集積回路チップ及びゲートドライバ集積回路チップでは、チップの一方向にだけ電源パッドと接地パッドが配置されることで、接着のためにチップに加えられる力がある一方向で不均等になる場合、画像不良や周波数不良などを発生させる問題があった。
本発明が解決しようとする技術的課題は、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶パネルの接着時の問題を最小化できるドライバ集積回路チップのパッド配置構造を提供することにある。
前記技術的課題をなすための本発明によるドライバ集積回路チップのパッド配置構造は、液晶表示パネルに実装されるドライバ集積回路チップのパッド配置構造において、前記ドライバ集積回路チップに第１電源(ＶＤＤ１)を供給するための第１電源パッド、前記ドライバ集積回路チップに第２電源ＶＳＳ１を供給するための第２電源パッド、前記ドライバ集積回路チップに第３電源ＶＤＤ２を供給するための第３電源パッド及び前記ドライバ集積回路チップに第４電源ＶＳＳ２を供給するための第４電源パッドを具備する電源パッド部が前記ドライバ集積回路チップの４ヶ所の角に配置されることを特徴とする。
本発明によるドライバ集積回路チップのパッド配置構造によれば、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶表示パネルの接着時にドライバ集積回路チップに加えられる力が均一ではない場合にも、ドライバ集積回路チップと液晶表示パネルとの接着性能を向上させることができる長所がある。
一般的な液晶ディスプレイの構造を概略的に示す図面である。 従来のＣＯＧ方式に実装されるドライバ集積回路チップのパッド配置構造を示す図面である。 本発明によるドライバ集積回路チップのパッド配置構造を示す図面である。
本発明の核心的なアイディアは、ドライバ集積回路チップ内部の電源パッドをチップ角の四つの方向に配置することで、ドライバ集積回路チップと液晶表示パネルの接着時の問題を最小化できるドライバ集積回路チップのパッド配置構造を提供することにある。
以下では本発明の具体的な実施例を、図面を参照して詳しく説明する。
図３は、本発明によるドライバ集積回路チップのパッド配置構造を示す図面である。
図３を参照すれば、本発明によるドライバ集積回路チップは、中央に内部回路３１０が配置されて、内部回路の外郭の上側面に入力パッド３２０が配置されて、下側面には出力パッド３３０が配置される。
但し、前記ドライバ集積回路チップの入力パッド部分または側面にだけ電源パッドが配置された従来のドライバ集積回路チップと異なり、本発明によるドライバ集積回路チップは、前記ドライバ集積回路チップの４ヶ所の角及び左側面と右側面に電源パッド部を具備する。
説明の便宜上前記ドライバ集積回路チップの４ヶ所の角に配置された電源パッド部３４１乃至３４４を角電源パッド部と称し、前記ドライバ集積回路チップの左側面と右側面に配置された電源パッド部を側面電源パッド部３４５、３４６と称する。
一方、前記電源パッド部には、電源を供給する電源供給ライン３５１乃至３５４が連結され、前記各電源供給ラインは、ライン-オン-ガラス(ＬＯＧ)方式でガラス基板上に接着される。
前記角電源パッド部３４１乃至３４４及び側面電源パッド部３４５、３４６は、前記ドライバ集積回路チップに第１電源ＶＤＤ１を供給するための第１電源パッド３４１a乃至３４６a、第２電源ＶＳＳ１を供給するための第２電源パッド３４１ｂ乃至３４６ｂ、第３電源ＶＤＤ２を供給するための第３電源パッド３４１ｃ乃至３４６ｃ及び第４電源ＶＳＳ２を供給するための第４電源パッド３４１ｄ乃至３４６ｄをそれぞれ具備する。
この時、前記第１電源ＶＤＤ１は、デジタル信号処理のための供給電源として使用されることができ、前記第２電源ＶＳＳ１は、デジタル信号処理のための接地電源として使用されることができる。また、前記第３電源ＶＤＤ２は、アナログ信号処理のための供給電源として使用されることができ、前記第４電源ＶＳＳ２は、アナログ信号処理のための接地電源として使用されることができる。
前記ドライバ集積回路チップの左側上面に配置された角電源パッド部３４１は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した左側の側面電源パッド部３４５と連結される。この時、前記角電源パッド部３４１の第１電源パッド３４１ａと側面電源パッド部３４５の第１電源パッド３４５ａは、第１電源パッド連結ライン３６１ａによって連結され、前記角電源パッド部３４１の第２電源パッド３４１ｂと側面電源パッド部３４５の第２電源パッド３４５ｂは第２電源パッド連結ライン３６１ｂによって連結される。
一方、前記ドライバ集積回路チップの左側下面に配置された角電源パッド部３４３は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した左側の側面電源パッド部３４５と連結される。この時、前記角電源パッド部３４３の第３電源パッド３４３ｃと側面電源パッド部３４５の第３電源パッド３４５cは、第３電源パッド連結ライン３６１ｃによって連結され、前記角電源パッド部３４３の第４電源パッド３４３dと側面電源パッド部３４５の第４電源パッド３４５dは第４電源パッド連結ライン３６１ｄによって連結される。
前記第１電源パッド連結ライン３６１aと第２電源パッド連結ライン３６１ｂ及び第３電源パッド連結ライン３６１ｃと第４電源パッド連結ライン３６１ｄは、前記ドライバ集積回路チップの上をバイパスしてライン-オン-ガラス(ＬＯＧ)方式でガラス基板に実装されるか、または前記ドライバ集積回路チップ内部に形成されることができる。
一方、前記ドライバ集積回路チップの右側上面に配置された角電源パッド部３４２は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した右側の側面電源パッド部３４６と連結される。この時、前記角電源パッド部３４２の第１電源パッド３４２ａと側面電源パッド部３４６の第１電源パッド３４６ａは、第１電源パッド連結ライン３６２ａによって連結され、前記角電源パッド部３４２の第２電源パッド３４２ｂと側面電源パッド部３４６の第２電源パッド３４６ｂは、第２電源パッド連結ライン３６２ｂによって連結される。
また、前記ドライバ集積回路チップの右側下面に配置された角電源パッド部３４４は、ドライバ集積回路チップの側面に配置された側面電源パッド部３４５、３４６のうち近くに位置した右側の側面電源パッド部３４６と連結される。この時、前記角電源パッド部３４４の第３電源パッド３４４ｃと側面電源パッド部３４６の第３電源パッド３４６ｃは、第３電源パッド連結ライン３６２ｃによって連結され、前記角電源パッド部３４４の第４電源パッド３４４ｄと側面電源パッド部３４６の第４電源パッド３４６ｄは、第４電源パッド連結ライン３６２ｄによって連結される。
前記第１電源パッド連結ライン３６２a、第２電源パッド連結ライン３６２ｂ、第３電源パッド連結ライン３６２ｃ、及び第４電源パッド連結ライン３６２ｄは、前記ドライバ集積回路チップの上をバイパスして、ライン-オン-ガラス(ＬＯＧ)方式でガラス基板に実装されるか、または前記ドライバ集積回路チップ内部に形成されることができる。
すなわち、本発明によるドライバ集積回路チップのパッド配置構造によれば、ドライバ集積回路チップ内部の電源パッド部３４１〜３４６がドライバ集積回路チップ角の四つの方向及び左右側面に配置されて、前記電源パッド部内の第１電源パッド３４１a〜３４６ａ乃至第４電源パッド３４１ｄ〜３４６ｄを互いに連結するための第１電源パッド連結ライン３６１a、３６２ａ乃至第４電源パッド連結ライン３６１ｄ、３６２ｄがドライバ集積回路チップをバイパスして連結される。
前記ドライバ集積回路チップ角の四つの方向及び左右側面に配置された電源パッドがすべて液晶表示パネル上にＬＯＧで連結されることで、ドライバ集積回路チップと液晶表示パネルの接合時の問題点を最小化できる。
以上では、本発明に対する技術思想を添付図面と共に敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰でも本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
３１０ 内部回路
３２０ 入力パッド
３３０ 出力パッド
３４１乃至３４４ 角電源パッド部
３４５、３４６ 側面電源パッド部
３５１乃至３５４ 電源供給ライン
３４１a乃至３４６a 第１電源パッド
ＶＳＳ１ 第２電源
３４１ｂ乃至３４６ｂ 第２電源パッド
ＶＤＤ２ 第３電源
３４１ｃ乃至３４６ｃ 第３電源パッド
ＶＳＳ２ 第４電源
３４１ｄ乃至３４６ｄ 第４電源パッド

Claims (11)

  1. 上辺に入力パッドが配置されるとともに下辺に出力パッドが配置された液晶表示パネルに実装されるドライバ集積回路チップのパッド配置構造において、
    前記ドライバ集積回路チップに第１電源ＶＤＤ１を供給するための第１電源パッドと、
    前記ドライバ集積回路チップに第２電源ＶＳＳ１を供給するための第２電源パッドと、
    前記ドライバ集積回路チップに第３電源ＶＤＤ２を供給するための第３電源パッドと、
    前記ドライバ集積回路チップに第４電源ＶＳＳ２を供給するための第４電源パッドと、をそれぞれ具備する第１乃至第４電源パッド部を有し、
    前記第１電源パッド部は、前記入力パッドの長さ方向の延長線上で前記入力パッドの一側終端部と、前記入力パッドの一側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記入力パッドの一側終端部に隣接して配置され、
    前記第２電源パッド部は、前記入力パッドの長さ方向の延長線上で前記入力パッドの他側終端部と、前記入力パッドの他側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記入力パッドの他側終端部に隣接して配置され、
    前記第３電源パッド部は、前記出力パッドの長さ方向の延長線上で前記出力パッドの一側終端部と、前記出力パッドの一側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記出力パッドの一側終端部に隣接して配置され、
    前記第４電源パッド部は、前記出力パッドの長さ方向の延長線上で前記出力パッドの他側終端部と、前記出力パッドの他側終端部に対向する前記ドライバ集積回路チップの終端部との間のうちで前記出力パッドの他側終端部に隣接して配置されることを特徴とするドライバ集積回路チップのパッド配置構造。
  2. 前記ドライバ集積回路チップの左側面及び右側面のうちで少なくとも１ヶ所に前記第１乃至第４電源パッドを具備する側面電源パッド部がさらに配置されることを特徴とする請求項１に記載のドライバ集積回路チップのパッド配置構造。
  3. 前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部は、前記ドライバ集積回路チップの左側面または右側面に配置された前記側面電源パッド部のうちで前記少なくとも一つの電源パッド部から近くに位置した側面電源パッド部と互いに連結されていることを特徴とする請求項２に記載のドライバ集積回路チップのパッド配置構造。
  4. 前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部の前記第１電源パッド及び前記第２電源パッドと前記側面電源パッド部の前記第１電源パッド及び前記第２電源パッドとが、第１電源パッド連結ライン及び前記第２電源パッド連結ラインによって互いに連結されていることを特徴とする請求項３に記載のドライバ集積回路チップのパッド配置構造。
  5. 前記第１乃至第４電源パッド部のうち少なくとも一つの電源パッド部の前記第３電源パッド及び前記第４電源パッドと前記側面電源パッド部の前記第３電源パッド及び前記第４電源パッドとが、第３電源パッド連結ライン及び前記第４電源パッド連結ラインによって互いに連結されていることを特徴とする請求項４に記載のドライバ集積回路チップのパッド配置構造。
  6. 前記第１電源は、デジタル信号処理のための供給電源であり、
    前記第２電源は、デジタル信号処理のための接地電源であることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
  7. 前記第３電源は、アナログ信号処理のための供給電源であり、
    前記第４電源は、アナログ信号処理のための接地電源であることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
  8. 前記ドライバ集積回路チップは、前記液晶表示パネルにチップ-オン-ガラス(ＣＯＧ)方式で実装されることを特徴とする請求項４又は５に記載のドライバ集積回路チップのパッド配置構造。
  9. 請求項５に記載のパッド配置構造を備えたドライバ集積回路チップが実装されたことを特徴とする液晶表示パネル。
  10. 前記第１電源パッド連結ライン乃至前記第４電源パッド連結ラインは、前記ドライバ集積回路チップ上をバイパスして連結されていることを特徴とする請求項９に記載の液晶表示パネル。
  11. 前記第１電源パッド連結ライン乃至前記第４電源パッド連結ラインは、ライン-オン-ガラス(ＬＯＧ)方式で連結されることを特徴とする請求項１０に記載の液晶表示パネル。
JP2011513409A 2008-06-16 2009-05-22 ドライバ集積回路チップのパッド配置構造 Active JP5511802B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0056179 2008-06-16
KR1020080056179A KR100992415B1 (ko) 2008-06-16 2008-06-16 드라이버 집적회로 칩의 패드 배치 구조
PCT/KR2009/002692 WO2009154354A2 (ko) 2008-06-16 2009-05-22 드라이버 집적회로 칩의 패드 배치 구조

Publications (2)

Publication Number Publication Date
JP2011524544A JP2011524544A (ja) 2011-09-01
JP5511802B2 true JP5511802B2 (ja) 2014-06-04

Family

ID=41434522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011513409A Active JP5511802B2 (ja) 2008-06-16 2009-05-22 ドライバ集積回路チップのパッド配置構造

Country Status (7)

Country Link
US (1) US8541888B2 (ja)
EP (1) EP2302446A4 (ja)
JP (1) JP5511802B2 (ja)
KR (1) KR100992415B1 (ja)
CN (1) CN102057320B (ja)
TW (1) TWI400518B (ja)
WO (1) WO2009154354A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367090B1 (ko) * 2011-12-28 2014-02-25 주식회사 실리콘웍스 소스드라이버 집적회로 및 상기 소스드라이버 집적회로를 구비하는 디스플레이 장치
KR101922023B1 (ko) 2012-02-20 2018-11-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20150007492A (ko) 2013-07-11 2015-01-21 삼성디스플레이 주식회사 디스플레이 장치 및 이를 구비하는 전자 기기
US9639214B2 (en) * 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
KR102115475B1 (ko) 2013-09-27 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 일체형 구동 장치
KR102360171B1 (ko) * 2015-04-24 2022-02-07 주식회사 엘엑스세미콘 구동 드라이버
US9608681B1 (en) 2015-09-29 2017-03-28 Silicon Laboratories Inc. Output driver architecture with low spur noise
KR102563847B1 (ko) * 2018-07-19 2023-08-04 주식회사 엘엑스세미콘 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치
KR102540732B1 (ko) 2018-07-20 2023-06-08 주식회사 엘엑스세미콘 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치
CN110221462B (zh) * 2019-06-19 2024-05-17 深圳天德钰科技股份有限公司 显示面板、驱动器及软性电路板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994163B2 (ja) 1993-01-28 1999-12-27 シャープ株式会社 平面型表示装置
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
US6323930B1 (en) * 1996-09-20 2001-11-27 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JPH1195241A (ja) * 1997-09-17 1999-04-09 Citizen Watch Co Ltd 液晶表示装置
JPH1195243A (ja) * 1997-09-22 1999-04-09 Citizen Watch Co Ltd 液晶表示装置の電極駆動ｉｃ
JPH11109309A (ja) * 1997-10-01 1999-04-23 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP4112675B2 (ja) 1998-04-10 2008-07-02 シチズンホールディングス株式会社 液晶駆動ｉｃ、液晶駆動ｉｃ用基板、及びそれらを用いた液晶駆動装置
JP2002328390A (ja) * 2001-02-23 2002-11-15 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
KR100531590B1 (ko) * 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
JP4004994B2 (ja) * 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
KR20060034034A (ko) 2004-10-18 2006-04-21 삼성전자주식회사 구동칩 및 이를 갖는 표시장치
KR100632807B1 (ko) * 2004-11-26 2006-10-16 삼성전자주식회사 반도체 칩 및 그를 포함하는 탭 패키지
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP2007227579A (ja) 2006-02-23 2007-09-06 Hitachi Displays Ltd 表示装置
KR20080000369A (ko) 2006-06-27 2008-01-02 삼성전자주식회사 액정 디스플레이 장치용 패드 및 액정 디스플레이 장치

Also Published As

Publication number Publication date
WO2009154354A2 (ko) 2009-12-23
TWI400518B (zh) 2013-07-01
CN102057320A (zh) 2011-05-11
EP2302446A4 (en) 2012-08-08
EP2302446A2 (en) 2011-03-30
KR20090130507A (ko) 2009-12-24
TW201000997A (en) 2010-01-01
WO2009154354A3 (ko) 2010-02-11
CN102057320B (zh) 2013-07-03
US20110089576A1 (en) 2011-04-21
JP2011524544A (ja) 2011-09-01
US8541888B2 (en) 2013-09-24
KR100992415B1 (ko) 2010-11-05

Similar Documents

Publication Publication Date Title
JP2011524544A (ja) ドライバ集積回路チップのパッド配置構造
CN100392485C (zh) 电光装置及电子设备
US6025901A (en) Liquid crystal display device and method for producing the same
CN102141709B (zh) 具有面板内栅极结构的液晶显示设备
KR20030026861A (ko) 표시장치
CN100417994C (zh) 显示装置
US9118324B2 (en) Driver IC chip and pad layout method thereof
JPWO2007135893A1 (ja) 表示装置
CN1987573A (zh) 液晶显示器件及其制造方法
US8373837B2 (en) Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same
CN110703519A (zh) 显示装置
KR101298156B1 (ko) 드라이버 집적회로 칩
JP3845551B2 (ja) 電極駆動装置及び電子機器
TWI734062B (zh) 顯示面板以及電子裝置
KR101119729B1 (ko) 액정표시장치
US20020145696A1 (en) Driving integrated circuit unit for a liquid crystal display device
US20190162994A1 (en) Electronic device
JP2003100982A (ja) 半導体チップの実装構造及びその構造を使用した液晶表示装置
CN117835781A (zh) 显示面板和显示装置
WO2023216296A1 (zh) 一种驱动电路及显示装置
CN101989009B (zh) 液晶显示装置
WO2023103052A1 (zh) 阵列基板与显示装置
TWI857791B (zh) 電路基板
JPH0962199A (ja) 液晶表示装置
JP4289281B2 (ja) 半導体装置、実装構造体、電気光学装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5511802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250