JP5518355B2 - 導電体基板、導電体基板の製造方法、デバイス及び電子機器 - Google Patents

Description

本発明は、導電体基板、導電体基板の製造方法、デバイス及び電子機器に関する。

近年、液晶表示パネルの大型化および小型携帯化へのニーズが高くなっている。これを実現するためには、表示素子の低消費電力化が必要となり、可視光線透過率が高く、かつ抵抗値が低い透明電極の適用が不可欠になる。特に、最近開発されつつある有機エレクトロルミネッセンス素子は、自発光タイプであり、小型携帯端末への適用においては有効であるが、電流駆動で消費電力が大きいという問題点がある。また、現在、市場に広まりつつあるプラズマディスプレイパネル（ＰＤＰ）、および次世代のディスプレイとして開発されつつあるフィールドエミッションディスプレイ（ＦＥＤ）は、高消費電力な構造であるという問題点がある。これらの点から、透明導電性薄膜の低抵抗化への期待は大きい。

透明導電性薄膜の代表例は、スズをドープした酸化インジウムからなるインジウム・ティン・オキサイド膜（以下、ＩＴＯ膜という）である。ＩＴＯ膜は透明性に優れ、高い導電性を有するものの、Ｉｎの地殻含有率が５０ｐｐｂと少なく、資源の枯渇とともに原料のコストが上昇してしまうという欠点がある。

ＩＴＯに代わる透明導電材料として、耐薬品性および耐久性を兼ね備えた二酸化チタン（ＴｉＯ_２）が注目されている（例えば下記非特許文献１）。下記特許文献１には、基板上に、アナターゼ型結晶構造を有するＭ：ＴｉＯ_２（ＭはＮｂ、Ｔａなど）からなる金属酸化物層を成膜して透明伝導体を得る方法が提案されている。ここでは、エピタキシャル成長により成膜した、アナターゼ型結晶構造を有するＭ：ＴｉＯ_２の単結晶薄膜（固溶体）が、透明性を維持しつつ電気伝導度を著しく向上させることが示されている。

これとは別に、近年、Ｔａをドープさせた酸化スズ系の透明導電体の薄膜を単結晶の基板上で成長させて形成することにより、低抵抗化を実現させた透明導電体が発見された。この発見を機に、酸化スズ系の透明導電体が再び脚光を浴びている。

応用物理 第７３巻第５号（２００４）５８７項〜５９２項

しかしながら、酸化スズ系の薄膜を成長させるための単結晶基板は非常に高価であるため、製品として実現させる上で大きな問題となっている。

以上のような事情に鑑み、本発明の目的は、低コストで低抵抗化を実現可能な導電体基板、導電体基板の製造方法、デバイス及び電子機器を提供することにある。

本発明に係る導電体基板は、基板と、前記基板上に設けられ、結晶成長を制御するシード層と、前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層とを備え、前記シード層は、アナターゼＴｉＯ _２ を含み、前記導電層の結晶構造は、（２００）軸方向に成長した結晶構造であることを特徴とする。
本発明に係る導電体基板は、基板と、前記基板上に設けられ、結晶成長を制御するシード層と、前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層とを備え、前記シード層は、結晶構造としてルチル構造を有する物質を含むことを特徴とする。

本発明によれば、基板と、当該基板上に設けられ結晶成長を制御するシード層と、シード層上に設けられ酸化スズ系透明導電体の結晶からなる導電層とを備えることとしたので、シード層上の酸化スズ系透明導電体の結晶は、結晶配向が制御された状態で形成されることになる。このため、酸化スズ系透明導電体を低抵抗化させることが可能である。加えて、シード層上に酸化スズ系透明導電体の結晶を成長させることとしたので、単結晶基板を用いる必要が無く、コスト低減を図ることができる。これにより、低コストで低抵抗化を実現可能な導電体基板を得ることができる。

上記の導電体基板は、前記基板は、非晶質基板であることを特徴とする。
本発明によれば、基板として非晶質基板を用いることにより、低コスト化が可能となる。

上記の導電体基板は、前記基板は、ガラス基板であることを特徴とする。
本発明によれば、基板としてガラス基板を用いることにより、低コスト化が可能となる。加えて、ガラス基板上に導電体を形成して用いる製品に対して幅広く適用させることができる。

上記の導電体基板は、前記シード層は、アナターゼＴｉＯ_２を含むことを特徴とする。
本発明によれば、シード層がアナターゼＴｉＯ_２を含むこととしたので、酸化スズ系透明導電体の結晶を（２００）軸方向に優先させて成長させることができる。当該（２００）軸方向に成長させた結晶を用いる導電体は導電性に優れていることが知られている。本発明では、シード層を用いることにより導電性に優れた結晶を得ることができる。

上記の導電体基板は、前記アナターゼＴｉＯ_２は、Ｎｂ及びＴａの少なくとも一方がドープされていることを特徴とする。
本発明によれば、アナターゼＴｉＯ_２にＮｂ及びＴａの少なくとも一方がドープされていることにより、（２００）軸方向への結晶の優先成長を促進させることができる。

上記の導電体基板は、前記シード層は、結晶構造としてルチル構造を有する物質を含むことを特徴とする。
本発明によれば、シード層が結晶構造としてルチル構造を有する物質を含むこととしたので、当該シード層上に形成される酸化スズ系透明導電体の結晶の結晶性を向上させることができる。これにより、低抵抗の導電体を得ることができる。

上記の導電体基板は、前記物質は、ＴｉＯ_２及びＮｂＯ_２のうち少なくとも１つであることを特徴とする。
本発明によれば、ルチル構造を有する物質として、ＴｉＯ_２及びＮｂＯ_２のうち少なくとも１つを用いることとしたので、低抵抗の導電体を容易に得ることができる。

本発明に係る導電体基板の製造方法は、基板上に結晶成長を制御するシード層を形成するシード層形成ステップと、前記シード層上に酸化スズ系透明導電体の結晶を成長させる結晶成長ステップとを含み、前記シード層形成ステップは、前記シード層としてアナターゼＴｉＯ_２を含む層を形成し、前記結晶成長ステップは、導電層の結晶構造を、（２００）軸方向に成長した結晶構造とすることを特徴とする。
本発明に係る導電体基板の製造方法は、基板上に結晶成長を制御するシード層を形成するシード層形成ステップと、前記シード層上に酸化スズ系透明導電体の結晶を成長させる結晶成長ステップとを含み、前記シード層形成ステップは、前記シード層として結晶構造がルチル構造である物質を含む層を形成することを特徴とする。

本発明によれば、基板上に結晶成長を制御するシード層を形成し、シード層上に酸化スズ系透明導電体の結晶を成長させることとしたので、シード層によって結晶成長が制御されつつ結晶性の高い酸化スズ系透明導電体の層を形成することができる。加えて、シード層上に酸化スズ系透明導電体の結晶を成長させることとしたので、単結晶基板を用いる必要が無く、コスト低減を図ることができる。これにより、低コストで低抵抗の導電体基板を製造することができる。

上記の導電体基板の製造方法は、前記シード層形成ステップは、パルスレーザ堆積法及びスパッタリング法のいずれかを用いて前記シード層を形成することを特徴とする。
本発明によれば、シード層形成ステップにおいて、パルスレーザ堆積法及びスパッタリング法のいずれかを用いてシード層を形成することとしたので、シード層を容易に形成することができる。

上記の導電体基板の製造方法は、前記基板として、非晶質基板を用いることを特徴とする。
本発明によれば、基板として非晶質基板を用いることとしたので、低コストで導電体基板を製造することができる。

上記の導電体基板の製造方法は、前記基板として、ガラス基板を用いることを特徴とする。

本発明によれば、基板としてガラス基板を用いることとしたので、低コストで導電体基板を製造することができる。

上記の導電体基板の製造方法は、前記シード層形成ステップは、前記シード層としてアナターゼＴｉＯ_２を含む層を形成することを特徴とする。
本発明によれば、シード層形成ステップにおいて、シード層としてアナターゼＴｉＯ_２を含む層を形成することとしたので、酸化スズ系透明導電体の結晶を（２００）軸方向に優先させて成長させることができる。当該（２００）軸方向に成長させた結晶を用いる導電体は導電性に優れていることが知られている。本発明では、シード層を用いることにより導電性に優れた結晶を得ることができる。

上記の導電体基板の製造方法は、前記シード層形成ステップは、前記アナターゼＴｉＯ_２にＮｂ及びＴａの少なくとも一方をドープさせることを特徴とする。
本発明によれば、シード層形成ステップにおいて、アナターゼＴｉＯ_２にＮｂ及びＴａの少なくとも一方をドープさせることとしたので、（２００）軸方向への結晶の優先成長を促進させることができる。

上記の導電体基板の製造方法は、前記シード層形成ステップは、前記シード層として、結晶構造がルチル構造である物質を含む層を形成することを特徴とする。
本発明によれば、シード層形成ステップにおいて、シード層として結晶構造がルチル構造である物質を含む層を形成することとしたので、当該シード層上に形成される酸化スズ系透明導電体の結晶の結晶性を向上させることができる。これにより、低抵抗の導電体を得ることができる。

上記の半導体基板の製造方法は、前記物質として、ＴｉＯ_２、ＮｂＯ_２及びＭｇＦ_２のうち少なくとも１つを用いることを特徴とする。
本発明によれば、結晶構造がルチル構造である物質として、ＴｉＯ_２、ＮｂＯ_２及びＭｇＦ_２のうち少なくとも１つを用いることとしたので、低抵抗の導電体を容易に得ることができる。

本発明に係るデバイスは、上記の導電体基板を備えることを特徴とする。
本発明によれば、低コストで低抵抗化を実現させた導電体基板を備えることとしたので、電気特性の高いデバイスを低コストで得ることができる。

本発明に係る電子機器は、上記のデバイスを備えることを特徴とする。
本発明によれば、電気特性が高く低コストのデバイスを備えることとしたので、良質の電子機器を安価で提供することができる。

本発明によれば、低コストで低抵抗化が実現可能となる。

本発明の実施の形態に係る導電体基板を示す概略図。 パルスレーザ装置の構成を示す模式図。 本発明の実施例に係る結果を示す図。 同、結果図。 同、結果図。 同、結果図。

以下、本発明の実施の形態について詳細に説明する。
図１は導電体基板１の構成を示す断面図である。
同図に示すように、導電体基板１は、基板１１、シード層１２及び導電層１３を有している。

基板１１は、例えばガラスなどの非晶質材料からなる基板である。基板１１としては、この他、例えば単結晶材料、多結晶材料、またはアモルファス材料でもよく、これらの結晶状態が混在する材料でもよい。具体例としては、チタン酸ストロンチウム（ＳｒＴｉＯ３）の単結晶または多結晶からなる基板、ペロブスカイト型結晶構造またはそれと類似構造を有する岩塩型結晶からなる単結晶基板または多結晶基板、水晶基板、ノンアルカリガラス（例えば旭硝子社製、製品名：ＡＮ１００）等のガラス基板、プラスチック基板、表面に熱酸化膜が形成されたシリコン基板（熱酸化Ｓｉ基板）等の半導体基板等が挙げられる。これらは、本発明の効果を損なわない範囲でドーパント、不純物などが含まれていてもよい。本発明における基板１１の形状は特に限定されない。例えば板状の基板１１であってもよく、プラスチックフィルム等のフィルム状であってもよい。

基板１１の厚さは特に限定されない。基板１１の透明性が要求される場合には例えば１ｍｍ以下が好ましい。板状の基板において機械的強度が求められ、透過率を多少犠牲にしてもよい場合であれば、１ｍｍより厚くてもよい。基板１１の厚さは、例えば０．２〜１ｍｍが好ましい。

基板１１は、必要に応じて研磨したものを用いることができる。ＳｒＴｉＯ_３基板等の結晶性を有する基板は、研磨して用いることが好ましい。例えば研磨材としてダイヤモンドスラリーを使用して機械研磨する。該機械研磨では、使用するダイヤモンドスラリーの粒径を徐々に微細化してゆき、最後に粒径約０．５μmのダイヤモンドスラリーで鏡面研磨することが好ましい。その後、更にコロイダルシリカを用いて研磨することにより、表面粗さの二乗平均粗さ（rms）が１０Å（１ｎｍ）以下となるまで平坦化させてもよい。

シード層１２を形成する前に、基板１１を前処理してもよい。該前処理は例えば以下の手順で行うことができる。まず基板をアセトン、エタノール等により洗浄する。次に、基板を高純度塩酸（例えば、ＥＬグレード、濃度３６質量％、関東化学社製）中に２分間浸す。次に、基板を純水中に移して塩酸等をすすぐ。次に、基板を新たな純水中に移し、ここで超音波洗浄を５分間行う。次に、基板を純水中から取り出し、窒素ガスを基板表面に吹き付けて水分を基板表面から除去する。これらの処理は例えば室温で行う。これらの処理により、基板表面から酸化物、有機物等が除去されると考えられる。上記の例では塩酸を使用したが、これに代えて王水、フッ酸等の酸を使用してもよい。また、酸による処理は室温下で行ってもよいし、加熱した酸を使用してもよい。

シード層１２は、基板１１上に設けられており、結晶成長を制御する層である。シード層１２は、例えばアナターゼＴｉＯ_２を含む層として形成されている。シード層１２がアナターゼＴｉＯ_２を含むことにより、導電層の結晶を（２００）軸方向に優先させて成長させることができる。当該（２００）軸方向に成長させた結晶を用いる導電層は導電性に優れていることが知られている。アナターゼＴｉＯ_２は、Ｎｂ及びＴａの少なくとも一方がドープされていることが好ましい。これにより、（２００）軸方向への結晶の優先成長を促進されることとなる。

また、シード層１２として、結晶構造がルチル構造である物質を含む層を用いても構わない。シード層１２が結晶構造としてルチル構造を有する物質を含むことにより、当該シード層１２上に形成される導電層１３の結晶の結晶性が向上することとなる。このような物質として、例えばＴｉＯ_２及びＮｂＯ_２のうち少なくとも１つを用いることが好ましい。また、これらの物質の他に、Ｆ：ＳｎＯ_２や軽ＴａドープＳｎＯ_２、ＭｇＦ_２などを用いることができる。

導電層１３は、例えば酸化スズ系の導電体からなる透明導電層である。本実施形態では、導電層１３は基板１１上に直接形成されているのではなく、シード層１２上に形成されている。シード層１２として、例えばアナターゼＴｉＯ_２を含む層が形成されている場合、導電層１３の結晶構造は（２００）軸方向に成長した結晶構造となる。このため、導電性に優れた低抵抗の導電層１３となる。また、シード層１２として、例えば結晶構造がルチル構造である物質を含む層が形成されている場合、導電層１３は結晶性の高い層となる。このため、やはり導電性に優れた低抵抗の導電層１３となる。

次に、上記のように構成された導電体基板１の製造方法を説明する。
導電体基板１は、基板１１上に結晶成長を制御するシード層１２を形成するシード層形成ステップと、シード層１２上に酸化スズ系透明導電体の結晶を成長させ、導電層１３を形成する結晶成長ステップとを経て製造される。

シード層形成ステップでは、例えばパルスレーザ堆積（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ）法、スパッタリング法等の物理気相蒸着（ＰＶＤ）法を用いてシード層１２を形成しても良いし、例えばＭＯＣＶＤ法等の化学気相蒸着（ＣＶＤ）法、ゾルゲル法、化学溶液法等の溶液からの合成プロセスによる成膜法を用いてシード層１２を形成しても構わない。

特にＰＬＤ法は良好な膜状態が得られ易い点で好ましく、スパッタリング法は、基板の結晶性に関わらず成膜しやすい点で好ましい。ここでは、ＰＬＤ法により基板１１上にアナターゼＴｉＯ_２を含むシード層１２を形成する方法について説明する。

図２は本方法に好適に用いられるＰＬＤ装置３０の例を示した概略構成図である。このＰＬＤ装置３０は、チャンバ３１内に、基板１１とターゲット３９とが対向して、かつ対向面が互いにほぼ平行となるように配置されるようになっている。チャンバ３１は、適切な真空度を維持すると共に、外部からの不純物混入を防止することにより、高品質な薄膜を作製できるようになっている。

基板１１は、図示しないモーターにより、基板１１の表面に垂直な回転軸３５を中心に回転可能となっている。またターゲット３９も、図示しないモーターにより、その表面３９ａに垂直な回転軸３８を中心に回転可能となっている。

チャンバ３１内には、基板１１を加熱するための赤外線ランプ３６が設置されている。
基板１１の温度は窓３１ｂを介して、チャンバ３１外部に設置された放射温度計３７によってモニターされており、常に一定温度となるように制御されている。

チャンバ３１の外部にはガス供給部４４が設けられており、酸素ガスの流量を調節するための酸素ガス流量調整弁４５を介して、チャンバ３１内へ酸素ガスを注入できるようになっている。また減圧下における製膜を実現するため、チャンバ３１にはターボ分子ポンプ４２および圧力弁４３が連結されている。チャンバ３１内の圧力は、酸素ガス流量調整弁４５および圧力弁４３を用い、例えば、酸素分圧が１×１０^−５〜１×１０^−４Ｔｏｒｒ（１．３３×１０^−３Ｐａ〜１．３３×１０^−２Ｐａ）となるように制御される。なお、ターボ分子ポンプ４２には、油回転ポンプ４０と逆流防止弁４１が連結されており、ターボ分子ポンプ４２の排気側の圧力は常に１０−３ｔｏｒｒ（１．３３×１０^−１Ｐａ）以下に保たれる。
チャンバ３１の外部には光発振器３２が設けられており、該光発振器３２により発振されたパルスレーザ光が、照射位置を調節するための反射鏡３３、スポット径を制御するためのレンズ３４、およびチャンバ３１の窓３１ａを介して、ターゲット３９の基板１１と対向する表面３９ａに入射されるようになっている。光発振器３２は、上記パルスレーザ光として、例えばパルス周波数が１〜１０Ｈｚであり、レーザフルエンス（レーザパワー）が１〜２Ｊ／ｃｍ2であり、波長が２４８ｎｍであるＫｒＦエキシマレーザを発振する。発振されたパルスレーザ光は、反射鏡３３およびレンズ３４により焦点位置がターゲット３９近傍となるようにスポット調整され、ターゲット３９の表面３９ａに対して約４５°の角度で入射される。

ターゲット３９は、例えばＮｂを６原子％含むようなＮｂ：ＴｉＯ２焼結体で構成される。該Ｎｂ：ＴｉＯ２はドーパント（Ｍ）がＮｂの例である。ドーパント（Ｍ）は、上記に挙げた本発明におけるドーパントのいずれでもよく、複数種類の金属を併用してもよい。

例えばＮｂ：ＴｉＯ２焼結体は、所望の原子比となるように秤量されたＴｉＯ２とＮｂ２Ｏ５との各粉末を混合し、該混合した粉末を加熱成形することにより作製できる。なお、ターゲットの組成は膜の組成とほぼ同等となる。
ＰＬＤ装置３０を用いてシード層１２を形成するには、まず、基板１１をチャンバ３１内に設置する。次に、基板表面の不純物を取り除き、原子レベルで平坦な表面を出すため、酸素分圧１０^−５Ｔｏｒｒ（１．３３×１０^−３Ｐａ）、基板温度５００℃の条件下で前処理アニールを行ってもよい。該前処理アニールは、例えば１時間以上行うことが好ましい。

次に、チャンバ内の酸素分圧を１×１０^−５〜１×１０^−４Ｔｏｒｒ（１．３３×１０^−３Ｐａ〜１．３３×１０^−２Ｐａ）程度に保ちつつ、基板温度を所定の温度に設定し、基板１１を回転駆動させる。またターゲット３９を回転駆動させつつ、上記パルスレーザ光を断続的に照射することにより、ターゲット３９表面の温度を急激に上昇させ、アブレーションプラズマを発生させる。このアブレーションプラズマ中に含まれるＴｉ原子、Ｎｂ原子、Ｏ原子は、チャンバ３１中の酸素ガスとの衝突反応等を繰り返しながら状態を徐々に変化させて基板１１へ移動する。そして基板１１へ到達したＴｉ原子、Ｎｂ原子、Ｏ原子を含む粒子は、そのまま基板１１の表面に拡散し、薄膜化される。こうして基板１１上にシード層１２が形成される。

以下、第２の例として、スパッタリング法により基板１１上にシード層１２を形成する方法について説明する。
スパッタリング装置は公知のものを適宜使用できる。例えば反応性ＤＣマグネトロンスパッタリング装置を使用できる。

まず、スパッタリング装置の真空槽内に、ターゲットおよび基板１１をセットする。基板１１はターゲットの表面に対向するようにセットされる。ターゲット裏面側には磁石が配置されている。ターゲットとしては、例えばＮｂを６原子％含有するＴｉ−Ｎｂ合金等、所定量のドーパントを含むチタン合金を用いることができる。またはＮｂ：ＴｉＯ２焼結体等の金属酸化物をターゲットとして用いてもよい。ドーパントは、上記に挙げた本発明におけるドーパントのいずれでもよく、複数種類の金属を併用してもよい。なお、ターゲットにおけるドーパントの含有率は、膜におけるドーパントの含有率とほぼ同等となる。

ターゲットにおけるドーパントの含有量は、チタン原子（Ｔｉ）とドーパントの金属原子（Ｍ）との合計量を１００原子％とすると、０原子％超かつ５０原子％以下が好ましい。５０原子％より大きくなると、アニール後の金属酸化物層１２において母物質であるＴｉＯ２の特性が小さくなってしまう。より好ましくは２０原子％以下、特に１０原子％以下である。一方、アニール後の金属酸化物層１２における高透明性と低抵抗を良好に両立させるうえで、ターゲットにおけるドーパントの含有量は１原子％以上がより好ましい。

次いで、真空チャンバ内をポンプで５×１０^−４Ｐａ以下まで排気した後、スパッタリングガスとしてＯ２ガスおよび不活性ガスを導入し、所定のスパッタ圧力に調整する。スパッタ圧力は０．１〜５．０Ｐａ程度が好ましい。不活性ガスとしては、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅから選ばれる１種または２種以上を使用できる。スパッタリングガスにおけるＯ_２／（不活性ガス＋Ｏ２）の割合（体積基準）が０．００１〜３０ｖｏｌ％となるように導入量を調整することが好ましい。

続いて、スパッタ圧力を維持しつつ、ターゲット裏面の磁石により所定強度の磁場を発生させるとともに、ターゲットに所定の電圧を印加して、基板上にシード層１２を成膜する。

いずれの成膜方法においても、基板１１上にシード層１２を成膜する際の基板温度は、高すぎると前駆体層中にルチル型結晶が生成されるため好ましくない。したがって基板温度の上限は６００℃以下が好ましく、より低抵抗の金属酸化物層を得るためには室温以下が好ましい。室温以下で成膜するとシード層１２はアモルファス状態となる。該基板温度の下限値は、成膜可能な温度であればよく特に限定されない。例えば７７Ｋ（約−１９６℃）以上である。

なお成膜時の基板温度における「室温」とは、基板を非加熱で成膜する際に基板温度がとり得る温度範囲として、ＰＬＤ法では２５〜１００℃程度であり、スパッタ法では２５〜８０℃程度である。金属酸化物層１２の抵抗をより低くするうえで、成膜時の基板温度が例えば２５〜５０℃程度に保たれるよう、必要に応じて冷却することがより好ましい。

本実施形態ではシード層１２を還元雰囲気下でアニール（以下、ポストアニールということもある。）する工程を経て、導電体としての金属酸化物層１２を形成する。

本発明における還元雰囲気とは、雰囲気中における酸化性ガスの分圧が０．２×１０^５Ｐａ以下であることをいう。該酸化性ガスとは、アニール工程においてシード層１２に酸素を与え得る気体を意味し、具体例としてはＯ_２、Ｏ_３、ＮＯ、ＮＯ_２、Ｈ_２Ｏ等が挙げられる。雰囲気中に酸化性ガスが２種以上含まれる場合は、それらの分圧の合計が上記の範囲内であればよい。還元雰囲気中における酸化性ガスの分圧は、１×１０^４Ｐａ以下が好ましく、１０Ｐａ以下がより好ましい。１×１０^−８Ｐａ程度が最も好ましい。酸化性ガスの分圧の値が小さいほど、より低抵抗の金属酸化物層１２を得ることができる。

また、金属酸化物層１２をより低抵抗化するうえで、還元雰囲気中にＨ２および／またはＣＯを存在させることが好ましく、プラズマ状態のＨ２を存在させることがより好ましい。

したがって、アニール雰囲気を一旦真空状態にした後、水素（Ｈ２）を導入してアニールを行うことが好ましい。ここでの真空状態は、雰囲気圧力が例えば１０^３〜１０^−８Ｐａの範囲であることが好ましい。

本発明におけるアニールとは、シード層１２を所定の温度（アニール温度）まで上昇させた後、温度を下げる操作をいう。本実施形態のように基板１１上にシード層１２が形成されている場合は、アニール温度として基板温度を適用することができる。

アニール温度は、シード層１２の結晶化温度よりも高い温度が好ましい。例えばドーパントが添加されていないＴｉＯ２の結晶化温度は約４００℃であり、ドーパントが添加されると該結晶化温度は低下する傾向がある。したがって、金属酸化物層１２の抵抗を良好に低下させるうえで好ましいアニール温度は、ドーパントの種類にもよるが、３００℃以上が好ましい。またアニール温度が高すぎるとアニール工程においてアナターゼ型の結晶構造がこわれるおそれがあるため、９００℃以下が好ましい。基板１１の耐熱性、エネルギー削減、昇温時間の短縮等の点からはアニール温度が低い方が望ましい。アニール温度のより好ましい範囲は３５０〜８５０℃であり、３５０〜８００℃がさらに好ましい。

所定のアニール温度に保持する時間（アニール時間）は特に制限されない。アニール後に所望の特性が得られればよく、例えば１〜１２０分の範囲内で設定できる。その他の条件にもよるが、アニール時間は例えば１〜６０分が好ましい。

上記のように基板１１上にシード層１２を形成した後、結晶成長ステップを行う。結晶成長ステップでは、シード層１２上に酸化スズ系透明導電体の結晶を成長させて導電層１３を形成する。本実施形態では、酸化スズ系透明導電体として、例えばＴａをドープさせたＳｎＯ_２を用いる。導電層１３の形成方法としては、上記のシード層１２の形成方法と同様に、例えばパルスレーザ堆積法、スパッタリング法等の物理気相蒸着（ＰＶＤ）法や、ＭＯＣＶＤ法等の化学気相蒸着（ＣＶＤ）法、ゾルゲル法、化学溶液法等の溶液からの合成プロセスによる成膜法を用いて形成することができる。アナターゼＴｉＯ_２を含むシード層１２上に導電層１３を成長させるため、導電層１３の結晶は（２００）軸方向に成長することになる。

以上のように、本実施形態によれば、基板１１上に結晶成長を制御するシード層１２を形成し、シード層１２上に酸化スズ系透明導電体からなる導電層１３の結晶を成長させることとしたので、シード層１２によって結晶成長が制御されつつ結晶性の高い酸化スズ系透明導電体の導電層１３を形成することができる。加えて、シード層１２上に酸化スズ系透明導電体の結晶を成長させることとしたので、単結晶基板を用いる必要が無く、コスト低減を図ることができる。これにより、低コストで低抵抗の導電体基板１を製造することができる。

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態においては、アナターゼＴｉＯ_２を含むシード層１２をＰＬＤ法によって形成する例を挙げて説明したが、これに限られることは無く、例えば結晶構造がルチル構造の上記各物質についても同様にして形成することができる。

本発明の導電体基板１は適用範囲が広く、銅酸化物系の高温超電導体薄膜をテープ基板上に形成するための中間層の作製や、非晶質基板上への発光ダイオード、半導体レーザなどの薄膜デバイス形成などに用いることができる。また、透明導電体薄膜を用いた非晶質基板上への透明回路としても用いることができる。

例えばガラスやプラスチック基板上への薄膜を形成することにより、一層のコストダウンを見込むことができる。例えば銅酸化物系の高温超電導体線材などに用いる場合、低コスト化によって得られる利益は大きいといえる。コストダウンに加えて、ガラスやプラスチック基板上での高機能薄膜デバイスを形成することができる。例えば酸化亜鉛系の発光ダイオードなどを形成することができ、更にはフレキシブルデバイスを実現させることができる。

上記のほかにも、例えばフラットパネルディスプレイ、太陽電池、タッチパネルなどの透明電極へ適用が考えられる。また、反射防止膜に用いられる電磁波の遮蔽、静電気により埃がつかないようにするフィルム、帯電防止膜、熱線反射ガラス、紫外線反射ガラスへ適用も考えられる。ＳｉＯ２からなる層とＮｂをドープしたＴｉＯ２層とからなる多層膜を作製すれば反射防止膜としても適用できる。

用途の例として、色素増感太陽電池の電極；ディスプレイパネル、有機ＥＬパネル、発光素子、発光ダイオード（ＬＥＤ）、白色ＬＥＤやレーザの透明電極；面発光レーザの透明電極；照明装置；通信装置；特定の波長範囲だけ光を通すというアプリケーションも考えられる。

さらに具体的な用途として次のものを挙げることができる。液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）における透明導電膜；カラーフィルタ部における透明導電性膜；ＥＬ（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイにおける透明導電性膜；プラズマディスプレイ（ＰＤＰ）における透明導電膜；ＰＤＰ光学フィルタ；電磁波遮蔽のための透明導電膜；近赤外線遮蔽のための透明導電膜；表面反射防止のための透明導電膜；色再現性の向上のための透明導電膜；破損対策のための透明導電膜；光学フィルタ；タッチパネル；抵抗膜式タッチパネル；電磁誘導式タッチパネル；超音波式タッチパネル；光学式タッチパネル；静電容量式タッチパネル；携帯情報端末向け抵抗膜式タッチパネル；ディスプレイと一体化したタッチパネル（インナータッチパネル）；太陽電池；アモルファスシリコン（ａ−Ｓｉ）系太陽電池；微結晶Ｓｉ薄膜太陽電池；ＣＩＧＳ太陽電池；色素増感太陽電池（ＤＳＣ）；電子部品の静電気対策用透明導電材料；帯電防止用透明導電材；調光材料；調光ミラー；発熱体（面ヒーター、電熱ガラス）；電磁波遮蔽ガラス。

次に、本発明の実施例を説明する。
本実施例では、基板１１としてガラス基板（コーニング１７３７無アルカリガラス）を用いた。シード層１２としては、ＺｎＯ（膜厚３０ｎｍ）、ＮｂＯ_２（膜厚１０ｎｍ）、ルチルＴｉＯ_２（膜厚１０ｎｍ）、アナターゼＴｉＯ_２（膜厚１０ｎｍ）４パターンを作製した。導電層１３としては、Ｔａを５％ドープしたＳｎＯ_２を作製した。導電層１３については、ＰＬＤ法を用いて室温で成膜した。成膜温度は６００℃とし、酸素分圧を１．０×１０^−３Ｔｏｒｒとした。レーザの条件については、２７．５ｋＶ、２０ｍＪ、２Ｈｚ、１ｈとした。

図３は、シード層１２としてＺｎＯを用いた場合のＸＲＤパターンを示す図である。
同図に示すように、シード層１２としてＺｎＯを用いた場合、導電層１３であるＳｎＯ_２の結晶は、（１１０）軸、（１０１）軸及び（２００）軸にそれぞれ成長していることが認められる。このうち、（２００）軸配向が最も強く認められる。電気抵抗率は、ρ＝８．４０×１０^−４Ω・ｃｍであった。

図４は、シード層１２としてＮｂＯ_２を用いた場合のＸＲＤパターンを示す図である。
同図に示すように、シード層１２としてＮｂＯ_２を用いた場合、導電層１３であるＳｎＯ_２の結晶は、（１１０）軸及び（１０１）軸にそれぞれ成長していることが認められる。（２００）軸への成長はほとんど認められない。（１１０）軸配向の結晶及び（１０１）軸配向の結晶は、共に多結晶ではあるが、電気抵抗率は、ρ＝３．９４×１０^−４Ω・ｃｍであった。

図５は、シード層１２としてアナターゼＴｉＯ_２を用いた場合のＸＲＤパターンを示す図である。
同図に示すように、シード層１２としてアナターゼＴｉＯ_２を用いた場合、導電層１３であるＳｎＯ_２の結晶は、（１１０）軸、（１０１）軸及び（２００）軸にそれぞれ成長していることが認められる。このうち、（２００）軸への成長が最も強く認められる。電気抵抗率は、ρ＝３．２４×１０^−４Ω・ｃｍと、極めて低い値を示した。

図６は、シード層１２としてルチル構造を有するＴｉＯ_２を用いた場合のＸＲＤパターンを示す図である。
同図に示すように、シード層１２としてルチルＴｉＯ_２を用いた場合、導電層１３であるＳｎＯ_２の結晶は、（１１０）軸、（１０１）軸及び（２００）軸にそれぞれ成長していることが認められる。このうち、（１１０）軸への成長が最も強く認められる。電気抵抗率は、ρ＝３．４６×１０^−４Ω・ｃｍであった。

１１…基板 １２…シード層 １３…導電層

Claims (15)

1. 基板と、
   前記基板上に設けられ、結晶成長を制御するシード層と、
   前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層と
   を備え、
   前記シード層は、アナターゼＴｉＯ_２を含み、
   前記導電層の結晶構造は、（２００）軸方向に成長した結晶構造である
   ことを特徴とする導電体基板。
2. 前記アナターゼＴｉＯ_２は、Ｎｂ及びＴａの少なくとも一方がドープされている
   ことを特徴とする請求項１に記載の導電体基板。
3. 基板と、
   前記基板上に設けられ、結晶成長を制御するシード層と、
   前記シード層上に設けられ、酸化スズ系透明導電体の結晶からなる導電層と
   を備え、
   前記シード層は、結晶構造としてルチル構造を有する物質を含む
   ことを特徴とする導電体基板。
4. 前記物質は、ＴｉＯ_２、ＮｂＯ_２及びＭｇＦ_２のうち少なくとも１つである
   ことを特徴とする請求項３に記載の導電体基板。
5. 前記基板は、非晶質基板である
   ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の導電体基板。
6. 前記基板は、ガラス基板である
   ことを特徴とする請求項１から請求項５のうちいずれか一項に記載の導電体基板。
7. 基板上に結晶成長を制御するシード層を形成するシード層形成ステップと、
   前記シード層上に酸化スズ系透明導電体の結晶を成長させる結晶成長ステップと
   を含み、
   前記シード層形成ステップは、前記シード層としてアナターゼＴｉＯ_２を含む層を形成し、
   前記結晶成長ステップは、導電層の結晶構造を、（２００）軸方向に成長した結晶構造とする
   ことを特徴とする導電体基板の製造方法。
8. 前記シード層形成ステップは、前記アナターゼＴｉＯ_２にＮｂ及びＴａの少なくとも一方をドープさせる
   ことを特徴とする請求項７に記載の導電体基板の製造方法。
9. 基板上に結晶成長を制御するシード層を形成するシード層形成ステップと、
   前記シード層上に酸化スズ系透明導電体の結晶を成長させる結晶成長ステップと
   を含み、
   前記シード層形成ステップは、前記シード層として結晶構造がルチル構造である物質を含む層を形成する
   ことを特徴とする導電体基板の製造方法。
10. 前記物質として、ＴｉＯ_２及びＮｂＯ_２のうち少なくとも１つを用いる
    ことを特徴とする請求項９に記載の導電体基板の製造方法。
11. 前記シード層形成ステップは、パルスレーザ堆積法及びスパッタリング法のいずれかを用いて前記シード層を形成する
    ことを特徴とする請求項７から請求項１０のうちいずれか一項に記載の導電体基板の製造方法。
12. 前記基板として、非晶質基板を用いる
    ことを特徴とする請求項７から請求項１１のうちいずれか一項に記載の導電体基板の製造方法。
13. 前記基板として、ガラス基板を用いる
    ことを特徴とする請求項７から請求項１２のうちいずれか一項に記載の導電体基板の製造方法。
14. 請求項１から請求項６のうちいずれか一項に記載の導電体基板を備えることを特徴とするデバイス。
15. 請求項１４に記載のデバイスを備えることを特徴とする電子機器。