JP5536211B2 - 部品のパッケージ化又は実装方法 - Google Patents

部品のパッケージ化又は実装方法 Download PDF

Info

Publication number
JP5536211B2
JP5536211B2 JP2012521100A JP2012521100A JP5536211B2 JP 5536211 B2 JP5536211 B2 JP 5536211B2 JP 2012521100 A JP2012521100 A JP 2012521100A JP 2012521100 A JP2012521100 A JP 2012521100A JP 5536211 B2 JP5536211 B2 JP 5536211B2
Authority
JP
Japan
Prior art keywords
slot
conductive layer
sheet
window
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012521100A
Other languages
English (en)
Other versions
JP2012533901A (ja
Inventor
ストーン、ケイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novalia Ltd
Original Assignee
Novalia Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novalia Ltd filed Critical Novalia Ltd
Publication of JP2012533901A publication Critical patent/JP2012533901A/ja
Application granted granted Critical
Publication of JP5536211B2 publication Critical patent/JP5536211B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00Packaging processes not covered by the other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/681Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688Flexible insulating substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07173Means for moving chips, wafers or other parts, e.g. conveyor belts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Description

本発明は、半導体チップなどの部品をパッケージ化又は実装する方法に関する。
発光ダイオード(LED)などの半導体チップは、チップが他の部品又はデバイスと接続できるよう、通常、チップキャリア(又は「パッケージ」)内にパッケージ化されているか、又はプリント回路基板(PWB)の表面に直接実装されている。
本発明は、半導体チップ及び他の種類の電子部品をパッケージ化又は実装するための、より単純及び/又はより安価な方法を提供することを目的とする。
本発明によれば、導電性層を含むシートを提供するステップと、その導電性層を介してシートにスロットを形成するステップであって、そのスロットは、第1辺と第2辺との間の第1方向の幅と、第1端と第2端との間の第2の横断方向の長さとを有するステップと、シート上に非導電性層を設けるステップであって、その非導電性層は、スロットの長さを上回る長さと、スロットの幅に満たない幅とを有する第1ウインドウを含む少なくとも1つのウインドウを有し、第1ウインドウは、第1ウインドウの辺がスロットの辺よりも内部に位置し、第1ウインドウの端がスロットの端よりも外側に位置するように、スロットに対して位置決めされているステップと、部品がスロットとつながるように、第1ウインドウ内の導電性層上に部品を配置するステップと、部品の側面の外側とスロットの辺の内側の第1線及び第2線に沿って、シートと非導電性層とを切り開くステップと、を含む方法が提供される。
これにより、印刷及び/又は変換処理プロセスを用いて実行することができる連続シート移動処理プロセス又は他の大量処理プロセスを用いて、部品を実装又はパッケージ化することができ、部品の実装又はパッケージ化のコストを抑える一助とすることができる。
シートを提供するステップは、軟質シートを提供するステップを含むものであってよい。
シートを提供するステップは、導電性材料シートを提供するステップを含むものであってよく、導電性層はその導電性材料シートである。
シートを提供するステップは、非導電性基板及び導電性層を含むシートを提供するステップを含むものであってよく、基板は、面と、その反対側の面とを含み、導電性層は、基板の面上に支持されている。シートにスロットを形成するステップは、導電性層と非導電性層とを通してシートにスロットを提供するステップを含む。シート上に非導電性層を設けるステップは、導電性層上に非導電性層を提供するステップを含む。シート上に部品を配置するステップは、導電性層上に部品を配置するステップを含む。非導電性基板は、ポリエチレンテレフタレート(PET)などのプラスチック材料を含むものであってよい。非導電性基板は、概ね10μmから概ね500μmの間の、好ましくは概ね100μmの厚みを有するものであってよい。
導電性層は、アルミニウムなどの金属を含むものであってよい。この導電性層には、パターン形成してもよい。この導電性層には、導電性材料の複数の平行状のストライプを含んでいる。本方法は、非導電性基板上で導電性層にパターン形成するステップを含んだものであってよい。
本方法は、さらに、導電性層に導電性接着剤を塗布するステップを含むものであってよい。
非導電性層は、第2ウインドウ及び第3ウインドウを有するものであってよく、第1ウインドウは、第2ウインドウと第3ウインドウの間に配置される。
本方法は、非導電性層上に第2の非導電性層を設けるステップを含むものであってよく、第2の非導電性層は第1ウインドウを覆う。
本方法は、さらに、基板の反対側の面上に第3の非導電性層を設けるステップを含むものであってよく、第3の非導電性層はスロットを覆う。
部品は、発光ダイオードチップなどの光電子部品であってもよい。
本発明の第2の態様によれば、本方法を実行するように構成された装置が提供される。
本発明の第3の態様によれば、シートを提供する手段であって、シートは導電性層を含むことを特徴とする手段と、導電性層を介してシートにスロットを形成する手段であって、そのスロットは、第1辺と第2辺との間の第1方向の幅と、第1端と第2端との間の第2の横断方向の長さとを有する手段と、シート上に非導電性層を設ける手段であって、その非導電性層は、スロットの長さを上回る長さと、スロットの幅に満たない幅とを有する第1ウインドウを含む少なくとも1つのウインドウを有し、第1ウインドウは、第1ウインドウの辺がスロットの辺よりも内部に位置し、第1ウインドウの端がスロットの端よりも外側に位置するように、スロットに対して位置決めされている手段と、部品がスロットとつながるように、第1ウインドウ内の導電性層上に部品を配置する手段と、部品の側面の外側とスロットの辺の内側の第1線及び第2線に沿って、シートと非導電性層とを切り開く手段とを含む装置が提供される。
シートを提供する手段は、シートを繰り出すように構成されたロール、又は単一のシートフィーダを含むものであってよい。スロットを形成する手段は、回転式ダイ切断ローラ又はレーザを含むものであってよい。非導電性層を設ける手段は、非導電性層及びシートを積層とするように構成されたローラを含むものであってよい。部品を配置する手段は、部品を支持するキャリアシートと、キャリアシートからシートに部品を移動するように構成されたローラ又はピックアンドプレイス・ロボットを含むものであってよい。
本発明の第4の態様によれば、導電性層を含むシートを提供するように構成されたシートフィーダ又はローラと、導電性層を介してシートにスロットを形成するように構成された第1のパンチ、カッター又はレーザであって、このスロットは、第1辺と第2辺との間の第1方向の幅と、第1端と第2端との間の第2の横断方向の長さとを有するものと、シート上に非導電性層を設けるように構成された積層化装置であって、この非導電性層は、スロットの長さを上回る長さと、スロットの幅に満たない幅とを有する第1ウインドウを含む少なくとも1つのウインドウを有し、この第1ウインドウは、第1ウインドウの辺がスロットの辺よりも内部に位置し、第1ウインドウの端がスロットの端よりも外側に位置するように、スロットに対して位置決めされているものと、部品がスロットとつながるように、第1ウインドウ内の導電性層上にシート上の部品を配置するように構成されたアプリケータと、部品の側面の外側とスロットの辺の内側の第1線及び第2線に沿って、シートと非導電性層とを切り開くように構成された第2のパンチ、カッター又はレーザと、を含む装置が提供される。
アプリケータは、ピックアンドプレイス(pick-and-place)ロボットであってもよい。
本発明の第5の態様によれば、第1及び第2の対辺と、デバイスの第1及び第2の辺の間の第1の方向に延伸したスロットにより分割された、第1及び第2の同一平面状の導電性シート部であって、そのスロットは、第1及び第2のスロット端の間の第2の横断方向の長さを有するものと、スロットをつなぐ非導電性層であって、その非導電性層は、スロットの長さを上回る長さを有する第1ウインドウを含む少なくとも1つのウインドウを有し、第1ウインドウは、第1ウインドウの辺がスロットの辺よりも内部に位置し、第1ウインドウの端がスロットの端よりも外側に位置するように、スロットに対して位置決めされているものと、スロットとつながるように第1ウインドウ内の導電性シート部上に支持された部品と、を含むデバイスが提供される。
本デバイスは、さらに、同一平面状の導電性シート部を支持する非導電性シート部を含んでもよい。導電性シート部及び非導電性シート部は、同一の広がりを有するものであってよい。デバイスは、さらに、導電性シート部を支持する非導電性層支持部を含むものであってよい。
本発明の第5の態様によれば、デバイスを含むパッケージ化された部品が提供される。
パッケージ化された部品の簡単な斜視図。 連続シート移動処理プロセスの概略図。 製造工程の複数の異なる段階a乃至hでのデバイスの平面図。 複数の異なるパッケージ化段階a乃至hでの、図3に示した部品の、線A−A’に沿った断面図。 製造工程のある段階a乃至dでの、第1の修正された構造を有するデバイスの平面図。 製造工程のある段階a乃至dでの、第2の修正された構造を有するデバイスの平面図。 製造工程のある段階a乃至dでの、第3の修正された構造を有するデバイスの平面図。 製造工程のある段階a乃至dでの、第4の修正された構造の平面図。 製造工程のある段階a及び9bでの、第5の修正された構造の断面図と、段階cでの、第5の修正されたデバイス構造の平面図。 複数の異なるスロット構造a乃至gを示す図。
図1は、パッケージ化された電子部品又はデバイス1(以下、簡単に「パッケージ化部品」と称する)の一実施例である。パッケージ化部品1は、電子部品又はデバイス2(以下、簡単に「部品」と称する)と、パッケージ3とを含んでいる。本実施例において、部品2は、発光ダイオード(LED)チップ(又は「ダイ」)である。
パッケージ3は、支持4、適切な数の接点パッド5、及び保護カバー6を含んでいる。接点パッド5は、部品2の各端子7に対して設けてよい。本実施例においては、2つの接点パッドが存在する。
パッケージ化部品1は、切断及び積層化などの単純な処理ステップのみを用いて製造することができる。従って、パッケージ化部品1は、連続搬送流れ処理プロセスなどの大量生産技術を用いて、低コストで製造することができる。
また、図2において、パッケージ化部品1を製造するために用いることができる装置8の一実施例を示す。図2に示すように、装置8は、連続搬送流れ処理プロセスに基づくものとなっている。
金属化膜9のシート(又は「ウェブ」)は、送り出しローラ10に巻き取られている。シート9は軟質であり、非導電性基板11と、基板の1つの側13(以下、「上面」と称する)上に支持された金属化薄層12とを含んでいる。金属化薄層12は、上面14を有している。基板11は、下面15を有している。本実施例において、金属化薄層12は、基板11を覆っている。
シート9は、送り出しローラ10から送り出され、一連の加工ステーション16、17、18、19、20、21を通過し、巻き取りローラ22に巻き取ることができるパッケージ化部品1の配列を作製する。
第1の加工ステーション16は、例えば、グラビアシリンダ(凹版印刷シリンダ)23と、ソース26から供給される導電性接着剤25を金属化薄層12に塗布するために用いられる対応した逆加圧ローラ24とを含んでいてもよい。それに代えて、例えば、金属化薄層12に異方性導電性膜を塗布するために、積層化処理プロセスを用いてもよい。
第2の加工ステーション17は、例えば、回転式ダイ切断ローラ27と、逆加圧ローラ28とを含んでいてもよい。以下で説明するように、これを用いることにより、接着剤被覆を有するミシン目の入ったシート29を作製することができる。
第3の加工ステーション18は、例えば、接着剤被覆を有するミシン目の入ったシート29と他のミシン目の入ったシート32とを積層化し、凹みを有する積層シート33を作製するための、一組の積層化ローラ30、31を含むものであってよい。
第4の加工ステーション19は、例えば、キャリアシート36から凹みを有するシート33に部品2を転写し、凹みが充填された積層シート37を作製するための、一組のローラ34、35を含むものであってよい。アプリケータ(塗布装置)と転写処理プロセスについては、部品を「ピックアンドプレイス」するためのロボットなどの代替の形態を用いることもできる。
第5の加工ステーション20は、凹みが充填された積層シート39に、シート39の上側又は上面41に他のミシン目の入ったシート40と、底側43にシート42とを積層化し、積層シート44を作製するための一組の積層ローラ38、39を含んでいる。この処理プロセスは、2つの分離したプロセスに分けてもよく、すなわち、シート39は、シート40、42毎に分けて積層化してもよい。
第6の加工ステーション21は、分離したパッケージ化部品1にシート44を切断するための、例えば、回転式ダイ切断ローラ45と、逆加圧ローラ46とを含んでいてもよく、さらに、シートの角に接続されたものであってもよい。シートは、その長さ方向に沿って部品1の列又は鎖に切断してもよい。
パッケージ化部品1は、さらに、例えば、転写ローラを用いて、巻き取りローラ22上に巻き取られている他のシート(不図示)上に転写してもよい。
先に説明したように、パッケージ化部品1は、図2に示した装置8を用いて製作してもよい。しかし、他の配置及び他の種類の製造処理プロセスを用いることもできる。例えば、シート送り出し処理プロセスを用いて、単一の平面状シートを処理することもできる。シートが十分硬質である場合には、この種類の処理を用いてもよい。
図3及び図4を引用し、以下、パッケージ化部品1(図1)を作製する、又は部品2を含む回路又はデバイスを作製する方法を説明する。
特に、図3a及び図4aに示すように、非導電性層11の片側13上に導電性層12を設けて、積層シート9を作製する。いくつかの実施様態においては、基板上に支持しなくともよい導電性シート、例えば、箔シートが用いられる。
基板11は、ポリエチレンテレフタレート(PET)などのプラスチック材料を含むものであってよい。基板11は、必ずしもプラスチックである必要はなく、例えば、薄板紙又はカードを含むものであってもよい。基板11は、一般的には概ね10μmから概ね500μmの間の厚み、例えば、概ね100μmの厚みtを有している。好ましくは、基板は、部品2の厚みと概ね等しい、あるいは部品2の厚みよりも薄いものとなっている。
基板11を形成する材料と、基板11の厚みは、積層シート9が軟質となるようなものが好ましい。しかし、いくつかの実施様態においては、積層シート9は硬質なものであってもよい。
導電性層12は、アルミニウムなどの金属を含んでいる。金又は銅などの他の金属や、合金を用いることもできる。導電性層12には、搬送真空金属化処理プロセスを適用することができる。
積層シート9は、非伝導性材料シートに導電性材料シート(例えば、箔シート)を接合することによって形成することができる。導電性層12は、基板11に貼り付けてもよい。導電性層12は、基板よりも薄く、真空金属皮膜処理プロセスを用いて金属皮膜を形成するために、一般的には概ね10nmから概ね100nmの間の、好ましくは概ね40nmの厚みtを有している。導電性層12は、例えば、支持基板がなく、箔シートを用いた場合には、例えば、概ね1μm又は10μmあるいはそれ以上のより厚いものであってもよい。
本実施例においては、基板11の一方の面13のみに、導電性層12が設けられている。しかし、他方の面15も、導電性層を有するものであってよい(不図示)。
導電性層12は、パターンが形成されず、基板11を覆っている。しかし、後に説明するように、導電性層12は、必ずしも連続したものである必要はなく、そこにパターン形成することができる。導電性層を用いて、個数2よりも多い数の接点パッド5(図1)を作製すること、及び/又は、個数1よりも多い数の部品を相互接続することができる。例えば、個数1よりも多い数のLEDダイを実装し、これらをパターン形成された導電性層12を介して相互接続することができ、これにより複数セグメントLEDディスプレイを作製することができる。
次に、図3b及び図4bに示すように、導電性層12の上面14に導電性接着剤25を塗布する(ステップS2)。
また、接着剤25も、パターンが形成されず、基板11を覆っている。しかし、接着剤25にはパターンを形成してもよく、及び/又は接着剤25は、必ずしも導電性層12全体を覆う必要はない。例えば、導電性層12の選択した領域に接着剤25を塗布することにより、あるいは、導電性層12にパターンが形成されている場合には、印刷処理プロセスを用いて、導電性層12及び基板11の選択した領域に接着剤25を塗布することにより、接着剤25でパターンを形成することができる。これに代えて、導電性層12に接着剤25を塗布することにより、あるいは、導電性層12にパターンが形成されている場合には、導電性層12及び基板11に接着剤25を塗布し、さらに、接着剤25の領域を除去することにより、接着剤25でパターンを形成することができる。
接着剤25は、銀又はカーボンが充填された接着剤などの、導電性のペースト又は接着剤の形態となっている。接着剤25は、異方性導電性ペーストであってもよい。この接着剤25は感圧性であり、すなわち圧力がかかると接着力を及ぼすものが好ましくい。しかし、必ずしも感圧性接着剤を用いる必要はない。
先に説明したように、導電性接着剤25は、異方性導電性膜などのテープ又は膜の形態となっている。
次に、図3c及び図4cに示すように、例えば、回転式ダイ切断又はレーザ切断により、接着剤を塗布した導電性層12及び基板11を通してスロット47を切断する。一般的に、スロット47は、4つの辺を有する矩形であり、すなわち、第1側及び第2側48、48と第1及び第2端49、49を有している。
スロット47は、第1の方向50(x軸に沿って規定される)長さLと、第2の直交方向51(y軸に沿って規定される)幅Wとを有している。スロット47の幅Wは、その長さLを上回る値となっている。
中央線52が、スロット47の第1側及び第2側48、48の中間を通るように規定されている。同様に、横断線53が、スロット47の第1及び第2側48、48の中間を通るように定義されている。
スロットの長さLは、スロット47の上に配置される(好適に配向された)部品2の長さlcを下回るものとなっている。重なりの量は、端子の位置、及び/又は部品と下位面との間に必要な接触のための最小領域に依存したものであってよい。例えば、この領域は、接触抵抗により、あるいは、部品を固定するために必要な力により制限されるものであってよい。
スロットの幅Wは、目的とする部品2の幅wcを上回るものとなっている。また、スロットの幅Wは、以降の処理プロセスに関するパラメータ、特に、切断線の幅と許容誤差とに依存している。
概ね300μmの長さlcと概ね200μmの幅wcを有するLEDチップの実施例によれば、スロットの長さLは、例えば、概ね100μmから200μmであってよく、スロットの幅Wは、例えば、概ね350μmから450μm、あるいはそれ以上の値であってよい。
また、スロット(不図示)は、以降の処理ステップを見越して、例えば、シート9’の辺に近接して切断してもよい。
また、図3d及び図4dに示すように、接着剤を塗布した導電性層12上に第1の付加された非導電性層32が設けられている。第1の付加された非導電性層32は、基板11と同一の材料、例えばPETを含むものであってよい。
第1の付加された非導電性層32は、目的とする各部品2に対して、ウインドウ54、55、55の組を含んでいる。
ウインドウ54、55、55は、第1の方向50の線上に配置され、第1のウインドウ54が第2及び第3のウインドウ55、55の間に位置決めされている。ウインドウ54、55、55は矩形であり、第1のウインドウ54の大きさは、それが隣接するウインドウ55、55よりもわずかに小さいものとなっている。
各ウインドウ54、55、55は、スロット47の中央を通る中央線52上に配置され、各ウインドウ54、55、55は中央線52に関して対称となるように、すなわち、中央線52に中心が揃ったものとなっている。また、ウインドウ54、55、55は、ウインドウ54、55、55の組が横断線53に関して対称となるように、横断線53に対して配置されている。
第1のウインドウ54は、スロット47、第2及び第3のウインドウ55、55よりも狭い。第1のウインドウ54は幅wを有しているが、幅差Δwだけスロットの幅Wを下回っている。第1のウインドウ54の側辺56、56は、スロット47の側辺48、48の内側になっている。
第1のウインドウ54は、スロット47よりも長い。第1のウインドウ54は、長さlを有しているが、長さ差Δlだけスロットの長さLを下回っている。
第1のウインドウ54は、部品2を収容できる凹みを提供しており、後述するように、部品2は、スロット47に広がる凹みの中に収まる。第1のウインドウ54は、接着剤を塗布した導電性層12の第1及び第2の領域58、58の覆いのない上に部品2が収まる状態とし、接点を提供するものとなっている。
次に、図3e及び図3fに示すように、部品2が、第1のウインドウ54の内部に配置され、接点領域58、58に収まりスロット47に広がっている。感圧性接着剤47を用いている場合は、部品2に圧力をかけ、接着剤25を作用させる。接着剤に硬化が必要な場合は、シートを加熱又は照射する。
機能領域又は面59、例えば、発光面が、頂部に、すなわちシートから離れたに場所に配置されるように、部品2を配向してもよい。
次に、図3f及び図4fに示すように、第1の付加された層32の上面60に、第2の付加された非導電性層40を設けられる。第2の付加された層40も、PETを含むものであってよい。
第2の付加された層40は、第1のウインドウ54が省かれている点を除いて、第1の付加された層32と同一のパターンを有している。従って、第2の付加された層40は、部品2を覆い、下にある第1のウインドウ54につながる。詳細に後述するように、この構造は、機械的な支持を提供する一助となる。
また、第3の付加された層42が、反対側、すなわち基板11の反対側に設けられている。第3の付加された層42も、PETを含むものであってよい。
第3の付加された層42には、パターンが形成されていない。従って、第3の付加された層42は、スロット47全体に広がっている。この構造も、機械的な支持を提供する一助となる。
この段階で、部品2は密封される。しかし、部品の端子7は、導電性層12と電気的に短絡している。
次に、図3g及び図4gに示すように、導電性層12の異なる複数の部分を分離するように、第1の方向50に沿って第1及び第2の切断61、61を施す。第1及び第2の切断61、61は、第2及び第3のウインドウ63,64の外側端の内部の第2の方向51に沿って施された第3及び第4の切断62、62をとともに、他の部品(不図示)から部品2を分離し、図3h及び図4hに示すパッケージ化部品1を規定する。
パッケージ化部品1は、第1端及び第2端63、63の間の長さLと、第1辺及び第2辺64、64の間の幅Wとを有している。
パッケージ化部品1がシートに張り付いたままとなるよう、第1及び第2の切断61、61の長さは、Lをわずかに下回ったものであってよく、及び/又は、第3及び第4の切断62、62の長さは、Wをわずかに下回ったものであってよい。切断61、61、62、62は、スロット(不図示)の形態となっていてもよく、その場合、切断61、61、62、62の内辺(不図示)はデバイスの長さと幅を規定するものとなる。
第1及び第2の切断61、61により、パッケージ化部品1の幅に広がったスロット又は空隙47’が得られ、これにより、シート9を第1及び第2の分離した同一面状の部分に分割するものとなる。
先に説明したように、部品2は、2つの端子7を有するものであってよい。しかし、いくつかの実施様態では、トランジスタ、集積回路又は複数部品からなるモジュールのように、3つあるいはそれ以上の数の端子を有するものであってよい。
上述した装置及び処理プロセスは、2を上回る数の端子を有する部品をパッケージ化又は実装するために修正することができる。
図5a、図5b、図5c及び図5dは、4端子部品をパッケージ化又は実装するための処理プロセスを図示した、選択され修正された処理ステップを示すものである。
図5aに示すように、導電性層12にはパターンが形成され、中央線52の両側でギャップによって分離され、第1の方向50に沿って延伸した導電性材料のストリップ又はトラック12、12を提供する。従って、導電性ストリップ12、12は、互いに隔離されている。トラック12、12は、マスク(不図示)を用いた導電性層のパターン形成、及び導電性層の不要な領域のエッチングにより形成することができる。それに代えて、加熱箔押し処理プロセスを用いて、選択的にストリップ12、12を基板11に貼り付けることもできる。トラック間のギャップは、不連続なものであってもよい。例えば、パッケージ化部品1の長さ方向に沿ってのみギャップが存在してもよい。従って、シート上ではトラックが互いに隔離されていなくとも、シートを切断し、シートからパッケージ化部品1を外した段階で、パッケージ化部品1内のトラックは隔離される。
図5bに示すように、接着剤のストリップ25、25が形成されるように、同一の広がりを有する導電性接着剤25、25のパターンが、導電性トラック12、12上に塗布されている。さらに処理プロセスは上述したように継続する。特に、スロット47は、一方のトラック12、12から他方に跨がるように切断する。
図5cに示すように、上述したウインドウ54、55、55と同一の配置を有する、第2の付加された層32を塗布する。しかし、これとは異なるウインドウ配置を用いることもできる。例えば、2つのウインドウ55、55に代えて、2組のウインドウを用いることもできる。
図5dに示すように、パッケージ化されたデバイスの外形を規定する線で切断することにより、スロット47によって2つの部分121A、121B、122A、122Bに分割された各ストリップ12、12が得られる。従って、4つの分離した接続パッド5を設けることができる。
ストリップ又はトラックを利用することにより、4を上回る数の接点パッドを設けることができる。
図6a、図6b及び図6cは、6端子部品をパッケージ化又は実装するための処理プロセスを図示した、選択され修正された処理ステップを示すものである。
図6aに示すように、導電性層12にはパターンが形成され、第1の方向50に沿って延伸した導電性材料からなる3つのストリップ又はトラック12、12、12を提供する。中央のストリップ122は、中央線52に沿って延伸している。導電性ストリップ12、12、12は、互いに隔離されている。図6bに示すように、ウインドウ幅が広い点を除き上述したウインドウ54、55、55と同一の配置を有する第2の付加された層32を塗布する。
この処理プロセスを、個数が8、10、12、14又はそれ以上の数の接点パッドに拡張することが可能であることは理解されるであろう。
接点パッドの数は、必ずしも偶数である必要はない。図7a、図7b、図7c及び図7dは、3端子部品をパッケージ化又は実装するための処理プロセスを図示した、選択され修正された処理ステップを示すものである。
図7aに示すように、導電性層12にはパターンが形成され、スロット47が配置されている場所まで(破線で図示)、例えば、横断線53に到るまで、第1の方向50に沿った線に沿って、基板11の一部を覆いのない状態とする。導電性接着剤25の同一の広がりを有するパターンが、導電性層12上に形成される。さらに処理プロセスは上述したように継続する。スロット47が、中央線52及び横断線53の中央で切断される。図6cに示すように、上述したウインドウ54、55、55と同一の配置を有する第2の付加された層32を塗布する。図7dに示すように、3つの分離した接点パッドが設けられるよう、切断線を用いる。
図6及び図7に示したパターンを組み合わせて、横断線53で切断された2組のオフセットトラックを形成することができる。2組のトラックは、同一の間隔を有するものであってよい。それに代えて、2組のトラックは、異なる間隔を有することもでき、その場合、異なる複数の接点パッドを各端に形成することができる。
上述した実施例においては、単一の部品2が単一のパッケージ1に提供されている。しかし、1よりも多くの数の部品を同一のパッケージに配置することもできる。それに代えて、処理プロセスを適合させ、1つよりも多くの数の部品を共通基板上に実装し、回路を形成することもできる。
図8a、図8b、図8c及び図8dは、2つの部品2、2をパッケージ化又は実装するための処理プロセスを図示した、選択され修正された処理ステップを示すものである。
本処理ステップは、上述したものと同様であるが、2つのスロット47、47が設けられ、スロット47、47は中央線52に沿って間隔を空けて配置され、両者は異なる横断線47、47を有し、さらに、第1のウインドウ54は2つのウインドウ54、54に置き換えられているという点が異なっている。
上述した実施様態において、スロット47は(平面図において)矩形である。しかし、スロット47は、必ずしも矩形である必要はない。
図10a乃至10fにおいて、異なる複数のスロット形状47が、部品の外形65とともに示されている。好ましくは、スロット47の幅Wは、スロット47の長さLを上回っている。しかし、幅Wは、長さLと同一であるか、長さLを下回るものであってよい。
図10aは、矩形スロットを示すものであり、W>Lである。正方形、正多角形又は非正多角形など、他の多角形形状を用いることもできる。図10bは、ダイヤモンド形スロット47を示すものである。図10cは、円形スロット47を示すものであり、W=Lである。図10dは、楕円形スロット47を示すものであり、W>Lである。
図10eは、ノッチ66及びタブ67を有するスロット47を示すものである。従って、スロット47は内側長L及び外側長Lを有するものと考えられる。接点をつないだ際に部品を支持することができると仮定すると、L>w>Lである。
図10fは、不規則形スロット47を示すものである。図10eに示すスロットと同様に、スロットは内側長L及び外側長Lを有するものと考えられる。
図5、図6及び図7により説明した実施例においては、導電性層12にパターンを形成することにより、導電性材料からなる縦長のストリップ又はトラック12、12が規定されている。しかし、このように導電性層12にパターンを形成することに代えて、スロット47の形状を変更し、パッケージ化部品の反対端間を隔離するだけでなく、パッケージ化部品の反対側間をも隔離することができる。
図10gは、さらに別のスロット形状47について、部品の外形65を、非導電性層のウインドウの外形68とともに示したものである。
図5に示したように、図5aに示した導電性層12へのパターン形成に代えて、前方部及び後方部47、47を有しシートの長さ方向に沿って延伸した十字形スロット47とともに、導電性材料からなる連続層を用いることもできる。シートの長さ方向、すなわち第1の方向50に延伸した、スロット47の各部47、47は、ここでは「長さ方向スロット延長部」と称する。長さ方向スロット延長部は、必ずしもシートの全長に沿って延伸している必要はなく、パッケージ化部品1の長さL部分にのみ沿って延伸し、例えば、L≧Lとなっていてもよい。
例えば、(十字状の)スロットから前方及び/又は後方に延びていてもよい1以上の数の縦長のスロットを有する同様のスロットパターンを用いて、図6及び図7に示したギャップや他の同様の例と同一の効果を生み出すこともできる。
上述した実施例においては、接点は、部品の同一面上に形成されている。しかし、追加の好適にパターン形成された導電性層、導電性接着剤、及び/又は非導電性層を設け、部品の両面に接触するようにしてもよい。この構成を用いて、部品を相互接続することもできる。
上述した実施様態に対しては、多くの修正を行ってもよいことは理解されよう。部品は、共振器又はフィルタであってもよい。部品2は、バッテリ又は太陽電池などの電源であってもよい。部品2は、MEMSマイク又は光抵抗器などの変換器、センサ又は検出器であってもよい。部品2は、ダイオード、トランジスタ又は集積回路などの半導体部品であってもよい。部品2は、部品の集合体又はモジュールを含むものであってもよい。部品2は、それ自身が、リード線のない型のセラミック又はプラスチック製のチップキャリアなどの従来型のパッケージ化部品であってもよい。部品2は、従来型の半導体チップなどのように硬質のものであってもよいし、あるいは有機半導体回路などのように軟質のものであってもよい。
非導電性層のウインドウは、必ずしも矩形である必要はない。
接着剤は、導電性層に塗布するのではなく、部品に塗布してもよい。
非導電性材料の金属皮膜シートに代えて、箔シートを用いることもできる。

Claims (39)

  1. 導電性層(12)を含むシート(9)を提供するステップと、
    当該導電性層を介してシートにスロット(47)を形成するステップであって、当該スロットは、第1辺と第2辺(48、48)との間の第1方向(51)の幅と、第1端と第2端(49、49)との間の第2の横断方向(50)の長さとを有するステップと、
    当該シート上に非導電性層(32)を設けるステップであって、当該非導電性層は、当該スロットの長さを上回る長さと、当該スロットの幅に満たない幅とを有する第1ウインドウ(54)を含む少なくとも1つのウインドウ(54、55、55)を有し、第1ウインドウは、当該第1ウインドウの辺が当該スロットの辺よりも内部に位置し、当該第1ウインドウの端が当該スロットの端よりも外側に位置するように、当該スロットに対して位置決めされているステップと、
    部品が当該スロットとつながるように、当該第1ウインドウ内の当該導電性層上に当該部品(2)を配置するステップと、
    当該部品の側面の外側と当該スロットの辺の内側の第1線及び第2線(61、61)に沿って、当該シートと当該非導電性層とを切断するステップと
    を含む方法。
  2. 前記シートを提供するステップは、軟質シートを提供するステップを含む、請求項1に記載の方法。
  3. 前記シートを提供するステップは、導電性材料のシートを提供するステップを含み、前記導電性層は導電性材料のシートである、請求項1又は2に記載の方法。
  4. 前記シートを提供するステップは、非導電性基板(11)及び前記導電性層(12)を含むシートを提供するステップを含み、当該基板は、面(13)と、その反対側の面(15)とを含み、前記導電性層は、当該基板の面上に支持されており、前記シートに前記スロットを形成する前記ステップは、前記導電性層と当該非導電性基板とを通して前記シートに前記スロットを設けるステップを含み、前記シート上に前記非導電性層を設けるステップは、前記導電性層上に前記非導電性層を設けるステップを含み、前記シート上に前記部品を配置する前記ステップは、前記導電性層上に前記部品を配置するステップを含む、請求項1又は2に記載の方法。
  5. 非導電性基板はプラスチック材料を含む、請求項3に記載の方法。
  6. 前記非導電性基板はポリエチレンテレフタレートを含む、請求項3又は4に記載の方法。
  7. 前記非導電性基板は、概ね10μmから概ね500μmの間の、好ましくは概ね100μmの厚みを有する、前記請求項4乃至6のいずれか1項に記載の方法。
  8. 前記導電性層は金属を含む、前記請求項1乃至7のいずれか1項に記載の方法。
  9. 前記導電性層はアルミニウムを含む、請求項8に記載の方法。
  10. 前記導電性層はパターン形成されている、前記請求項1乃至9のいずれか1項に記載の方法。
  11. 前記導電性層は導電性材料の複数の平行状のストライプを含む、請求項10に記載の方法。
  12. 前記非導電性基板上に導電性層をパターン形成するステップを含む、請求項10又は11に記載の方法。
  13. 前記導電性層に導電性接着剤を塗布するステップをさらに含む、前記請求項1乃至12のいずれか1項に記載の方法。
  14. 前記非導電性層は、第2ウインドウ及び第3ウインドウ(55、55)を有し、前記第1ウインドウは、当該第2ウインドウと当該第3ウインドウとの間に配置される、前記請求項1乃至13のいずれか1項に記載の方法。
  15. 前記非導電性層(32)上に第2の非導電性層(40)を提設けるステップをさらに含み、当該第2の非導電性層は前記第1のウインドウ(54)を覆う、前記請求項1乃至14のいずれか1項に記載の方法。
  16. 前記シートの前記反対側の面(15)上に第3の非導電性層(42)を設けるステップをさらに含み、当該第3の非導電性層は前記スロットを覆う、前記請求項1乃至15のいずれか1項に記載の方法。
  17. 前記部品(2)は光電子部品である、前記請求項1乃至16のいずれか1項に記載の方法。
  18. 前記部品(2)は発光ダイオードチップである、前記請求項1乃至17のいずれか1項に記載の方法。
  19. 添付図面の図2を参照して明細書に実質的に記載されている方法。
  20. 添付図面の図3及び図4を参照して明細書に実質的に記載されている方法。
  21. 請求項1乃至20のいずれか1項に記載の方法を実行するように構成された装置(8)。
  22. 導電性層(12)を含むシートを提供する手段(10)と、
    導電性層を介してシートにスロット(47)を形成する手段(27、28)であって、当該スロットは、第1辺と第2辺との間の第1方向の幅と、第1端と第2端との間の第2の横断方向の長さとを有する手段と、
    当該シート上の導電性層に非導電性層(32)を設ける手段(30、31)であって、当該非導電性層は、当該スロットの長さを上回る長さと、当該スロットの幅に満たない幅とを有する第1ウインドウ(54)を含む少なくとも1つのウインドウ(54、55、55)を有し、当該第1ウインドウは、当該第1ウインドウの辺が当該スロットの辺よりも内部に位置し、当該第1ウインドウの端が当該スロットの端よりも外側に位置するように、スロットに対して位置決めされている手段と、
    当該部品が当該スロットとつながるように、当該第1ウインドウ内の当該導電性層上の当該シート上に当該部品を配置する手段(34、35)と、
    当該部品の側面の外側と当該スロットの辺の内側の第1線及び第2線に沿って、当該シートと当該非導電性層とを切断する手段(45、46)と
    を含む装置。
  23. 前記シートを提供する手段は、前記シートを支持するように構成されたロールを含む、請求項22に記載の装置。
  24. 前記シートを提供する手段は、単一のシートフィーダを含む、請求項22に記載の装置。
  25. 前記スロットを形成する手段は回転式ダイ切断ローラを含む、請求項22乃至24のいずれか一項に記載の装置。
  26. 前記スロットを形成する手段はレーザを含む、前記請求項22乃至24のいずれか1項に記載の装置。
  27. 前記非導電性層を設ける手段は、前記非導電性層と前記シートを積層するように構成されたローラを含む、前記請求項22乃至26のいずれか1項に記載の装置。
  28. 前記部品を配置する手段は、前記部品を支持するキャリアシートと、キャリアシートからシート上に部品を転送するように構成されたローラとを含む、前記請求項22乃至27のいずれか1項に記載の装置。
  29. 前記部品を配置する手段はピックアンドプレイス・ロボットを含む、前記請求項22乃至27のいずれか1項に記載の装置。
  30. 前記切断する手段は回転式ダイ切断ローラを含む、前記請求項22乃至29のいずれか1項に記載の装置。
  31. 前記切断する手段はレーザを含む、前記請求項20乃至27のいずれか1項に記載の装置。
  32. 導電性層を含むシートを提供するように構成されたシートフィーダ又はローラと、
    当該導電性層を介して当該シートにスロットを形成するように構成され、当該スロットは、第1辺と第2辺との間の第1方向の幅と、第1端と第2端との間の第2の横断方向の長さとを有する第1のパンチ、カッター又はレーザと、
    当該シート上に非導電性層を設けるように構成され、当該非導電性層は、当該スロットの長さを上回る長さと、当該スロットの幅に満たない幅とを有する第1ウインドウを含む少なくとも1つのウインドウを有し、当該第1ウインドウは、当該第1ウインドウの辺が当該スロットの辺よりも内部に位置し、当該第1ウインドウの端が当該スロットの端よりも外側に位置するように、当該スロットに対して位置決めされている積層化装置と、
    部品が当該スロットとつながるように、当該第1ウインドウ内の当該導電性層上に当該シート上の部品を配置するように構成されたアプリケータと、
    当該部品の側面の外側と当該スロットの辺の内側の第1線及び第2線に沿って、当該シートと当該非導電性層とを切断するように構成された第2のパンチ、カッター又はレーザと
    を含む装置。
  33. 前記アプリケータはピックアンドプレイス・ロボットである、請求項32に記載の装置。
  34. 請求項1乃至20のいずれか1項に記載の方法を用いて作製されたデバイス。
  35. 第1及び第2の対辺(63、63)と、
    デバイスの第1及び第2の辺の間の第1の方向に延伸したスロット(47’)により分割された、当該デバイスの当該第1及び第2の辺の間にある第1及び第2の同一平面状であって、当該スロットは、第1及び第2の当該スロット端の間の第2の横断方向の長さを有する、第1及び第2の同一平面状の導電性シート部と、
    当該スロットをつなぐものであって、スロットの長さを上回る長さを有する第1ウインドウを含む少なくとも1つのウインドウを有し、当該第1ウインドウは、当該第1ウインドウの辺が当該スロットの辺よりも内部に位置し、当該第1ウインドウの端が当該スロットの端よりも外側に位置するように、当該スロットに対して位置決めされている非導電性層と、
    当該スロットとつながるように当該第1ウインドウ内の当該導電性シート部上に支持された部品(2)と
    を含むデバイス。
  36. 前記同一平面状の前記導電性シート部を支持する非導電性シート部をさらに含む、請求項35に記載のデバイス。
  37. 前記導電性シート部及び前記非導電性シート部が同一の広がりを有する、請求項36に記載のデバイス。
  38. 前記導電性シート部を支持する非導電性層支持部をさらに含む、前記請求項35乃至37のいずれか1項に記載のデバイス。
  39. 請求項34乃至38のいずれか1項に記載のデバイスを含むパッケージ化部品。
JP2012521100A 2009-07-22 2010-06-30 部品のパッケージ化又は実装方法 Expired - Fee Related JP5536211B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0912742.4 2009-07-22
GB0912742A GB2472047B (en) 2009-07-22 2009-07-22 Packaging or mounting a component
PCT/GB2010/051074 WO2011010118A1 (en) 2009-07-22 2010-06-30 Packaging or mounting a component

Publications (2)

Publication Number Publication Date
JP2012533901A JP2012533901A (ja) 2012-12-27
JP5536211B2 true JP5536211B2 (ja) 2014-07-02

Family

ID=41058364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012521100A Expired - Fee Related JP5536211B2 (ja) 2009-07-22 2010-06-30 部品のパッケージ化又は実装方法

Country Status (7)

Country Link
US (1) US9070739B2 (ja)
EP (1) EP2457252B1 (ja)
JP (1) JP5536211B2 (ja)
CN (1) CN102473685B (ja)
BR (1) BR112012001352A2 (ja)
GB (1) GB2472047B (ja)
WO (1) WO2011010118A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150008950A1 (en) 2011-12-31 2015-01-08 Roy E. Swart Manufacturing advanced test probes
GB2499850B (en) 2012-03-02 2014-07-09 Novalia Ltd Circuit board assembly
GB2494223B (en) 2012-03-02 2014-03-12 Novalia Ltd Circuit board assembly
GB2490384B (en) 2012-03-02 2013-07-24 Novalia Ltd Circuit board
GB2516234B (en) * 2013-07-15 2016-03-23 Novalia Ltd Circuit sheet arrangement
DE102013216929B4 (de) * 2013-08-26 2025-11-20 Robert Bosch Gmbh Leitungsüberbrückung für zwei Mikrostreifenleitungen und Verfahren
US10067642B1 (en) * 2015-03-05 2018-09-04 Xilinx, Inc. Dynamic discovery and presentation of core parameters
CN106469778B (zh) * 2015-08-18 2017-12-22 江苏诚睿达光电有限公司 一种异形有机硅树脂光转换体贴合封装led的工艺方法
TWI824525B (zh) * 2022-05-18 2023-12-01 頎邦科技股份有限公司 防止黏膠層污染捲帶之製造方法及其捲帶

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005052A (nl) * 1980-09-08 1982-04-01 Philips Nv Verpakking voor elektrische en/of elektronische componenten.
GB8517703D0 (en) * 1985-07-12 1985-08-21 Golten D Surface mounted assemblies
US5203143A (en) * 1992-03-28 1993-04-20 Tempo G Multiple and split pressure sensitive adhesive stratums for carrier tape packaging system
US5331512A (en) * 1992-04-16 1994-07-19 Orton Kevin R Surface-mount LED
JP3186925B2 (ja) 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
US6357594B1 (en) * 1998-06-30 2002-03-19 Tempo G Means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
US5960961A (en) * 1998-08-03 1999-10-05 Tempo G Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
DE10157658A1 (de) * 2001-11-26 2003-06-12 Epcos Ag Mit Bauelementen bestückbarer Gurt und Verfahren zur Herstellung
WO2004017407A1 (de) * 2002-07-31 2004-02-26 Osram Opto Semiconductors Gmbh Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
JP3858879B2 (ja) * 2003-09-10 2006-12-20 株式会社デンソー ライトユニット
KR100880812B1 (ko) 2004-03-29 2009-01-30 아티큘레이티드 테크놀러지스 엘엘씨 롤-투-롤 제조된 광 시트 및 캡슐화된 반도체 회로디바이스들
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
JP2007072853A (ja) 2005-09-08 2007-03-22 Renesas Technology Corp 電子装置の製造方法
US7727809B2 (en) 2006-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
US7968900B2 (en) * 2007-01-19 2011-06-28 Cree, Inc. High performance LED package
US20080246397A1 (en) * 2007-04-04 2008-10-09 Bily Wang Manufacturing method of white light led and structure thereof
GB2453765A (en) * 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
JP2009117754A (ja) * 2007-11-09 2009-05-28 Nakajima Glass Co Inc 発光モジュール及び発光モジュールの製造方法

Also Published As

Publication number Publication date
BR112012001352A2 (pt) 2016-03-15
GB2472047B (en) 2011-08-10
EP2457252A1 (en) 2012-05-30
US9070739B2 (en) 2015-06-30
US20120117797A1 (en) 2012-05-17
CN102473685A (zh) 2012-05-23
GB2472047A (en) 2011-01-26
CN102473685B (zh) 2015-06-10
JP2012533901A (ja) 2012-12-27
EP2457252B1 (en) 2014-08-06
GB0912742D0 (en) 2009-08-26
WO2011010118A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
JP5536211B2 (ja) 部品のパッケージ化又は実装方法
CA2563936C (en) Method and device for continuously producing electronic film components, and an electronic film component
AU2003267938B2 (en) Method for manufacturing RFID labels
JP2011516932A5 (ja)
CN114695275B (zh) 薄膜倒装封装
JP2011503708A (ja) 電子インターフェース装置、並びにその製造方法及び製造システム
CN101728364A (zh) 芯片封装体及制作方法
US20130341073A1 (en) Packaging substrate and method for manufacturing same
CN102449642B (zh) 便携式数据载体的制造方法
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
TW201401942A (zh) 多層電路板及其製作方法
JP6485597B2 (ja) Rfidタグの製造装置及びrfidタグの製造方法
US9974189B2 (en) Method and system of producing a multilayer element and multilayer element
US20040238208A1 (en) Standoff/mask structure for electrical interconnect
TW200306633A (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
US7190072B2 (en) RFID-chip having RFID-tag or magnifying electrode
JP5117262B2 (ja) 配線基板の製造方法
JP4702820B2 (ja) Icタグラベルの製造方法
JP2005346696A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JPWO2005073902A1 (ja) 電子回路基板中間部材、その製造方法、その製造装置、非接触idカード類の製造方法、およびその装置
JP2005346695A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JP4150312B2 (ja) 非接触icタグ付シートの製造方法
JP2005346694A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JP2005346693A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JP2006185039A (ja) 電子タグ用インレットの製造方法および電子タグ用インレット

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5536211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees