JP5540943B2

JP5540943B2 - 画像形成装置

Info

Publication number: JP5540943B2
Application number: JP2010149999A
Authority: JP
Inventors: 雅典伊藤
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2010-06-30
Filing date: 2010-06-30
Publication date: 2014-07-02
Anticipated expiration: 2030-06-30
Also published as: JP2012013928A

Description

本発明は、画像の形成に寄与するカートリッジを色毎に複数備えた画像形成装置に関し、詳しくは、各カートリッジが適切に装着されているか否かを判断可能な画像形成装置に関する。

従来より、感光体ドラムに静電潜像を形成し、その静電潜像にトナーを付着させて用紙等に転写することにより画像を形成する画像形成装置が知られている。また、この種の画像形成装置では、前記感光体ドラム等を備えたカートリッジをシアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ），ブラック（Ｋ）の各色毎に備え、各カートリッジから各色のトナーを順次用紙等に転写することによってカラー画像を形成することも考えられている。

この場合、各カートリッジは各々に応じて画像形成装置本体に設けられた装着部に装着して使用されるが、カートリッジを他の色に対応するカートリッジと入れ違えて装着部に装着したり、一部のカートリッジを装着部に装着し忘れたりすると、所望のカラー画像を形成することができない。そこで、各カートリッジに非接触通信型のタグを装着し、各装着部近傍にはタグとの距離がそれぞれ異なるように装置本体側アンテナを設けることが提案されている（例えば、特許文献１参照）。この場合、タグからアンテナが受信した認証データと、その受信強度とに基づき、どのカートリッジがどの装着部に装着されているかを判断することが可能となる。

特開２００５−３１４０３号公報

ところが、特許文献１の装置では、各アンテナからタグに認証データを送信させるための要求信号を、次のようにアンテナ毎に順次出力している。すなわち、制御部は、１つのタグから認証データを受信してその適否を判断した後に、次のタグに対してアンテナを介して要求信号を出力している（例えば、公報の図４参照）。このため、全てのカートリッジに対して要求信号の出力及び認証データの受信が完了して、各カートリッジが各々に応じた装着部に適切に装着されているか否かが判断されるまでに長い時間を要した。そこで、本発明は、各カートリッジが各々に応じた装着部に適切に装着されているか否かを迅速に判断することのできる画像形成装置の提供を目的としてなされた。

上記目的を達するためになされた本発明の画像形成装置は、色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に設けられ、前記要求信号または前記認証データの伝達を遅らせる遅延部と、を備え、前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴としている。

このように構成された本発明の画像形成装置では、制御部は、各色に対応して設けられた装着部に装着された各カートリッジに要求信号を送信する。すると、各カートリッジに設けられた認証データ送信部は、その要求信号に応じて当該カートリッジに対応する認証データを送信し、その認証データを前記制御部が一定時間の間に受信する。

ここで、前記共通の要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、当該認証データに対応するカートリッジが装着された装着部に応じて異なっている。このため、前記制御部は、どのタイミングでどのカートリッジに対応する認証データを受信したかに基づき、どの装着部にどのカートリッジが装着されているかを判断することができる。そこで、前記制御部は、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断する。

このため、本発明の画像形成装置では、制御部は各カートリッジに要求信号を送信し、要求信号を送信してから一定期間の間に、全てのカートリッジの認証データを受信し、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。

なお、前記応答時間を前記装着部に応じて異ならせる構成としては、種々の形態が考えられるが、本発明では、前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に、前記要求信号または前記認証データの伝達を遅らせる遅延部が設けられ、前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記応答時間が前記各装着部に応じて異なる。

この場合、前記制御部と前記装着部との間の、前記要求信号または認証データが伝達される前記経路の少なくとも一部に遅延部が設けられているので、その遅延部において前記要求信号または前記認証データの伝達が遅らされる。しかも、その遅延量は前記装着部毎に異なるので、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。

また、前記目的を達するためになされた本発明は、色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、を備え、前記各装着部に順序が設定され、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とするものであってもよい。

この場合、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信する。このため、順位が上位の前記装着部に装着された前記カートリッジほど、そのカートリッジに対応する前記認証データが遅れて前記制御部に受信される。従って、この場合も、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。また、この場合、各カートリッジから送信される認証データが切れ目なく送信することができるため、前記一定期間が、上述した遅延素子を用いる場合と比べて短くし易い。

第１実施形態の画像形成装置の構成を概略的に表すブロック図である。その画像形成装置におけるデータ送受信を表すタイムチャートである。その画像形成装置のＡＳＩＣの処理を表すフローチャートである。その処理の一部を詳細に表すフローチャートである。第２実施形態の画像形成装置の構成を概略的に表すブロック図である。その画像形成装置におけるデータ送受信を表すタイムチャートである。第３実施形態の画像形成装置の構成を概略的に表すブロック図である。その画像形成装置のコネクタの構成を表す説明図である。その画像形成装置の認証生成回路の処理を表すフローチャートである。その画像形成装置におけるデータ送受信を表すタイムチャートである。第４実施形態の認証生成回路の処理を表すフローチャートである。その処理に対応した上記データ送受信を表すタイムチャートである。

［第１実施形態の構成］
次に、本発明の実施形態を図面と共に説明する。図１は、本発明が適用された第１実施形態の画像形成装置１の構成を概略的に表すブロック図である。図１に示すように、画像形成装置１は、直接転写タンデム方式のカラーレーザプリンタであって、シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ），ブラック（Ｋ）の各色に対応した４つのカートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋを着脱自在に構成されている。なお、以下の説明において、色毎に区別する必要のある場合は各部の符号にＣ（シアン），Ｍ（マゼンタ），Ｙ（イエロー），Ｋ（ブラック）の添え字を付し、区別する必要のない場合は添え字を省略する。また、これらのカートリッジ３は、感光体ドラム，帯電器，現像カートリッジ等を備えた一般的なプロセスカートリッジに、次のような認証生成回路３１（認証データ送信部の一例）とＮＶＲＡＭ３３とを備えたものである。

すなわち、画像形成装置１は、４つのカートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋが適切な位置に挿入（装着）されたときに、各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋの認証生成回路３１Ｃ，３１Ｍ，３１Ｙ，３１Ｋとそれぞれ電気的に接続される装着部の一例としてのコネクタ５Ｃ，５Ｍ，５Ｙ，５Ｋを備えている。また、ＮＶＲＡＭ３３Ｃ，３３Ｍ，３３Ｙ，３３Ｋには各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋの対応する色を表す認証データが記憶されている。そして、認証生成回路３１は、要求信号ｒｅｑをコネクタ５を介して受信したとき、当該カートリッジ３に対応する認証データをコネクタ５を介して送信する。

また、画像形成装置１は、前述の要求信号ｒｅｑをコネクタ５を介して各カートリッジ３に送信すると共に、各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋからコネクタ５Ｃ，５Ｍ，５Ｙ，５Ｋを介して送信されたデータｄａｔａ（Ｃ），ｄａｔａ（Ｍ），ｄａｔａ（Ｙ），ｄａｔａ（Ｋ）を共通のポートを介して受信するＡＳＩＣ７（制御部の一例）を備えている。このＡＳＩＣ７は、ＣＰＵ７Ａ，ＲＯＭ７Ｂ，ＲＡＭ７Ｃを備えており、更に、画像形成装置１の図示省略した筐体表面に設けられた表示部８にも接続されている。

また、コネクタ５ＫからＡＳＩＣ７に至るデータｄａｔａ（Ｋ）の伝達経路には３つの遅延素子９（遅延部の一例）が、コネクタ５ＹからＡＳＩＣ７に至るデータｄａｔａ（Ｙ）の伝達経路には２つの遅延素子９が、コネクタ５ＭからＡＳＩＣ７に至るデータｄａｔａ（Ｍ）の伝達経路には１つの遅延素子９が、それぞれ設けられている。そして、コネクタ５ＣからＡＳＩＣ７に至るデータｄａｔａ（Ｃ）の伝達経路には遅延素子９は設けられていない。各遅延素子９は、各データｄａｔａの伝達を、それぞれ一定時間（例えば１ｍｓ）遅延させる。

このため、各コネクタ５Ｃ，５Ｍ，５Ｙ，５Ｋに各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋが適切に挿入されている場合は、ＡＳＩＣ７から送信された要求信号ｒｅｑに対して、認証データが次のようにＡＳＩＣ７に入力される。すなわち、図２（Ａ）に示すように、各カートリッジ３には同時に要求信号ｒｅｑが入力され、その要求信号ｒｅｑの立ち下がりに同期して各認証生成回路３１は認証データを送信する。コネクタ５ＣからＡＳＩＣ７に至るデータｄａｔａ（Ｃ）の伝達経路には遅延素子９が設けられていないので、シアンに対応した認証データＣは遅延されることなくｄａｔａ（Ｃ）としてＡＳＩＣ７に入力される。これに対して、マゼンタ，イエロー，ブラックに対応した認証データＭ，Ｙ，Ｋは、データｄａｔａ（Ｍ），ｄａｔａ（Ｙ），ｄａｔａ（Ｋ）として１：２：３の遅れ時間をもってＡＳＩＣ７に入力される。

また、誤ってカートリッジ３Ｍ，カートリッジ３Ｙの挿入位置が入れ替わっている場合は、図２（Ｂ）に示すように、１つの遅延素子９に対応した遅れ時間のｄａｔａ（Ｍ）としてイエローに対応した認証データＹがＡＳＩＣ７に入力される。そして、２つの遅延素子９に対応した遅れ時間のｄａｔａ（Ｙ）としてマゼンタに対応した認証データＭが、ＡＳＩＣ７に入力される。また、カートリッジ３Ｍが未挿入で、他のカートリッジ３Ｃ，３Ｙ，３Ｋは適切に挿入されている場合は、図２（Ｃ）に示すように、１つの遅延素子９に対応した遅れ時間のｄａｔａ（Ｍ）として入力されるデータがない。

そこで、ＡＳＩＣ７は、次のような処理によってカートリッジ３の誤挿入，未挿入を検出している。
［第１実施形態の処理及び効果］
図３は、ＡＳＩＣ７においてＣＰＵ７ＡがＲＯＭ７Ｂに記憶されたプログラムに基づいて実行する処理を表すフローチャートである。なお、この処理は、画像形成装置１の電源が投入されたとき、及び、その画像形成装置１の筐体に設けられたカートリッジ３交換用のカバー（図示省略）が閉じられたときに開始される。

図３に示すように、この処理では、先ずＳ１（Ｓはステップを表す：以下同様）にて要求信号出力命令がなされ、各コネクタ５に向けて要求信号ｒｅｑが出力される。続くＳ２では、前述のデータｄａｔａの受信処理が開始され、Ｓ３にてそのデータｄａｔａが受信されたか否かが判断される。データｄａｔａが受信されていない場合は（Ｓ３：Ｎ）、要求信号ｒｅｑが出力されてから所定時間（一定期間の一例）が経過したか否かがＳ４にて判断され、所定時間が経過していない場合は（Ｓ４：Ｎ）、処理は前述のＳ３へ移行する。また、このＳ３，Ｓ４のループ処理中にデータｄａｔａが受信されると（Ｓ３：Ｙ）、Ｓ５にてそのデータｄａｔａが受信時刻に対応付けて記憶され、処理はＳ４へ移行する。

こうして、Ｓ３〜Ｓ５の処理が繰り返し実行される間に所定時間が経過すると（Ｓ４：Ｙ）、処理はＳ６へ移行して受信処理が終了する。続くＳ１０にて、カートリッジ３の番号ｎが０に設定される。ここで、番号ｎは、カートリッジ３Ｃに対して「１」が、カートリッジ３Ｍに対して「２」が、カートリッジ３Ｙに対して「３」が、カートリッジ３Ｋに対して「４」が、それぞれ対応付けられている。

続くＳ１１では、ｎが１つインクリメントされ、Ｓ１２にて、番号ｎに対応するカートリッジ３（以下、カートリッジｎともいう）に対応する認証データが第ｎ時間内にデータｄａｔａとして受信されたか否かが判断される。なお、第ｎ時間とは、要求信号ｒｅｑの立ち下がりから遅延素子９の数０，１，２，３に対応する遅れ時間に応じて上記所定時間内に設定された時間で、各カートリッジ３が適切に挿入されている場合は、図２（Ａ）に示すように、第１時間内に認証データＣが、第２時間内に認証データＭが、第３時間内に認証データＹが、第４時間内に認証データＫが、それぞれ受信される。すなわち、最初にＳ１２へ移行したときは、番号「１」に対応するカートリッジ３Ｃの認証データＣが第１時間内に受信されたか否かが判断される。

カートリッジｎの認証データが第ｎ時間内に受信されている場合は（Ｓ１２：Ｙ）、Ｓ１３にて、ｎ＝４であるか否かが判断され、ｎ≠４の場合は（Ｓ１３：Ｎ）、処理はＳ１１へ移行する。そして、各カートリッジ３が適切に挿入されている場合は、Ｓ１２で肯定判断が繰り返されてｎが４まで順次インクリメントされ（Ｓ１１）、Ｓ１３にて肯定判断されて処理が一旦終了する。一方、カートリッジｎの認証データが第ｎ時間内に受信されていない場合は（Ｓ１２：Ｎ）、Ｓ２０にて、次のようなカートリッジｎの誤挿入，未挿入判断処理が実行されて、処理は前述のＳ１３へ移行する。

図４は、このカートリッジｎの誤挿入，未挿入判断処理を表すフローチャートである。図４に示すように、この処理では、先ず、Ｓ２１にて、番号ｍが０に設定される。続くＳ２２では、ｍが１つインクリメントされ、Ｓ２３にて、ｍが４以下であるか否かが判断される。ｍ≦４の場合は（Ｓ２３：Ｙ）、処理はＳ２４へ移行してｍ＝ｎであるか否かが判断され、ｍ＝ｎの場合は（Ｓ２４：Ｙ）、処理は前述のＳ２２へ、ｍ≠ｎの場合は（Ｓ２４：Ｎ）、処理はＳ２５へ移行する。

Ｓ２５では、カートリッジｎの認証データが第ｍ時間内に受信されているか否かが判断され、受信されていない場合は（Ｓ２５：Ｎ）、処理は前述のＳ２２へ移行する。一方、カートリッジｎの認証データが第ｍ時間内に受信されている場合は（Ｓ２５：Ｙ）、処理はＳ２７へ移行し、カートリッジｎはカートリッジｍの位置に誤挿入されていることが表示部８に表示されて、処理は前述のＳ１３（図３）へ移行する。

また、カートリッジｎの認証データが第ｍ時間内に受信されていると判断されることなく（Ｓ２５：Ｎ）、番号ｍが１から５までインクリメントされてしまった場合は（Ｓ２３：Ｎ）、カートリッジｎが画像形成装置１に挿入されておらず、そのカートリッジｎに対応する認証データが全く受信されていない。そこで、その場合、処理はＳ２８へ移行し、カートリッジｎが未挿入であることが表示部８に表示されて、処理は前述のＳ１３（図３）へ移行する。

このように、本実施形態では、ＡＳＩＣ７は各コネクタ５Ｃ，５Ｍ，５Ｙ，５Ｋへ、各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋに対して共通の要求信号ｒｅｑを送信して所定時間の間に各カートリッジ３の認証データを異なるタイミングで受信する（Ｓ１〜Ｓ４）。各カートリッジ３の認証データを各カートリッジ３の受信すべき時間内にできたかどうかによって、各カートリッジ３が適切に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。

［第２実施形態］
次に、図５は、第２実施形態の画像形成装置５１の構成を概略的に表すブロック図である。なお、この画像形成装置５１は、遅延素子９の配置が画像形成装置１と異なるだけであるので、画像形成装置１と共通の構成については図１で使用した符号を使用して構成の詳細な説明を省略する。

図５に示すように、この画像形成装置５１では、各コネクタ５からＡＳＩＣ７に至るデータｄａｔａの伝達経路には、どの伝達経路にも遅延素子９が設けられていない。代わりに、ＡＳＩＣ７からコネクタ５Ｋに至る要求信号ｒｅｑの伝達経路には３つの遅延素子９が、ＡＳＩＣ７からコネクタ５Ｙに至る要求信号ｒｅｑの伝達経路には２つの遅延素子９が、ＡＳＩＣ７からコネクタ５Ｍに至る要求信号ｒｅｑの伝達経路には１つの遅延素子９が、それぞれ設けられている。ＡＳＩＣ７からコネクタ５Ｃに至る要求信号ｒｅｑの伝達経路には遅延素子９が設けられていない。このため、本実施形態でも、第１実施形態と同様の処理により同様の効果が得られる。

すなわち、図６（Ａ）に示すように、コネクタ５Ｃには要求信号ｒｅｑがそのまま入力されるが、コネクタ５Ｍには要求信号ｒｅｑが遅延素子９の１つ分遅れた要求信号ｒｅｑＭとして、コネクタ５Ｙには要求信号ｒｅｑが遅延素子９の２つ分遅れた要求信号ｒｅｑＹとして、コネクタ５Ｋには要求信号ｒｅｑが遅延素子９の３つ分遅れた要求信号ｒｅｑＫとして、それぞれ入力される。このため、各カートリッジ３が適切に挿入されている場合、図２（Ａ）の場合と同様に、認証データＭ，Ｙ，Ｋが、データｄａｔａ（Ｍ），ｄａｔａ（Ｙ），ｄａｔａ（Ｋ）として１：２：３の遅れ時間をもってＡＳＩＣ７に入力される。

また、誤ってカートリッジ３Ｍ，カートリッジ３Ｙの挿入位置が入れ替わっている場合は、図２（Ｂ）の場合と同様に、認証データＹ，Ｍ，Ｋが、データｄａｔａ（Ｍ），ｄａｔａ（Ｙ），ｄａｔａ（Ｋ）として１：２：３の遅れ時間をもってＡＳＩＣ７に入力される。従って、本実施形態でも、ＡＳＩＣ７は第１実施形態と同様の処理を実行し、その処理によって第１実施形態と同様の効果が生じる。

［第３実施形態］
次に、図７は、第３実施形態の画像形成装置６１の構成を概略的に表すブロック図である。なお、この画像形成装置６１は、遅延素子９を用いず、次のようなコネクタ６５を用いると共にその間の結線を変更した点において画像形成装置１と異なる。本実施形態でも、画像形成装置１と共通の構成については、図１で使用した符号を使用して構成の詳細な説明を省略する。

図７に示すように、本実施形態では、コネクタ６５Ｃがコネクタ６５Ｍに、コネクタ６５Ｍがコネクタ６５Ｙに、コネクタ６５Ｙがコネクタ６５Ｋに、順次接続されている。なお、以下の説明において、コネクタ６５Ｃからコネクタ６５Ｍへ送られるデータをｄａｔａＣＭ、コネクタ６５Ｍからコネクタ６５Ｙへ送られるデータをｄａｔａＭＹ、コネクタ６５Ｙからコネクタ６５Ｋへ送られるデータをｄａｔａＹＫと呼び、コネクタ６５ＫからＡＳＩＣ７に送られるデータを単にｄａｔａと呼ぶ場合がある。

図８は、コネクタ６５Ｍの構成を表す説明図である。なお、他のコネクタ６５Ｃ，６５Ｙ，６５Ｋも同様に構成されている。図８に示すように、コネクタ６５ＭはＡＳＩＣ７側（カートリッジ３とは反対側）に３つの端子６５Ｐ，６５Ｑ，６５Ｒを備えており、カートリッジ３が装着される側に３つの端子６５Ｓ，６５Ｔ，６５Ｕを備えている。端子６５Ｐは、端子６５Ｓに常時接続されているが、図８（Ａ）に示すように、端子６５Ｑ，６５Ｒは、カートリッジ３が装着されていない状態では図示省略した遅延素子を介して互いに接続されている。そして、いずれかのカートリッジ３がコネクタ６５Ｍに接続されると、図８（Ｂ）に示すように、そのカートリッジ３が機械式のスイッチＳＷを押し込むことにより、端子６５Ｑは端子６５Ｔに、端子６５Ｒは６５Ｕに、それぞれ接続される。

いずれのコネクタ６５も、端子６５ＰにはＡＳＩＣ７からの要求信号ｒｅｑが入力可能に構成されている。また、端子６５Ｑはそのコネクタ６５よりも１つ上位のコネクタ６５（コネクタ６５Ｍであればコネクタ６５Ｃ）の端子６５Ｒに、端子６５Ｒはそのコネクタ６５よりも１つ下位のコネクタ６５（コネクタ６５Ｍであればコネクタ６５Ｙ）の端子６５Ｑに、それぞれ接続されている。ただし、順序が最上位のコネクタ６５Ｃの端子６５Ｐはアース電極に、順序が最下位のコネクタ６５Ｋの端子６５ＲはＡＳＩＣ７に、それぞれ接続されている（図７参照）。

このため、例えば、コネクタ６５Ｍにいずれかのカートリッジ３が装着された場合は、そのカートリッジ３の認証生成回路３１に、前述の要求信号ｒｅｑと１つ上位のコネクタ６５ＣからのデータｄａｔａＣＭとが入力される。また、認証生成回路３１から出力されたデータは１つ下位のコネクタ６５ＹへデータｄａｔａＭＹとして送られる。更に、コネクタ６５Ｍにカートリッジ３が装着されていない場合は、コネクタ６５ＣからのデータｄａｔａＣＭが図示省略した遅延素子によって一定の遅れ時間でデータｄａｔａＭＹとしてコネクタ６５Ｙへ送られる。

次に、図９は、各カートリッジ３（カートリッジｎ）の認証生成回路３１で上記遅れ時間と同じ所定時間毎に繰り返し実行される処理を表すフローチャートである。なお、この処理は、認証生成回路３１をＣＰＵ，ＲＯＭ，ＲＡＭ等を備えたマイクロコンピュータとして構成することによりソフトウェアによって実現されてもよく、認証生成回路３１を構成する論理回路等からなるハードウェアによって実現されてもよい。

図９に示すように、この処理では、先ず、Ｓ６１にて、要求信号ｒｅｑが受信されたか否かが判断され、受信されていない場合は（Ｓ６１：Ｎ）、処理はＳ６２へ移行する。Ｓ６２では、認証データが受信されたか否かが判断され、認証データも受信されていない場合は（Ｓ６２：Ｎ）、処理は一旦終了する。一方、要求信号ｒｅｑが受信された場合は（Ｓ６１：Ｙ）、Ｓ６３にて、当該カートリッジ３（カートリッジｎ）の認証データが送信されて一旦処理が終了する。また、認証データが受信された場合は（Ｓ６２：Ｙ）、Ｓ６４にて、その受信された認証データが送信されて一旦処理が終了する。

図１０は、本実施形態におけるデータの送受信を表すタイムチャートであり、図１０（Ａ）は、カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋが適切に挿入されている場合を表している。図１０（Ａ）に示すように、この場合、要求信号ｒｅｑの立ち下がりに同期して各カートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋは自身の認証データＣ，Ｍ，Ｙ，ＫをｄａｔａＣＭ，ｄａｔａＭＹ，ｄａｔａＹＫ，ｄａｔａとして送信する（Ｓ６３）。そして、図９の処理の次の実行タイミングでは、１つ上位のコネクタ６５から送られた認証データが１つ下位のコネクタ６５またはＡＳＩＣに送られ、図９の処理が実行される毎にその処理が繰り返される（Ｓ６４）。そして、ＡＳＩＣ７へはデータｄａｔａとして、認証データがＫ，Ｙ，Ｍ，Ｃの順に入力される。

本実施形態においては、第１実施形態及び第２実施形態と異なり、遅延素子９を用いてＡＳＩＣ７が各カートリッジ３の認証データを受信するタイミングが異なるように構成されていない。各カートリッジ３の認証生成回路３１は、要求信号ｒｅｑを受信すれば、該当するカートリッジ３の認証データを送信し、上位のカートリッジ３から認証データを受信すれば、その認証データを送信する構成となっている。そのため、本実施形態の構成は、各カートリッジ３から送信される認証データが切れ目なく送信することができる。故に、本実施形態は、第１実施形態及び第２実施形態の遅延素子９を用いる構成より、所定時間（図３のＳ１〜Ｓ４）を短くし易い。

また、誤ってカートリッジ３Ｍ，カートリッジ３Ｙの挿入位置が入れ替わっている場合は、ＡＳＩＣ７へはデータｄａｔａとして、認証データがＫ，Ｍ，Ｙ，Ｃの順に入力される。また、カートリッジ３Ｍが未挿入で、他のカートリッジ３Ｃ，３Ｙ，３Ｋは適切に挿入されている場合は、図１０（Ｃ）に示すように、図９の処理の３回目の実行タイミングでｄａｔａとして入力されるはずの認証データＭが欠落する。このため、本実施形態では、カートリッジｎと第ｎ時間との対応関係が逆になるものの図３，図４と同様の処理をＡＳＩＣ７が実行することによって、上記各実施形態と同様に、各カートリッジ３が適切に装着されているか否かを迅速に判断することができる。

［第４実施形態］
図１１は、第４実施形態の認証生成回路３１の処理を表すフローチャートである。なお、本実施形態は、認証生成回路３１の処理を図１１のように変更した点と、ＡＳＩＣ７から要求信号ｒｅｑが上記所定時間毎に４回出力される点とにおいて、第３実施形態と異なっている。

すなわち、本実施形態における認証生成回路３１の処理では、図１１に示すように、先ず、Ｓ７１にて、要求信号ｒｅｑが受信されるまで待機がなされる（Ｓ７１：Ｎ）。要求信号ｒｅｑが受信されると（Ｓ７１：Ｙ）、処理はＳ７２へ移行し、初期値が１に設定されるカウンタＩの値が１であるか否かが判断される。Ｉ＝１の場合は（Ｓ７２：Ｙ）、Ｓ７３にて当該カートリッジ３の認証データが送信され、続くＳ７４にて、カウンタＩの値が１つインクリメントされる。更に続くＳ７５では、Ｉ＝５であるか否かが判断され、Ｉ≠５の場合は（Ｓ７５：Ｎ）、一旦処理が終了する。

一方、Ｉ≠１の場合は（Ｓ７２：Ｎ）、処理はＳ７７へ移行し、認証データが受信されたか否かが判断される。認証データが受信された場合は（Ｓ７７：Ｙ）、Ｓ７８にてその認証データが送信されて、処理は前述のＳ７４へ移行し、認証データが受信されていない場合は（Ｓ７７：Ｎ）、処理はそのまま前述のＳ７４へ移行する。また、Ｓ７４にてカウンタＩがインクリメントされた後、Ｓ７５にてＩ＝５であると判断された場合は、Ｓ７９にてカウンタＩの値が１にリセットされて、処理が終了する。

図１２（Ａ）は、本実施形態においてカートリッジ３Ｃ，３Ｍ，３Ｙ，３Ｋが適切に挿入されている場合のデータの送受信を表すタイムチャートであり、図１２（Ｂ）は、カートリッジ３Ｙ，３Ｍが入れ替わっている場合のタイムチャートである。本実施形態では、最初の要求信号ｒｅｑの立ち下がりに同期して各認証データが送信され（Ｓ７３）、２回目以降の要求信号ｒｅｑの立ち下がりに同期して上位の認証データが下位に送信される。このため、本実施形態でも、第３実施形態と同様に、各カートリッジ３が適切に装着されているか否かを迅速に判断することができる。また、本実施形態では、ＡＳＩＣ７から要求信号ｒｅｑが４回所定間隔で出力され、その要求信号ｒｅｑに同期して認証データの送信がなされるので、要求信号ｒｅｑがクロックのように作用して処理が一層正確に実行できる。

［他の実施形態］
また、本発明は上記実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、本発明におけるカートリッジは、インクジェットプリンタで使用されるインクカートリッジであってもよい。

また、上記各実施形態では、第ｎ時間内にカートリッジｎの認証データを受信したか否かを判断しているが、認証データＣ〜Ｋが所定の順序で４つ全て受信されたか否かのみを判断してもよい。この場合、一部のカートリッジ３が未挿入で挿入されているカートリッジ３の一部が誤った位置に挿入されていることを一度に報知できない場合があるが、一部のカートリッジ３が未挿入であることを報知して全てのカートリッジ３が挿入された後に、改めて一部のカートリッジ３の挿入位置が入れ替わっていることを報知することができる。

また、各カートリッジ３が各々に応じたコネクタ５に挿入されているか否かを判断する方法も、上記以外にも種々考えられる。例えば、各コネクタ５に設けられた記憶媒体またはバーコードから各カートリッジ３の認証生成回路３１が各コネクタ５に割り当てられた遅延時間を読み取り、各認証生成回路３１は要求信号ｒｅｑの立ち下がりから上記読み取った遅延時間だけ遅れて認証データを送信してもよい。このような構成は、ＡＳＩＣ７と認証生成回路３１とが無線で要求信号ｒｅｑ及び認証データＣ〜Ｋの送受信をする場合にも適用することができる。また、要求信号ｒｅｑは、上位のコネクタ６５から下位のコネクタ６５へ順次転送されてもよい。

１，５１，６１…画像形成装置３…カートリッジ５，６５…コネクタ
７…ＡＳＩＣ９…遅延素子３１…認証生成回路

Claims

色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、
前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、
前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、
前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、
前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に設けられ、前記要求信号または前記認証データの伝達を遅らせる遅延部と、
を備え、
前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。
色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、
前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、
前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、
前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、
を備え、
前記各装着部に順序が設定され、
他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。