JP5542623B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5542623B2
JP5542623B2 JP2010250536A JP2010250536A JP5542623B2 JP 5542623 B2 JP5542623 B2 JP 5542623B2 JP 2010250536 A JP2010250536 A JP 2010250536A JP 2010250536 A JP2010250536 A JP 2010250536A JP 5542623 B2 JP5542623 B2 JP 5542623B2
Authority
JP
Japan
Prior art keywords
region
gate
source
drain
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010250536A
Other languages
English (en)
Other versions
JP2012104581A (ja
Inventor
翼 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010250536A priority Critical patent/JP5542623B2/ja
Priority to US13/050,404 priority patent/US8530942B2/en
Publication of JP2012104581A publication Critical patent/JP2012104581A/ja
Priority to US13/954,718 priority patent/US9112016B2/en
Application granted granted Critical
Publication of JP5542623B2 publication Critical patent/JP5542623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
横型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ構造のパワーデバイスにおいて、アバランシェ降伏による正孔電流が増大すると、ドレイン領域をコレクタ、ボディ領域をベース、ソース領域をエミッタとした横型寄生バイポーラトランジスタがターンオンすることがある。横型寄生バイポーラトランジスタがターンオンしてしまうと、ゲートによる制御が不可能となり、ＭＯＳトランジスタは破壊にいたる。
米国特許第６７０７１０４号明細書
寄生動作を抑制し破壊耐量を向上させた半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、第１の領域と、前記第１の領域に対して離間した第２の領域とを有する半導体層と、前記第１の領域の表面に設けられた第１導電形のソース領域と、前記第１の領域の表面に前記ソース領域に隣接して設けられた第２導電形のバックゲート領域と、前記第２の領域の表面に設けられた第１導電形のドレイン領域と、前記第１の領域と前記第２の領域との間の前記半導体層の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域及び前記バックゲート領域に接して設けられたソース電極と、前記ドレイン領域に接して設けられたドレイン電極と、を備え、前記バックゲート領域は、平面視で前記ソース領域から離間し前記ソース領域よりも前記ドレイン領域側に突出した領域を有し、前記ゲート電極は、前記バックゲート領域の前記突出した領域の上を部分的に欠いた平面パターンを有する。
第１実施形態に係る半導体装置の模式平面図。 （ａ）は図１におけるＡ−Ａ’断面図であり、（ｂ）は図１におけるＢ−Ｂ’断面図。 第１実施形態に係る半導体装置の製造方法を示す模式断面図。 第１実施形態に係る半導体装置の製造方法を示す模式断面図。 第１実施形態に係る半導体装置の製造方法を示す模式平面図。 第２実施形態に係る半導体装置の模式平面図。 （ａ）は図６におけるＣ−Ｃ’断面図であり、（ｂ）は図６におけるＤ−Ｄ’断面図。 第２実施形態に係る半導体装置の製造方法を示す模式断面図。 第２実施形態に係る半導体装置の製造方法を示す模式断面図。 第２実施形態に係る半導体装置の製造方法を示す模式断面図。 第２実施形態に係る半導体装置の製造方法を示す模式平面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
以下の実施形態では第１導電形をｎ形、第２導電形をｐ形として説明するが、第１導電形をｐ形、第２導電形をｎ形としてもよい。また、半導体としてはシリコンが用いられる。あるいは、シリコン以外の半導体（例えばＳｉＣ、ＧａＮ等の化合物半導体）を用いてもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の模式平面図であり、ドレイン領域２５、ソース領域２４、バックゲート領域２６およびゲート電極２８の平面レイアウトを示す。
図２（ａ）は図１におけるＡ−Ａ’断面図であり、図２（ｂ）は図１におけるＢ−Ｂ’断面図である。
本実施形態の半導体装置は、図２（ａ）及び（ｂ）に示すように、ｐ形のボディ領域２２とｎ形のドリフト領域２３を含む半導体層を備える。ボディ領域２２及びドリフト領域２３は、ｐ形の基板２１の表面側に設けられている。ボディ領域２２とドリフト領域２３は、ゲート電極２８の下で隣接している。あるいは、ボディ領域２２とドリフト領域２３は、隣接していなくてもよい。
ボディ領域２２の表面に、ｎ＋形のソース領域２４及びｐ＋形のバックゲート領域２６が設けられている。ドリフト領域２３の表面には、ｎ＋形のドレイン領域２５が設けられている。ドレイン領域２５は、ドリフト領域２３よりもｎ形不純物濃度が高い。バックゲート領域２６は、ボディ領域２２よりもｐ形不純物濃度が高い。
また、本実施形態の半導体層は、図１に示す平面視にてゲート電極２８を間に挟んで離間した第１の領域１１と第２の領域１２とを有する。ソース領域２４及びバックゲート領域２６は、第１の領域１１に設けられている。ドレイン領域２５は、第２の領域１２に設けられている。
第１の領域１１と第２の領域１２との間の半導体層の表面上には、ゲート絶縁膜２７を介してゲート電極２８が設けられている。ゲート電極２８の下には、ゲート絶縁膜２７を介して、ボディ領域２２とドリフト領域２３が存在する。
図２（ａ）に示すように、ソース領域２４とドリフト領域２３との間に、ボディ領域２２が介在している。図２（ｂ）に示すように、バックゲート領域２６とドリフト領域２３との間に、ボディ領域２２が介在している。図２（ａ）及び（ｂ）に示すように、ボディ領域２２とドレイン領域２５との間に、ドリフト領域２３が介在している。
ここで、第１の領域１１と第２の領域１２とを結ぶ方向であって、ゲートオン時に主電流が流れる方向（図１における横方向）をゲート長方向とする。そのゲート長方向に対して直交する方向（図１における縦方向）をゲート幅方向とする。
ソース領域２４とバックゲート領域２６とは、ゲート幅方向に交互にレイアウトされている。バックゲート領域２６は、図１に示す平面視で、ソース領域２４よりもドレイン領域２５側に突出した突出領域２６ａを有する。すなわち、バックゲート領域２６のドレイン領域２５側の端は、ソース領域２４のドレイン領域２５側の端よりも、ドレイン領域２５側に位置する。バックゲート領域２６におけるゲート長方向の長さは、ゲート幅方向の長さよりも長い。
ゲート電極２８は、バックゲート領域２６の突出領域２６ａの上を部分的に欠いた平面パターンを有する。すなわち、ゲート電極２８における第１の領域１１側の一部が、図１に示す平面視で、第１の領域１１側に開口した凹状に形成されている。
ゲート電極２８の凹状部２８ａの下に、バックゲート領域２６の突出領域２６ａが形成されている。ゲート電極２８において、バックゲート領域２６とドレイン領域２５との間の部分の長さは、ソース領域２４とドレイン領域２５との間の部分の長さよりも短い。
前述した各半導体領域が形成された半導体層の表面上には、図２（ａ）及び（ｂ）に示すように、ゲート電極２８を覆うように、層間絶縁膜３１が設けられている。層間絶縁膜３１の表面上には、ソース電極３３とドレイン電極３５が設けられている。ソース電極３３とドレイン電極３５とは、図示しない絶縁層によって絶縁分離されている。
ソース電極３３の下には、層間絶縁膜３１を貫通してソース領域２４に達するソースコンタクト電極３２が形成されている。ソース電極３３は、ソースコンタクト電極３２を介して、ソース領域２４と電気的に接続されている。
また、ソース電極３３は、層間絶縁膜３１を介して、バックゲート領域２６上にも設けられている。そのソース電極３３の下には、層間絶縁膜３１を貫通してバックゲート領域２６に達するバックゲートコンタクト電極３６が形成され、バックゲート領域２６は、バックゲートコンタクト電極３６を介して、ソース電極３３と電気的に接続されている。
ドレイン電極３５の下には、層間絶縁膜３１を貫通してドレイン領域２５に達するドレインコンタクト電極３４が形成されている。ドレイン電極３５は、ドレインコンタクト電極３４を介して、ドレイン領域２５と電気的に接続されている。
相対的に、ドレイン電極３５に高電位、ソース電極３３に低電位が印加された状態で、ゲート電極２８に所望のゲート電位が印加されると、ゲート電極２８の下のボディ領域２２の表面側に反転層（ｎチャネル）が形成される。例えば、ソース電極３３には、グランド電位または負電位が印加され、ゲート電極２８には正のゲート電位が印加される。ドレイン電極３５には、ゲート電位よりも高い正電位が印加される。
これにより、ソース領域２４、ｎチャネル、ドリフト領域２３およびドレイン領域２５を介して、ソース電極３３とドレイン電極３５間に電流が流れ、オン状態になる。ボディ領域２２の不純物濃度の制御により、しきい値電圧が調整される。
本実施形態の半導体装置は、ＭＯＳトランジスタのチャネルを二重拡散で形成して高耐圧化を図ったＤＭＯＳ（double diffusion Metal-Oxide-Semiconductor）構造を有する。すなわち、比較的ｎ形不純物濃度が低いドリフト領域２３が設けられている。これにより、ゲートオフ時、ドリフト領域２３が空乏化することで電界を緩和し、高耐圧が得られる。ドリフト領域２３のｎ形不純物濃度や横方向長さを調整することで、所望の耐圧を実現できる。
また、アバランシェブレークダウンが発生すると、正孔電流は、バックゲート領域２６及びバックゲートコンタクト電極３６を介してソース電極３３へと流れる。これにより、素子破壊を防ぐことができる。
一般にＤＭＯＳにおいて、ボディ領域はバックゲート領域に比べて不純物濃度が低く、抵抗が高い。このため、バックゲート領域が、ボディ領域とドリフト領域との境界から遠くなると、ドレイン領域をコレクタ、ボディ領域をベース、ソース領域をエミッタとした寄生バイポーラトランジスタにおけるベース・エミッタ間のｐｎ接合が順方向にバイアスされやすくなり、寄生バイポーラトランジスタが動作しやすなる。
ゲートオフ時、ゲート電極２８の下方におけるドレイン領域２５側の部分で特に電界が高くなりやすく、その部分でアバランシェブレークダウンが起きやすい。
本実施形態では、バックゲート領域２６が、ソース領域２４よりもドレイン領域２５側に突出して設けられている。すなわち、バックゲート領域２６が、ソース領域２４よりも、アバランシェブレークダウンポイントに近い。
このため、アバランシェ電流（正孔電流）が、バックゲート領域２６を介してソース電極３３に抜けやすくなる。これにより、寄生バイポーラトランジスタのベース抵抗が低くなり、寄生バイポーラトランジスタがターンオンし難くなる。この結果、破壊耐量が向上する。
また、破壊耐量が上がることにより、バックゲート領域２６の面積比率を縮小でき、素子面積の縮小を図れる。
バックゲート領域２６におけるゲート長方向の長さは、ゲート幅方向の長さよりも長い。したがって、ソース領域２４の面積の低減を抑えてオン抵抗の増大を抑制しつつ、破壊耐量を向上できる。
次に、図３（ａ）〜図５を参照して、第１実施形態の半導体装置の製造方法について説明する。なお、図３（ａ）〜図４（ｂ）は、図１におけるＢ−Ｂ’断面に対応する。
まず、例えば図示しないマスクを用いたイオン注入法により、ｐ形不純物とｎ形不純物をそれぞれ基板２１に注入する。イオン注入後、熱処理を行うことで、図３（ａ）に示すように、ｐ形のボディ領域２２とｎ形のドリフト領域２３が形成される。
次に、図３（ｂ）に示すように、ボディ領域２２とドリフト領域２３を含む半導体層の表面上にゲート絶縁膜２７を形成し、そのゲート絶縁膜２７上にゲート電極２８を形成する。この後、ゲート電極２８及びゲート絶縁膜２７を、図４（ａ）に示すようにパターニングする。
例えばゲート電極２８上に形成したレジストマスクに選択的に露光及び現像を行って、レジストパターンを形成し、そのレジストパターンをマスクにして、ゲート電極２８を選択的にエッチングする。
ゲート電極２８は、図１に示すように、部分的に凹状部２８ａを有する平面形状にパターニングされる。
ゲート電極２８のパターニング後、図４（ｂ）に示すように、ボディ領域２２の表面にバックゲート領域２６が形成される。
例えば、図５に示すマスク４０を用いたイオン注入法により、ｐ形不純物が導入される。マスク４０には、マスク開口４０ａが形成されている。マスク開口４０ａからは、ゲート電極２８の凹状部２８ａが露出している。さらに、第１の領域１１における凹状部２８ａの横の部分もマスク開口４０ａから露出している。マスク４０は、ソース領域２４が形成される領域とドレイン領域２５が形成される領域を覆っている。
マスク開口４０ａから露出している領域にｐ形不純物を注入した後、熱処理を行うことで、ドレイン領域２５側に突出した突出領域２６ａを含むバックゲート領域２６が形成される。
ゲート電極２８のパターニング時に凹状部２８ａを形成し、そのゲート電極２８をパターニングした後にイオン注入を行うことで、バックゲート領域２６のドレイン領域２５側に突出した突出領域２６ａを自己整合的に形成することができる。
共にｎ＋形であるソース領域２４とドレイン領域２５は、別のマスクを用いたイオン注入法により同時に形成される。ソース領域２４及びドレイン領域２５の形成時、バックゲート領域２６が形成される領域はマスクで覆われている。なお、ソース領域２４及びドレイン領域２５は、バックゲート領域２６より先に形成してもよい。
その後、図２（ａ）及び（ｂ）に示すように、層間絶縁膜３１、コンタクト電極３２、３４、３６、ソース電極３３、ドレイン電極３５などが形成される。
（第２実施形態）
図６は、第２実施形態に係る半導体装置の模式平面図であり、ドレイン領域２５、ソース領域２４、バックゲート領域４６およびゲート電極２８の平面レイアウトを示す。
図７（ａ）は図６におけるＣ−Ｃ’断面図であり、図７（ｂ）は図６におけるＤ−Ｄ’断面図である。
本実施形態の半導体装置は、図７（ａ）及び（ｂ）に示すように、ｐ形のボディ領域２２とｎ形のドリフト領域２３を含む半導体層を備える。ボディ領域２２及びドリフト領域２３は、ｐ形の基板２１の表面側に設けられている。
ボディ領域２２の表面に、ｎ＋形のソース領域２４及びｐ＋形のバックゲート領域４６が設けられている。バックゲート領域４６は、ボディ領域２２よりもｐ形不純物濃度が高い。ドリフト領域２３の表面には、ｎ＋形のドレイン領域２５が設けられている。
また、本実施形態の半導体層は、図６に示す平面視にてゲート電極２８を間に挟んで離間した第１の領域５１と第２の領域５２とを有する。ソース領域２４及びバックゲート領域４６は、第１の領域５１に設けられている。ドレイン領域２５は、第２の領域５２に設けられている。
第１の領域５１と第２の領域５２との間の半導体層の表面上には、ゲート絶縁膜２７を介してゲート電極２８が設けられている。ゲート電極２８の下には、ゲート絶縁膜２７を介して、ボディ領域２２とドリフト領域２３が存在する。ゲート電極２８の下方において、ボディ領域２２とドリフト領域２３との間には、ｐ形の基板２１が介在している。あるいは、ボディ領域２２とドリフト領域２３とが隣接していてもよい。
ドリフト領域２３の表面には、例えばＳＴＩ（Shallow Trench Isolation）構造のフィールド絶縁膜４７が設けられている。フィールド絶縁膜４７は、ドレイン領域２５におけるゲート電極２８側に隣接している。
図７（ａ）に示すように、ソース領域２４と基板２１との間に、ボディ領域２２が介在している。図７（ｂ）に示すように、バックゲート領域４６と基板２１との間に、ボディ領域２２が介在している。
本実施形態においても、第１の領域５１と第２の領域５２とを結ぶ方向であって、ゲートオン時に主電流が流れる方向（図６における横方向）をゲート長方向とする。そのゲート長方向に対して直交する方向（図６における縦方向）をゲート幅方向とする。
図６に示すように、バックゲート領域４６は、ソース領域２４に挟まれてゲート幅方向に延びる領域４６ａと、その領域４６ａに対して交差してゲート長方向に延びる領域４６ｂとを有する。さらに、領域４６ｂは、ソース領域２４よりもドレイン領域２５側に突出した突出領域４６ｃを有する。すなわち、バックゲート領域４６のドレイン領域２５側の端は、ソース領域２４のドレイン領域２５側の端よりも、ドレイン領域２５側に位置する。
ゲート電極２８は、バックゲート領域４６の突出領域４６ｃの上を部分的に欠いた平面パターンを有する。すなわち、ゲート電極２８における第１の領域５１側の一部が、図６に示す平面視で、第１の領域５１側に開口した凹状に形成されている。
ゲート電極２８の凹状部２８ａの下に、バックゲート領域４６の突出領域４６ｃが形成されている。ゲート電極２８において、バックゲート領域４６の突出領域４６ｃとドレイン領域２５との間の部分の長さは、ソース領域２４とドレイン領域２５との間の部分の長さよりも短い。
前述した各半導体領域が形成された半導体層の表面上には、図７（ａ）及び（ｂ）に示すように、ゲート電極２８を覆うように、層間絶縁膜３１が設けられている。層間絶縁膜３１の表面上には、ソース電極３３とドレイン電極３５が設けられている。ソース電極３３とドレイン電極３５とは、図示しない絶縁層によって絶縁分離されている。
ソース電極３３の下には、層間絶縁膜３１を貫通してソース領域２４及びバックゲート領域４６に達するコンタクト電極３２が形成されている。ソース電極３３は、コンタクト電極３２を介して、ソース領域２４及びバックゲート領域４６と電気的に接続されている。
ドレイン電極３５の下には、層間絶縁膜３１を貫通してドレイン領域２５に達するコンタクト電極３４が形成されている。ドレイン電極３５は、コンタクト電極３４を介して、ドレイン領域２５と電気的に接続されている。
相対的に、ドレイン電極３５に高電位、ソース電極３３に低電位が印加された状態で、ゲート電極２８に所望のゲート電位が印加されると、ゲート電極２８の下のボディ領域２２及びｐ形基板２１の表面側に反転層（ｎチャネル）が形成される。例えば、ソース電極３３には、グランド電位または負電位が印加され、ゲート電極２８には正のゲート電位が印加される。ドレイン電極３５には、ゲート電位よりも高い正電位が印加される。
これにより、ソース領域２４、ｎチャネル、ドリフト領域２３およびドレイン領域２５を介して、ソース電極３３とドレイン電極３５間に電流が流れ、オン状態になる。ボディ領域２２の不純物濃度の制御により、しきい値電圧が調整される。
また、ゲートオフ時、ドリフト領域２３が空乏化することで電界を緩和し、高耐圧が得られる。さらに、ゲート電極２８のドレイン端側に発生する高電界をフィールド絶縁膜４７に負担させることができるため、より耐圧を向上できる。
また、バックゲート領域４６が、ソース領域２４よりもドレイン領域２５側に突出して設けられている。すなわち、バックゲート領域４６が、ソース領域２４よりも、アバランシェブレークダウンポイントに近い。
このため、アバランシェ電流（正孔電流）が、バックゲート領域４６を介してソース電極３３に抜けやすくなる。これにより、寄生バイポーラトランジスタのベース抵抗が低くなり、寄生バイポーラトランジスタがターンオンし難くなる。この結果、破壊耐量が向上する。
また、破壊耐量が上がることにより、バックゲート領域４６の面積比率を縮小でき、素子面積の縮小を図れる。
次に、図８（ａ）〜図１１を参照して、第２実施形態の半導体装置の製造方法について説明する。なお、図８（ａ）〜図１０（ｂ）は、図６におけるＤ−Ｄ’断面に対応する。
まず、図８（ａ）に示すように、例えばＲＩＥ（Reactive Ion Etching）法で、基板２１の表面にトレンチｔを形成する。この後、トレンチｔ内に、図８（ｂ）に示すように、絶縁物（例えばシリコン酸化物）を埋め込む。これにより、例えばＳＴＩ構造のフィールド絶縁膜４７が形成される。
次に、例えば図示しないマスクを用いたイオン注入法により、ｐ形不純物とｎ形不純物をそれぞれ基板２１に注入する。イオン注入後、熱処理を行うことで、図９（ａ）に示すように、ｐ形のボディ領域２２とｎ形のドリフト領域２３が形成される。
次に、図９（ｂ）に示すように、ボディ領域２２とドリフト領域２３を含む半導体層の表面上及びフィールド絶縁膜４７の表面上にゲート絶縁膜２７を形成し、そのゲート絶縁膜２７上にゲート電極２８を形成する。この後、ゲート電極２８及びゲート絶縁膜２７を、図１０（ａ）に示すようにパターニングする。
ゲート電極２８は、図６に示すように、部分的に凹状部２８ａを有する平面形状にパターニングされる。
ゲート電極２８のパターニング後、図１０（ｂ）に示すように、ボディ領域２２の表面にバックゲート領域４６が形成される。
例えば、図１１に示すマスク６０を用いたイオン注入法により、ｐ形不純物が導入される。マスク６０には、マスク開口６０ａが形成されている。マスク開口６０ａからは、ゲート電極２８の凹状部２８ａが露出している。さらに、第１の領域５１における凹状部２８ａの横の部分もマスク開口６０ａから露出している。さらに、バックゲート領域４６のゲート幅方向に延びる領域４６ａが形成される領域もマスク開口６０ａから露出している。マスク６０は、ソース領域２４が形成される領域とドレイン領域２５が形成される領域を覆っている。
マスク開口６０ａから露出している領域にｐ形不純物を注入した後、熱処理を行うことで、ドレイン領域２５側に突出した突出領域４６ａを含むバックゲート領域４６が形成される。
ゲート電極２８のパターニング時に凹状部２８ａを形成し、そのゲート電極２８をパターニングした後にイオン注入を行うことで、バックゲート領域４６のドレイン領域２５側に突出した突出領域４６ａを自己整合的に形成することができる。
共にｎ＋形であるソース領域２４とドレイン領域２５は、別のマスクを用いたイオン注入法により同時に形成される。ソース領域２４及びドレイン領域２５の形成時、バックゲート領域４６が形成される領域はマスクで覆われている。なお、ソース領域２４及びドレイン領域２５は、バックゲート領域４６より先に形成してもよい。
その後、図７（ａ）及び（ｂ）に示すように、層間絶縁膜３１、コンタクト電極３２、３６、ソース電極３３、ドレイン電極３５などが形成される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１，５１…第１の領域、１２，５２…第２の領域、２２…ボディ領域、２３…ドリフト領域、２４…ソース領域、２５…ドレイン領域、２６，４６…バックゲート領域、２７…ゲート絶縁膜、２８…ゲート電極、３３…ソース電極、３５…ドレイン電極、４０，６０…マスク、４０ａ，６０ａ…マスク開口、４７…フィールド絶縁膜

Claims (3)

  1. 第１の領域と、前記第１の領域に対して離間した第２の領域とを有する半導体層と、
    前記第１の領域の表面に設けられた第１導電形のソース領域と、
    前記第１の領域の表面に前記ソース領域に隣接して設けられた第２導電形のバックゲート領域と、
    前記第２の領域の表面に設けられた第１導電形のドレイン領域と、
    前記第１の領域と前記第２の領域との間の前記半導体層の表面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記ソース領域及び前記バックゲート領域に接して設けられたソース電極と、
    前記ドレイン領域に接して設けられたドレイン電極と、
    を備え、
    前記バックゲート領域は、平面視で前記ソース領域から離間し前記ソース領域よりも前記ドレイン領域側に突出した領域を有し、
    前記ゲート電極は、前記バックゲート領域の前記突出した領域の上を部分的に欠いた平面パターンを有することを特徴とする半導体装置。
  2. 前記ゲート電極において、前記バックゲート領域と前記ドレイン領域との間の部分の長さは、前記ソース領域と前記ドレイン領域との間の部分の長さよりも短いことを特徴とする請求項１記載の半導体装置。
  3. 半導体層における第１の領域と第２の領域との間の表面上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ゲート電極を形成する工程と、
    前記第１の領域の表面に第１導電形のソース領域を、前記第２の領域の表面に第１導電形のドレイン領域を形成する工程と、
    前記第１の領域の表面に、前記ソース領域よりも前記ドレイン領域側の端を前記ドレイン領域側に突出させて前記ソース領域に隣接した第２導電形のバックゲート領域を形成する工程と、
    前記ソース領域及び前記バックゲート領域上にソース電極を形成する工程と、
    前記ドレイン領域上にドレイン電極を形成する工程と、
    を備え、
    前記ゲート電極における前記第１の領域側の一部を、平面視で凹状に形成し、
    前記バックゲート領域を形成する工程は、前記ソース領域に対応する部分の上を覆い前記ゲート電極の前記凹状に形成した部分を露出させる開口を有する第１のマスクを前記ゲート電極の上に形成し、前記第１のマスクと前記ゲート電極とをマスクにして、前記ゲート電極の前記凹状に形成した部分であって前記ソース領域に対応する部分から離間した部分の下に第２導電形不純物を導入する工程を含むことを特徴とする半導体装置の製造方法。
JP2010250536A 2010-11-09 2010-11-09 半導体装置及びその製造方法 Expired - Fee Related JP5542623B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010250536A JP5542623B2 (ja) 2010-11-09 2010-11-09 半導体装置及びその製造方法
US13/050,404 US8530942B2 (en) 2010-11-09 2011-03-17 Semiconductor device and method of fabricating the same
US13/954,718 US9112016B2 (en) 2010-11-09 2013-07-30 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250536A JP5542623B2 (ja) 2010-11-09 2010-11-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012104581A JP2012104581A (ja) 2012-05-31
JP5542623B2 true JP5542623B2 (ja) 2014-07-09

Family

ID=46018793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250536A Expired - Fee Related JP5542623B2 (ja) 2010-11-09 2010-11-09 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8530942B2 (ja)
JP (1) JP5542623B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867953B1 (ko) 2011-12-22 2018-06-18 삼성전자주식회사 반도체 소자 및 반도체 소자의 형성 방법
CN103700703B (zh) * 2013-12-30 2016-09-28 杭州电子科技大学 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件
US9306059B2 (en) * 2014-03-20 2016-04-05 Kinetic Technologies Power semiconductor transistor with improved gate charge
JP7526010B2 (ja) * 2020-03-04 2024-07-31 ローム株式会社 半導体装置
JP7821718B2 (ja) * 2022-11-24 2026-02-27 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186421B2 (ja) * 1994-05-13 2001-07-11 富士電機株式会社 半導体装置の製造方法
US6489653B2 (en) 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
US20020079514A1 (en) * 2000-12-27 2002-06-27 Hower Philip L. Metal-oxide-semiconductor transistor structure and method of manufacturing same
US7671411B2 (en) * 2006-03-02 2010-03-02 Volterra Semiconductor Corporation Lateral double-diffused MOSFET transistor with a lightly doped source
JP2007258283A (ja) * 2006-03-21 2007-10-04 Toyota Motor Corp 絶縁ゲート型半導体装置
JP5168914B2 (ja) * 2007-01-23 2013-03-27 株式会社デンソー 半導体装置の製造方法
JP2009277963A (ja) 2008-05-16 2009-11-26 Toshiba Corp 半導体装置
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
JP4897029B2 (ja) * 2009-11-09 2012-03-14 株式会社東芝 半導体装置
US20120007140A1 (en) * 2010-07-12 2012-01-12 National Semiconductor Corporation ESD self protecting NLDMOS device and NLDMOS array

Also Published As

Publication number Publication date
JP2012104581A (ja) 2012-05-31
US8530942B2 (en) 2013-09-10
US20120112274A1 (en) 2012-05-10
US9112016B2 (en) 2015-08-18
US20140035031A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
JP5715804B2 (ja) 半導体装置及びその製造方法
JP6320545B2 (ja) 半導体装置
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
JP4860929B2 (ja) 半導体装置およびその製造方法
JP6591312B2 (ja) 半導体装置
CN104603949B (zh) 半导体器件
CN105590962A (zh) 碳化硅半导体装置和用于制造碳化硅半导体装置的方法
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2014027182A (ja) 半導体装置
JP2010278312A (ja) 半導体装置
TW201943081A (zh) 半導體裝置及其製造方法
US7986004B2 (en) Semiconductor device and method of manufacture thereof
WO2014207793A1 (ja) 半導体装置およびその製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN102254947A (zh) 半导体装置及其制造方法
US9112016B2 (en) Semiconductor device and method of fabricating the same
JP5280142B2 (ja) 半導体装置およびその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP4955958B2 (ja) 半導体装置
JP5833274B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP5339789B2 (ja) 半導体装置
JP2010157591A (ja) 半導体装置およびその製造方法
JP2009259968A (ja) 半導体装置及びその製造方法
JP2007115791A (ja) 半導体装置およびその製造方法
JP2007317775A (ja) 絶縁ゲート型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

LAPS Cancellation because of no payment of annual fees