JP5545751B2

JP5545751B2 - ピークホールド回路及びボトムホールド回路

Info

Publication number: JP5545751B2
Application number: JP2010262097A
Authority: JP
Inventors: 健一諸熊; 学塚本; 和康西川; 淳冨澤; 英樹島内; 義範舘沼; 裕司川野; 浩小林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-11-25
Filing date: 2010-11-25
Publication date: 2014-07-09
Anticipated expiration: 2030-11-25
Also published as: JP2012114684A

Description

本発明は、入力信号のピーク値を検出して保持するピークホールド回路、及び入力信号のボトム値を検出して保持するボトムホールド回路に関する。

例えば、車載機器のセンサにおいて、センサ信号は温度によって経時変化するため、ピークホールド回路を用いてセンサ信号を補正又は制御する必要がある。センサ信号の補正又は制御を精度良く行うには、センサ信号のピーク値を精度良く検出する必要がある。このため、ピークホールド回路はセンサ信号のピーク値を精度良く検出する必要がある。また車載機器では高温動作においてもその精度を保つ必要がある。

例えば、ピークホールド回路でピーク値を精度良く検出する一例が特許文献１に示されている。特許文献１のピークホールド回路は、ゲートに入力信号電圧が印加される第１のトランジスタと、ゲートに出力電圧が印加されソースが前記第１のトランジスタと共通接続されて定電流源から定電流の配給を受ける第２のトランジスタとからなる差動増幅器と、前記第２のトランジスタのドレイン電流と等しい電流を前記第１のカレントミラー回路と、前記第１のトランジスタの負荷に流れる電流に比例する大きさの充電電流を生成する第２のカレントミラー回路と、充電電流により充電されるキャパシタからなり、当該キャパシタの端子電圧を出力電圧として用いるようにしたことを特徴とする。

特許文献１に記載の発明では、入力信号電圧がキャパシタに保持しているピーク電圧（出力電圧）より高い時に、キャパシタに充電電流が流れる。この充電電流は第２のカレントミラー回路によって生成され、その大きさは差動増幅器の第１のトランジスタに流れる電流から第２のトランジスタに流れる電流を差し引いた分、すなわち当該第２のトランジスタの負荷に流れる電流に等しいので、入力電圧と出力電圧との差が小さくなる、すなわち充電により出力電圧が入力信号電圧に近づくに従って小さくなる。そして、出力電圧が入力信号電圧に等しくなると、差動増幅器の第１、第２のトランジスタに流れる電流は等しくなるので、充電電流は０になる。このように、特許文献１に記載の発明では、キャパシタの充電に従って充電電流は０に近づくので、出力電圧は入力信号電圧のピーク値を越えることがなくなり、ピークホールド回路のピーク値を精度良く検出することができる。

例えば、ピークホールド回路でピーク値を精度良く検出する一例が特許文献２に示されている。特許文献２のピークホールド回路は、キャパシタと、前記キャパシタを充電、又は放電する電流源と、前記電流源を前記キャパシタに接続するスイッチと、前記スイッチと前記キャパシタとの接続ノードの電位と、入力信号の電位とを比較し、この比較結果に応じて前記スイッチを開閉させるコンパレータと、前記スイッチと前記キャパシタとの接続ノードの電位をバッファし、出力信号を出力するバッファと、前記出力信号の電位と前記入力信号の電位とを比較し、前記入力信号の電位と前記出力信号の電位との電位差が小さくなるのにしたがって、前記電流源が流す電流が小さくなるように前記電流源に制動をかける制動器とを含むピーク又はボトム検出回路を具備することを特徴とする半導体集積回路装置。

特許文献２に記載の発明では、出力信号と入力信号の電位とを比較し、入力信号の電位と出力信号の電位との電位差が小さくなるのにしたがって、電流源が流す電流が小さくなるように電流源に制動をかける制動器を具備する。このため、キャパシタへのチャージ電流を、出力信号と入力信号との差が小さくなるのにしたがって減らすことができる。

このように出力信号と入力信号との差が小さくなるに従ってチャージ電流を減らせば、チャージ電流がコントロールされなかった従来に比べて、キャパシタへのチャージを、より確実なタイミングで速やかに終了させることができる。よって、出力信号が入力信号のピークレベルを越えるような現象は生じ難くなり、ピークホールド回路の精度が大幅に向上する。

特開平７−２２９２４号公報特開２０００−１３１３５２号公報

特許文献１に記載の発明では、ピーク値を検出するため、第１のトランジスタの負荷に流れる電流に比例する大きさの充電電流を生成する第２のカレントミラー回路は、充電電流により充電されるキャパシタに接続される。高温動作時では、キャパシタに接続される第２のカレントミラー回路のリーク電流が増大する。高温動作時に増加する第２のカレントミラー回路に流れるリーク電流が接地方向に流れた場合、ピーク値検出後、充電電流により充電されるキャパシタに充電した電圧すなわち出力電圧は、第２のカレントミラー回路に流れる接地方向のリーク電流の増大によって、徐々に減少する。

また、高温動作時に増加する第２のカレントミラー回路に流れるリーク電流が電圧源から流れ込んだ場合、ピーク値検出後、充電電流により充電されるキャパシタに充電した電圧すなわち出力電圧は、電圧源から流れ込んだ第２のカレントミラー回路のリーク電流の増大によって、徐々に増加する。また、高速にピーク値検出を行う場合、第２のカレントミラー回路のトランジスタの面積を大きくし、第１のトランジスタの負荷に流れる電流に比例する大きさの充電電流を大きくする必要がある。しかし、第２のカレントミラー回路のトランジスタの面積を大きくすると、高温動作時に生じるリーク電流がさらに増大する。このように、高温動作時では増加する第２のカレントミラー回路のリーク電流によって、出力電圧が増加又は減少し、ピークホールド回路のピーク値を検出する精度が劣化する。

特許文献２に記載の発明では、ピークホールド回路の精度を向上させるため、スイッチとキャパシタとの接続ノードの電位をバッファし、出力信号を出力するバッファと、出力信号の電位と入力信号の電位を比較し、入力信号の電位と前記出力信号の電位との電位差が小さくなるのにしたがって、電流源が流す電流が小さくなるように電流源に制動をかける制動器を含む。しかし、出力信号を出力するバッファと制動器を用いることによってピークホールド回路の回路面積が拡大する。

また、特許文献２に記載の発明では、出力信号を出力するバッファにプロセスばらつきによってオフセット電圧が生じた場合、キャパシタに充電した出力電圧とその電圧をバッファした出力電圧とに差が生じ、ピークホールド回路のピーク値を検出する精度が劣化する。さらに、入力信号と出力信号を比較する制動器の出力は、出力信号を出力するバッファに生じるオフセット電圧の影響を受け、電流源が流す電流量に誤差が生じ、ピークホールド回路のピーク値を検出する精度が劣化する。さらに、出力信号を出力するバッファと同様に入力信号と出力信号を比較する制動器にプロセスばらつきによってオフセット電圧が生じた場合、電流源が流す電流量に誤差が生じ、ピークホールド回路のピーク値を検出する精度が劣化する。

本発明の目的は以上の問題点を解決し、ピークホールド回路のピーク値を検出する精度を向上させ、高温動作に生じるピーク値を検出する精度劣化を抑制し、さらに回路面積を低減させるピークホールド回路を提供することにある。

本発明の別の目的は以上の問題点を解決し、ボトムホールド回路のボトム値を検出する精度を向上させ、高温動作に生じるボトム値を検出する精度劣化を抑制し、さらに回路面積を低減させるボトムホールド回路を提供することにある。

本発明に係るピークホールド回路は、入力信号のピーク値に等しい電圧を検出して保持した後、出力電圧として出力するピークホールド回路において、
ゲートに入力信号が印加される第１のトランジスタと、ゲートに出力電圧が印加されソースが前記第１のトランジスタのソースと共通接続されて定電流源から定電流の配給を受ける第２のトランジスタとを含む第１の差動入力回路と、
前記第２のトランジスタのドレインに流れる電流と等しい電流を前記第１のトランジスタのドレインに流し込む第１のカレントミラー回路と、
ゲートが前記第２のトランジスタのドレインに接続され前記第２のトランジスタのドレインに流れる電流に比例する充電電流を生成する第３のトランジスタと、
ゲートが前記第１のトランジスタのドレインに接続され、ソースが前記第３のトランジスタのドレインに接続され、ドレインがキャパシタに接続される第４のトランジスタと、
一端が出力端子に接続され前記充電電流により充電されるキャパシタとを備え、
前記キャパシタの端子電圧を出力電圧として用い、
前記入力信号が前記出力信号より大きい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を増幅し、前記第１のトランジスタのドレインの電圧を前記第４のトランジスタのしきい値よりも低くすることで、前記第４のトランジスタをオンし、前記第３のトランジスタで生成する充電電流を前記キャパシタに充電し、
前記入力信号が前記出力信号より小さい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を、前記入力信号が前記出力信号より大きい場合とは逆極性で増幅し、前記第１のトランジスタのドレイン電圧を前記第４のトランジスタのしきい値よりも高くすることで、前記第４のトランジスタをオフし、前記キャパシタへの電流の充電を止め、出力信号を保持することで、入力信号のピーク値を検出することを特徴とする。

従って、本発明によれば、出力電圧が入力電圧のピーク値に近づくに従ってキャパシタに充電又は放電する充電電流又は放電電流を小さくすることで、出力電圧が入力信号のピーク値又はボトム値を越えることがなく、ピークホールド回路の検出精度を大幅に向上できる。

本発明の実施の形態１に係るピークホールド回路を示す回路図である。本発明の実施の形態１の変形例に係るピークホールド回路に設けられる第１のカスコード型カレントミラー回路４０を示す回路図である。図１及び図２のピークホールド回路の動作を示す電圧及び電流の波形図である。図１及び図２のピークホールド回路において出力電圧ＶＯＵＴ＞入力電圧ＶＩＮの時のキャパシタ１７に流れる電流Ｉ３の温度特性を示す特性図である。本発明の実施の形態２に係るボトムホールド回路を示す回路図である。図５のボトムホールド回路の動作を示す電圧及び電流の波形図である。本発明の実施の形態３に係るボトムホールド回路を示す回路図である。本発明の実施の形態１の変形例に係るピークホールド回路に設けられる第１のカスコード型カレントミラー回路４６を示す回路図である。図７及び図８のボトムホールド回路の動作を示す電圧及び電流の波形図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。また、以下の回路は一回路例であり、これらに限定されない。

実施の形態１．
図１は本発明の実施の形態１に係るピークホールド回路を示す回路図である。図１に示す実施の形態１に係るピークホールド回路は、入力信号（入力電圧）ＶＩＮのピーク値を検出して保持した後、出力電圧ＶＯＵＴとして出力する回路であって、図１に示すように、差動増幅回路１２と、２つのトランジスタ１３，１４と、出力電圧ＶＯＵＴを充電するキャパシタ１７と、定電圧源１８とを備えて構成される。ここで、第１の差動増幅回路１２は、第１の差動入力回路７と第１のカレントミラー回路１０とを備えて構成される。

前記第１の差動増幅回路１２を構成する前記第１の差動入力回路７は、
（ａ）ゲートに入力信号ＶＩＮが印加される第１のトランジスタ５と、
（ｂ）ゲートに出力電圧ＶＯＵＴが印加されかつソースが前記第１のトランジスタ５のソースと共通接続される第２のトランジスタ６と、
（ｃ）前記第１のトランジスタ５と前記第２のトランジスタ６の共通接続されたソースに接続する定電流源１１と
を備えて構成される。なお、定電流源１１の一端は前記第１及び第２のトランジスタ５，６のソースに接続される一方、その他端はグランドに接続される。

また、前記第１の差動増幅回路１２を構成する前記第１のカレントミラー回路１０は、
（ａ）ソースが電圧Ｖ_ＤＤの電圧源３に接続され、ドレインが前記第１の差動入力回路７を構成する前記第１のトランジスタ５のドレインに接続され、ゲートが第４のトランジスタ９のゲートとドレインに共通接続される第３のトランジスタ８と、
（ｂ）ソースが電圧源３に接続され、共通接続されるゲートとドレインが前記第１の差動入力回路７を構成する前記第２のトランジスタ６のドレインと前記第３のトランジスタ８のゲートに接続される第４のトランジスタ９と
を備えて構成される。

さらに、前記第５のトランジスタ１３は、そのソースが電圧源３に接続され、そのゲートが前記第１の差動入力回路７を構成する前記第２のトランジスタ６のドレインに接続され、前記第２のトランジスタ６のドレインに流れる電流Ｉ１に比例する充電電流Ｉ２をドレインに生成する。前記第６のトランジスタ１４は、そのゲートが前記第１の差動入力回路７を構成する前記一のトランジスタ５のドレイン（ノード１６）に接続され、そのソースが前記第５のトランジスタ１３のドレインに接続され、そのドレインが出力端子２に接続される。なお、前記第１の差動入力回路７を構成する前記第１のトランジスタ５のドレインのノード１６は、前記第１の差動増幅回路１２の出力ノードである。

キャパシタ１７は出力電圧ＶＯＵＴを充電し、ぞれぞれの一端が出力端子２と定電圧源１８に接続される。ここで、定電圧源１８はキャパシタ１８の定電圧源１８に接続される一端を所定の電位（例えば、正電位）に固定するために設けられ、当該一端はグランド４に接続してもよく、電位を固定することができればよい。

図２は本発明の実施の形態１の変形例に係るピークホールド回路に設けられる第１のカスコード型カレントミラー回路４０を示す回路図である。第１のカレントミラー回路１０は、図２に示す第１のカスコード型カレントミラー回路４０でも、図１のピークホールド回路を実現できる。

図２に示す第１のカスコード型カレントミラー回路４０は、
（ａ）ソースが電圧源３に接続され、ゲートが第８トランジスタ３７のゲートと第１０のトランジスタ３９のドレインに共通接続され、ドレインが第９のトランジスタ３８のソースに接続される第７のトランジスタ３６と、
（ｂ）ソースが電圧源３に接続され、ゲートが前記第１０のトランジスタ３９のドレインと前記第７のトランジスタ３６のゲートに共通接続され、ドレインが前記第１０のトランジスタ３９のソースに接続される第８のトランジスタ３７と、
（ｃ）ソースが前記第７のトランジスタ３６のドレインに接続され、ゲートが前記第１０のトランジスタ３９のゲートと定電圧源４１に接続され、ドレインが前記第１の差動入力回路７を構成する前記第１のトランジスタ５のドレインに接続される第９のトランジスタ３８と、
（ｄ）ソースが前記第８のトランジスタ３７のドレインに接続され、ゲートが前記第９のトランジスタ３８のゲートと定電圧源４１に接続され、ドレインが前記第８のトランジスタ３７のゲートと前記第１の差動入力回路７を構成する前記第２のトランジスタ６のドレインに接続される第１０のトランジスタ３９と
を備えて構成され、前記第２のトランジスタ６のドレインに流れる電流Ｉ１と等しい電流を前記第１のトランジスタ５のドレインに流す。

図３は図１及び図２のピークホールド回路の動作を示す電圧及び電流の波形図である。図３を参照して、当該回路の動作を説明する。図３に示す如く、出力電圧ＶＯＵＴは、時刻ｔ１まで入力信号ＶＩＮのピーク値を充電し、時刻ｔ１で入力信号ＶＩＮのピーク値を検出する。時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮの電圧より小さい時、第１の差動増幅回路１２の出力ノード１６の電圧、つまり第６のトランジスタ１４のゲートに掛かる電圧は徐々に高くなり、第６のトランジスタ１４は徐々にオフ状態となる。この時、時刻ｔ１までの間、第６のトランジスタ１４が徐々にオフ状態となるため、第５のトランジスタ１３のドレイン電圧は徐々に電圧源３の電圧に近づき、時刻ｔ１で電圧源３の電圧となる。従って、時刻ｔ１までの間、第６のトランジスタ１４が徐々にオフ状態になることで第５のトランジスタ１３のドレイン電圧が徐々に電圧源３に近づき、第５のトランジスタ１３のドレインとソース間の電圧は小さくなり、第５のトランジスタ１３のドレインに流れる充電電流Ｉ２は徐々に小さくなる。そして、時刻ｔ１で充電電流Ｉ２はゼロになる。このように、時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮのピーク値に近づくに従って、第６のトランジスタ１４は徐々にオフ状態となり、充電電流Ｉ２を小さくすることで、キャパシタ１７への充電の行き過ぎを防止することができ、ピークホールド回路のピーク値を検出する精度が向上する。

図４は図１及び図２のピークホールド回路において出力電圧ＶＯＵＴ＞入力電圧ＶＩＮの時のキャパシタ１７に流れる電流Ｉ３の温度特性を示す特性図である。図１のピークホールド回路では、入力信号ＶＩＮのピーク値を検出後（時刻ｔ１後）、第６のトランジスタ１４はオフ状態となり、キャパシタ１７と第５のトランジスタ１３を切り離すことで、温度が高くなるに従って増加する第５のトランジスタ１３のリーク電流の影響を受けなくし、図４に示す如く、出力電圧ＶＯＵＴが入力信号ＶＩＮより高くなった時、第６のトランジスタ１４が有る場合は、第６のトランジスタ１４が無い場合と比べてキャパシタ１７に流れる電流Ｉ３を小さくすることができるため、高温動作時のピークホールド回路のピーク値を検出する精度の劣化を抑制することができる。

また、出力電圧ＶＯＵＴは、高速でピーク値を検出するために、第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ１３を大きくすることで、充電電流Ｉ２を増やしても、第６のトランジスタ１４を用いることでピーク値検出後の第５のトランジスタ１３のリーク電流の影響を受けない。そのため、本実施の形態に係るピークホールド回路は、高温動作時に高速でピーク値を検出する場合でも、第５のトランジスタ１３の影響を受けることが無いため、ピーク値を検出する精度の劣化を抑制することができる。

また、本実施の形態に係るピークホールド回路では、特許文献２の出力信号を出力するバッファや電流源が流す電流が小さくなるように制動をかける制動器を用いることなく、第１のカレントミラー回路１０のノード１５に接続する第５のトランジスタ１３と、出力電圧ＶＯＵＴが入力信号ＶＩＮの電圧に近づくに従って、徐々にオフ状態に近づく第６のトランジスタ１４を用いることでピークホールド回路の精度を向上させることができる。そのため、本実施の形態に係るピークホールド回路では、特許文献２で問題となるプロセスばらつきによって生じる出力信号を出力するバッファや制動器のオフセット電圧によるピークホールド回路の精度劣化を除去でき、さらに回路面積を縮小することができる。

実施の形態２．
図５は本発明の実施の形態２に係るボトムホールド回路を示す回路図である。図５に示す実施の形態２のボトムホールド回路は、入力信号（入力電圧）ＶＩＮのボトム値を検出して保持した後、出力電圧ＶＯＵＴとして出力する回路であって、図５に示すように、図１のピークホールド回路とほぼ同様のブロック構成で実現できる。ここで、ボトム値検出を可能にするために、ピークホールド回路の充電電流Ｉ２の流れる方向を逆にする回路を追加したことを特徴としている。当該ボトムホールド回路は、差動増幅回路１２と、極性が異なる２つのトランジスタ１９，２３と、カレントミラー回路２２と、出力電圧ＶＯＵＴを放電するキャパシタ１７と、定電圧源１８とを備えて構成される。

図５において、第１の差動増幅回路１２は、図１の第１の差動増幅回路１２と同様に構成される。また、第５のトランジスタ１９は、そのソースが電圧源３に接続され、そのゲートが実施の形態１と同じ第１の差動入力回路７を構成する第２のトランジスタ６のドレインに接続され、前記第２のトランジスタ６のドレインに流れる電流Ｉ１に比例する電流Ｉ４を生成する。

さらに、第２のカレントミラー回路２２は、
（ａ）ソースがグランド４に接続され、ドレインとゲートが前記第５のトランジスタ１９のドレインに接続される第６のトランジスタ２０と、
（ｂ）ソースがグランド３に接続され、ゲートが第６のトランジスタ２０のゲートとドレインに共通接続され、ドレインが第８のトランジスタ２３のソースに接続される第７のトランジスタ２１と
を備えて構成され、前記第５のトランジスタ１９に流れる電流Ｉ４に比例する放電電流Ｉ５を前記第７のトランジスタ２１のドレインに生成する。

第８のトランジスタ２３は、そのゲートが前記第１の差動入力回路７を構成する前記第１のトランジスタ５のドレイン（ノード１６）に接続され、そのソースが前記第７のトランジスタ２１のドレインに接続され、そのドレインが出力端子２に接続される。キャパシタ１７のぞれぞれの一端は、出力端子２と定電圧源１８に接続される。なお、キャパシタ１７の定電圧源１８に接続される一端は、グランド４に接続してもよく、電位を固定することができればよい。

図６は図５のボトムホールド回路の動作を示す電圧及び電流の波形図である。図６を参照して当該回路の動作を説明する。図６に示す如く、出力電圧ＶＯＵＴは、時刻ｔ１まで入力信号ＶＩＮのボトム値を放電し、時刻ｔ１で入力信号ＶＩＮのボトム値を検出する。時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮの電圧より大きい時、第１の差動増幅回路１２の出力ノード１６、つまり第８のトランジスタ２３のゲートに掛かる電圧は徐々に低くなり、第８のトランジスタ２３は徐々にオフ状態となる。この時、時刻ｔ１までの間、第８のトランジスタ２３が徐々にオフ状態となるため、第７のトランジスタ２１のドレインの電圧は徐々にグランドの電位に近づき、時刻ｔ１でグランドの電位となる。従って、時刻ｔ１までの間、第８のトランジスタ２３が徐々にオフ状態になることで第７のトランジスタ２１のドレイン電圧が徐々にグランド電位に近づき、第７のトランジスタ２１のソースとドレイン間の電圧が徐々にゼロに近づくことで、第７のトランジスタ２１のドレインに流れる放電電流Ｉ５は徐々に小さくなり、時刻ｔ１で放電電流Ｉ５はゼロになる。このように、時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮのボトム値に近づくに従って、第８のトランジスタ２３は徐々にオフ状態となり、放電電流Ｉ５を小さくすることで、キャパシタ１７への放電の行き過ぎを防止することができる。

なお、本実施の形態において、入力信号ＶＩＮのボトム値を検出後、第８のトランジスタ２３はオフ状態となり、出力端子２と第７のトランジスタ２１を切り離すことで、温度が高くなるに従って増加する第７のトランジスタ２１のリーク電流の影響を受けなくすることができ、高温動作時のボトムホールド回路のボトム値を検出する精度の劣化を抑制することができる。

実施の形態３．
図７は本発明の実施の形態３に係るボトムホールド回路を示す回路図である。図７に示す実施の形態３に係るボトムホールド回路は、入力信号（入力電圧）ＶＩＮのボトム値を検出して保持した後、出力電圧ＶＯＵＴとして出力する回路であって、図７に示すように、図１のピークホールド回路とほぼ同様のブロック構成で実現できる。ただし、ボトム値検出を可能にするために、ピーク検出とは逆極性となるように回路が変更されるブロックを備えたことを特徴としている。また、当該ボトムホールド回路は、図５のボトムホールド回路より少ない部品数で実現することができ、回路面積を小さくすることができる。さらに、図５のボトムホールド回路の第１の差動入力回路７のトランジスタの極性を逆にすることで、トランジスタの閾値の影響を緩和でき、図５の実施の形態２のボトムホールド回路より入力信号ＶＩＮが低いボトム値を検出することができる。

図７に示す実施の形態３に係るボトムホールド回路は、差動増幅回路３１と、２つのトランジスタ３３，３４と、出力電圧ＶＯＵＴを放電するキャパシタ１７と、定電圧源１８とを備えて構成される。図７において、第１の差動増幅回路３１は、図１の第１の差動増幅回路１２の極性を逆にした回路であり、第１の差動入力回路２６と同様の第１のカレントミラー回路３０で構成される。また、前記第１の差動増幅回路３１を構成する前記第１の差動入力回路２６は、
（ａ）ゲートに入力信号ＶＩＮが印加される第１のトランジスタ２４と、
（ｂ）ゲートに出力電圧ＶＯＵＴが印加され、ソースが前記第１のトランジスタ２４のソースと共通接続される第２のトランジスタ２５と、
（ｃ）前記第１のトランジスタ２４と前記第２のトランジスタ２５の共通接続されたソースに接続する定電流源２７と
を備えて構成される。

前記第１の差動増幅回路３１を構成する前記第１のカレントミラー回路３０は、
（ａ）ソースがグランド４に接続され、ドレインが前記第１の差動入力回路２６を構成する前記第１のトランジスタ２４のドレインに接続され、ゲートが第４のトランジスタ２９のゲートとドレインに共通接続される第３のトランジスタ２８と、
（ｂ）ソースがグランド４に接続され、ゲートとドレインが共通接続され前記第１の差動入力回路２６を構成する前記第２のトランジスタ２５のドレインと前記第３のトランジスタ２８のゲートに接続される第４のトランジスタ２９と
を備えて構成される。

第５のトランジスタ３３は、そのソースがグランド４に接続され、そのゲートが前記第１の差動入力回路２６を構成する前記第２のトランジスタ２５のドレインに接続され、前記第１の差動入力回路２６を構成する前記第２のトランジスタ２５のドレインに流れる電流Ｉ６に比例する放電電流Ｉ７を生成する。また、第６のトランジス３４は、そのゲートが前記第１の差動入力回路２６を構成する前記第１のトランジスタ２４のドレインに接続され、そのソースが前記第５のトランジスタ３３のドレインに接続され、そのドレインが出力端子２に接続される。なお、前記第１の差動入力回路２６を構成する前記第１のトランジスタ２４のドレインに接続される前記第６のトランジスタ３４のゲートのノード３２は、前記第１の差動増幅回路３１の出力ノードである。さらに、キャパシタ１７は出力電圧ＶＯＵＴを放電し、ぞれぞれの一端は、出力端子２と定電圧源１８に接続される。なお、キャパシタ１７の定電圧源１８に接続される一端は、電位を固定することができればよいため、接地でもよい。

図８は本発明の実施の形態１の変形例に係るピークホールド回路に設けられる第１のカスコード型カレントミラー回路４６を示す回路図である。第１のカレントミラー回路３０は、図８に示す第１のカスコード型カレントミラー回路４６でも、図７のボトムホールド回路を実現できる。

図８に示す第１のカスコード型カレントミラー回路４６は、
（ａ）ソースがグランド４に接続され、ゲートが第８トランジスタ４３のゲートと第１０のトランジスタ４５のドレインに共通接続され、ドレインが第９のトランジスタ４４のソースに接続される第７のトランジスタ４２と、
（ｂ）ソースがグランド４に接続され、ゲートが前記第１０のトランジスタ４５のドレインと前記第７のトランジスタ４２のゲートに共通接続され、ドレインが前記第１０のトランジスタ４５のソースに接続される第８のトランジスタ４３と、
（ｃ）ソースが前記第７のトランジスタ４２のドレインに接続され、ゲートが前記第１０のトランジスタ４５のゲートと定電圧源４７に接続され、ドレインが前記第１の差動入力回路２６を構成する前記第１のトランジスタ２４のドレインに接続される第９のトランジスタ４４と、
（ｄ）ソースが前記第８のトランジスタ４３のドレインに接続され、ゲートが前記第９のトランジスタ４４のゲートと定電圧源４７に接続され、ドレインが前記第８のトランジスタ４３のゲートと前記第１の差動入力回路２６を構成する前記第２のトランジスタ２５のドレインに接続される第１０のトランジスタ４５と
を備えて構成され、前記第２のトランジスタ２５のドレインに流れる電流Ｉ６に等しい電流を前記第１のトランジスタ２４のドレインに流す。

図９は図７及び図８のボトムホールド回路の動作を示す電圧及び電流の波形図である。図９を参照して、当該回路の動作を説明する。図９に示す如く、出力電圧ＶＯＵＴは、時刻ｔ１まで入力信号ＶＩＮのボトム値を放電し、時刻ｔ１で入力信号ＶＩＮのボトム値を検出する。時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮの電圧より大きい時、第１の差動増幅回路３１の出力ノード３２、つまり第６のトランジスタ３４のゲートに掛かる電圧は徐々に低くなり、第６のトランジスタ３４は徐々にオフ状態となる。この時、時刻ｔ１までの間、第６のトランジスタ３４が徐々にオフ状態となるため、第５のトランジスタ３３のドレイン電圧は徐々にグランド４の電位に近づき、時刻ｔ１でグランド４の電位となる。従って、時刻ｔ１までの間、第６のトランジスタ３４が徐々にオフ状態になることで第５のトランジスタ３３のドレイン電圧が徐々にグランド４の電位に近づき、第５のトランジスタ３３のドレインとソース間の電圧は小さくなり、第５のトランジスタ３３のドレインに流れる放電電流Ｉ７は徐々に小さくなる。そして、時刻ｔ１で放電電流Ｉ７はゼロになる。このように、時刻ｔ１までの間、出力電圧ＶＯＵＴが入力信号ＶＩＮのボトム値に近づくに従って、第６のトランジスタ３４は徐々にオフ状態となり、放電電流Ｉ７を小さくすることで、キャパシタ１７への放電の行き過ぎを防止することができる。

なお、実施の形態３において、図１のピークホールド回路と同様に、入力信号ＶＩＮのボトム値を検出後、第６のトランジスタ３４はオフ状態となり、出力端子２と第５のトランジスタ３３を切り離すことで、温度が高くなるに従って増加する第５のトランジスタ３３のリーク電流の影響を受けなくすることができ、高温動作時のボトムホールド回路のボトム値を検出する精度の劣化を抑制することができる。

以上詳述したように、本発明によれば、出力電圧が入力電圧のピーク値又はボトム値に近づくに従ってキャパシタに充電又は放電する充電電流又は放電電流を小さくすることで、出力電圧が入力信号のピーク値又はボトム値を越えることがなく、ピークホールド回路又はボトムホールド回路の検出精度を大幅に向上できる。

また、前記第１のトランジスタのドレインの電圧に応じて徐々にオフ状態となる前記第４のトランジスタを用いることによって、温度が高くなるに従って増大する第３のトランジスタで生じるリーク電流が前記キャパシタに充電又は放電した出力電圧（ＶＯＵＴ）に与える影響を除去し、入力信号（ＶＩＮ）のピーク値又はボトム値を検出後、前記キャパシタに流れるリーク電流を小さくすることで、高温動作時の入力信号のピーク値又はボトム値の検出精度の劣化を抑制することができる。

さらに、第２のカレントミラー回路を用いて、上記充電電流に比例する放電電流を生成し、前記第５のトランジスタを用いて出力電圧が入力電圧のボトム値に近づくに従ってキャパシタに放電する放電電流を小さくすることで、出力電圧が入力信号のボトム値を越えることがなく、ボトムホールド回路の精度を大幅に向上させることができる。

１入力端子、２出力端子、３電圧源、４グランド、５第１のトランジスタ、６第２のトランジスタ、７第１の差動入力回路、８第３のトランジスタ、９第４のトランジスタ、１０第２のトランジスタ６のドレイン電流Ｉ１と等しい電流を第１のトランジスタ５に流し込む第１のカレントミラー回路、１１定電流源、１２第１のカレントミラー回路１０と第１の差動入力回路７からなる第１の差動増幅回路、１３第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ、１４ゲートが第１の差動増幅回路１２の出力ノード１６に接続される第６のトランジスタ、１５第１のカレントミラー回路１０のノード、１６第１の差動増幅回路１２の出力ノード、１７出力端子２に接続されるキャパシタ、１８定電圧源、１９第１のカレントミラー回路１０に流れる電流Ｉ１に比例する電流Ｉ４を生成する第５のトランジスタ、２０第６のトランジスタ、２１第７のトランジスタ、２２第２のカレントミラー回路、２３ゲートが第１の差動増幅回路１２の出力ノード１６に接続される第８のトランジスタ、２４第１のトランジスタ、２５第２のトランジスタ、２６第１の差動入力回路、２７定電流源、２８第３のトランジスタ、２９第４のトランジスタ、３０第１のカレントミラー回路、３１第１の差動増幅回路、３２第１の差動増幅回路３１の出力ノード、３３第１のカレントミラー回路３０に流れる電流Ｉ６に比例する放電電流Ｉ７を生成する第５のトランジスタ、３４ゲートが第１の差動増幅回路３１の出力ノード３２に接続される第６のトランジスタ、３５第１のカレントミラー回路３０のノード、３６第７のトランジスタ、３７第８のトランジスタ、３８第９のトランジスタ、３９第１０のトランジスタ、４０第１のカスコード型カレントミラー回路、４１定電圧源、４２第７のトランジスタ、４３第８のトランジスタ、４４第９のトランジスタ、４５第１０のトランジスタ、４６第１のカスコード型カレントミラー回路、４７定電圧源。

Claims

入力信号のピーク値に等しい電圧を検出して保持した後、出力電圧として出力するピークホールド回路において、
ゲートに入力信号が印加される第１のトランジスタと、ゲートに出力電圧が印加されソースが前記第１のトランジスタのソースと共通接続されて定電流源から定電流の配給を受ける第２のトランジスタとを含む第１の差動入力回路と、
前記第２のトランジスタのドレインに流れる電流と等しい電流を前記第１のトランジスタのドレインに流し込む第１のカレントミラー回路と、
ゲートが前記第２のトランジスタのドレインに接続され前記第２のトランジスタのドレインに流れる電流に比例する充電電流を生成する第３のトランジスタと、
ゲートが前記第１のトランジスタのドレインに接続され、ソースが前記第３のトランジスタのドレインに接続され、ドレインがキャパシタに接続される第４のトランジスタと、
一端が出力端子に接続され前記充電電流により充電されるキャパシタとを備え、
前記キャパシタの端子電圧を出力電圧として用い、
前記入力信号が前記出力信号より大きい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を増幅し、前記第１のトランジスタのドレインの電圧を前記第４のトランジスタのしきい値よりも低くすることで、前記第４のトランジスタをオンし、前記第３のトランジスタで生成する充電電流を前記キャパシタに充電し、
前記入力信号が前記出力信号より小さい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を、前記入力信号が前記出力信号より大きい場合とは逆極性で増幅し、前記第１のトランジスタのドレイン電圧を前記第４のトランジスタのしきい値よりも高くすることで、前記第４のトランジスタをオフし、前記キャパシタへの電流の充電を止め、出力信号を保持することで、入力信号のピーク値を検出することを特徴とするピークホールド回路。
入力信号のピーク値を検出後、前記第１のトランジスタのドレインの電圧に応じて徐々にオフ状態となる前記第４のトランジスタを用いて、前記第２のトランジスタのドレインに流れる電流に比例する充電電流を生成する前記第３のトランジスタで生じるリーク電流が前記キャパシタへ与える影響を抑制する手段をさらに備えたことを特徴とする請求項１記載のピークホールド回路。
前記キャパシタの他端はグランドに接続され、もしくは当該他端を所定の電位に固定する定電圧源に接続されたことを特徴とする請求項１又は２記載のピークホールド回路。
入力信号のボトム値に等しい電圧を検出して保持した後、出力電圧として出力するボトムホールド回路において、
ゲートに入力信号が印加される第１のトランジスタと、ゲートに出力電圧が印加されソースが前記第１のトランジスタのソースと共通接続されて定電流源から定電流の配給を受ける第２のトランジスタとを含む第１の差動入力回路と、
前記第２のトランジスタのドレインに流れる電流と等しい電流を前記第１のトランジスタのドレインに流し込む第１のカレントミラー回路と、
ゲートが前記第２のトランジスタのドレインに接続され前記第２のトランジスタのドレインに流れる電流に比例する放電電流を生成する第３のトランジスタと、
ゲートが前記第１のトランジスタのドレインに接続され、ソースが前記第３のトランジスタのドレインに接続され、ドレインがキャパシタに接続される第４のトランジスタと、
一端が出力端子に接続され前記放電電流により放電されるキャパシタとを備え、
前記キャパシタの端子電圧を出力電圧として用い、
前記入力信号が前記出力信号より小さい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を増幅し、前記第１のトランジスタのドレインの電圧を前記第４のトランジスタのしきい値よりも高くすることで、前記第４のトランジスタをオンし、前記第３のトランジスタで生成する放電電流で前記キャパシタに蓄積した電荷を放電し、
前記入力信号が前記出力信号より大きい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を、前記入力信号が前記出力信号より小さい場合とは逆極性で増幅し、前記第１のトランジスタのドレイン電圧を前記第４のトランジスタのしきい値よりも低くすることで、前記第４のトランジスタをオフし、前記キャパシタへの電荷の放電を止め、出力信号を保持することで、入力信号のボトム値を検出することを特徴とするボトムホールド回路。
入力信号のボトム値を検出後、前記第１のトランジスタのドレインの電圧に応じて徐々にオフ状態となる前記第４のトランジスタを用いて、前記第２のトランジスタのドレインに流れる電流に比例する放電電流を生成する前記第３のトランジスタで生じるリーク電流が前記キャパシタへ与える影響を抑制する手段をさらに備えたことを特徴とする請求項４記載のボトムホールド回路。
前記キャパシタの他端はグランドに接続され、もしくは当該他端を所定の電位に固定する定電圧源に接続されたことを特徴とする請求項４又は５記載のボトムホールド回路。
入力信号のボトム値に等しい電圧を検出して保持した後、出力電圧として出力するボトムホールド回路において、
ゲートに入力信号が印加される第１のトランジスタと、ゲートに出力電圧が印加されソースが第１のトランジスタのソースと共通接続されて定電流源から定電流の配給を受ける第２のトランジスタとを含む第１の差動入力回路と、
前記第２のトランジスタのドレインに流れる電流と等しい電流を前記第１のトランジスタのドレインに流し込むカレントミラー回路と、
ゲートが前記第２のトランジスタのドレインに接続され前記第２のトランジスタのドレインに流れる電流に比例する電流を生成する第３のトランジスタと、
前記第３のトランジスタのドレインに流れる電流に比例する放電電流を第４のトランジスタのドレインに生成する第２のカレントミラー回路と、
ゲートが前記第１のトランジスタのドレインに接続され、ソースが前記第４のトランジスタのドレインに接続され、ドレインがキャパシタに接続される第５のトランジスタと、
それぞれの一端が出力端子に接続され前記第４のトランジスタのドレインに流れる放電電流により放電されるキャパシタとを備え、
当該キャパシタの端子電圧を出力電圧として用い、
前記入力信号が前記出力信号より小さい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を増幅し、前記第１のトランジスタのドレインの電圧を前記第５のトランジスタのしきい値よりも高くすることで、前記第５のトランジスタをオンし、前記第４のトランジスタで生成する放電電流で前記キャパシタに蓄積した電荷を放電し、
前記入力信号が前記出力信号より大きい場合、前記第１の差動入力回路で前記入力信号と前記出力信号の差を、前記入力信号が前記出力信号より小さい場合とは逆極性で増幅し、前記第１のトランジスタのドレイン電圧を前記第５のトランジスタのしきい値よりも低くすることで、前記第５のトランジスタをオフし、前記キャパシタへの電荷の放電を止め、出力信号を保持することで、入力信号のボトム値を検出することを特徴とするボトムホールド回路。
入力信号のボトム値を検出後、前記第１のトランジスタのドレインの電圧に応じて徐々にオフ状態となる前記第４のトランジスタを用いて、前記第２のトランジスタのドレインに流れる電流に比例する放電電流を生成する前記第３のトランジスタで生じるリーク電流が前記キャパシタへ与える影響を抑制する手段をさらに備えたことを特徴とする請求項７記載のボトムホールド回路。
前記キャパシタの他端はグランドに接続され、もしくは当該他端を所定の電位に固定する定電圧源に接続されたことを特徴とする請求項７又は８記載のボトムホールド回路。