JP5575455B2 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP5575455B2
JP5575455B2 JP2009249511A JP2009249511A JP5575455B2 JP 5575455 B2 JP5575455 B2 JP 5575455B2 JP 2009249511 A JP2009249511 A JP 2009249511A JP 2009249511 A JP2009249511 A JP 2009249511A JP 5575455 B2 JP5575455 B2 JP 5575455B2
Authority
JP
Japan
Prior art keywords
region
impurity
semiconductor film
display device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009249511A
Other languages
English (en)
Other versions
JP2011096860A5 (ja
JP2011096860A (ja
Inventor
剛史 野田
拓生 海東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009249511A priority Critical patent/JP5575455B2/ja
Priority to US12/912,799 priority patent/US8530898B2/en
Publication of JP2011096860A publication Critical patent/JP2011096860A/ja
Publication of JP2011096860A5 publication Critical patent/JP2011096860A5/ja
Application granted granted Critical
Publication of JP5575455B2 publication Critical patent/JP5575455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置の製造方法に関し、特に、薄膜トランジスタ（Thin Film Transistor（以下、ＴＦＴと記す））を用いて画素の表示制御を行う表示装置における表示品質の向上に関する。
液晶表示装置など表示装置では、ＴＦＴなどを用いて、各画素の表示制御が行われている。ＴＦＴとして、ゲート電極が半導体膜よりも光源側に位置しているボトムゲート構造が知られている。この構造を有するＴＦＴに、バックライト等光源から光を照射する際、ゲート電極そのものが、対向する半導体膜に対する遮光マスクとして機能する。
半導体膜に光が照射されると、正孔電子対が発生しうるが、その発生の度合は、特に、多結晶シリコンを用いたＴＦＴの場合、キャリア濃度が高くなるにつれて著しく低下していく。それゆえ、チャネル領域及びその近傍のＰＮ接合部で出来る空乏層は、キャリアとなる不純物が高濃度に添加されているソース領域やドレイン領域と比較して、正孔電子対が発生しやすく、これらの領域が、対向するゲート電極によって十分遮光されていなければ、正孔電子対が発生し、それにより光リーク電流となり、オフ電流を増加させてしまう。以下、ソース領域やドレイン領域などを総称して、高濃度領域とする。
リーク電流を抑制させる構造として、ＬＤＤ（Lightly Doped Drain）構造が知られている。ＬＤＤ構造は、チャネル領域と高濃度領域との間に、高濃度領域と比較して不純物が低濃度に添加された領域（以下、低濃度領域）を設けたものである。
特開２０００−２３６０９７号公報 特開２００９−２０６４３４号公報
ゲート電極にロー電圧が印加されるゲート電圧オフ時に、半導体膜において電位差が生じる。ＬＤＤ構造には、高濃度領域とチャネル領域の間に、低濃度領域が設けられており、低濃度領域の電位は、高濃度領域の電位とチャネル領域の電位の間となる。それゆえ、ゲート電圧オフ時に、低濃度領域がない場合と比較して、チャネル領域端近傍に発生する電界は小さくなる。これにより、正孔や電子の移動が抑制され、リーク電流が抑制される。
リーク電流が抑制される構造であるＬＤＤ構造においても、チャネル領域及び低濃度領域がゲート電極によって十分遮光されていない場合には、光が照射されると、正孔電子対が生じ、光リーク電流が発生してしまう。光リーク電流を抑制するために、低濃度領域におけるキャリア濃度を高くすると、チャネル領域と低濃度領域の境界近傍の電界が大きくなり、ゲート電圧オフ時に、チャネル領域の両側に位置する高濃度領域の間を維持できる電圧の閾値、すなわち、ソース・ドレイン耐圧が低下してしまう。
図１２は、従来技術に係るＴＦＴのＬＤＤ構造の一例を示す図である。図１２に示す通り、ゲート電極となるゲート電極膜１０２の上方に、ゲート絶縁膜３０３を介して、半導体膜２０１が位置している。ゲート電極膜１０２に対向するチャネル領域２０２と、チャネル領域２０２の外側に位置する高濃度領域２０３との間には、それぞれ、低濃度領域２２０が位置している。図中下側より入射する光に対して、チャネル領域２０２は、ゲート電極膜１０２によって遮光されている。これに対して、低濃度領域２２０は、ゲート電極膜１０２によって、一部しか遮光されていない。よって、低濃度領域２２０の一部のみがゲート電極膜１０２と対向しているため、寄生容量は抑制されているが、低濃度領域２２０の遮光が十分でないため、光リーク電流の抑制が十分ではない構造となっている。
一方、各チャネル領域及び低濃度領域がゲート電極によって十分遮光されている場合、光リーク電流は抑制されるものの、半導体膜とゲート電極膜が対向する面積が増加し、そのため寄生容量が増加する。また、一般に、対向する面積が同じ場合、半導体膜のキャリア濃度が高くなるほど、寄生容量は大きくなる。ゲート電圧オフ時に、画素電圧を保持する際、寄生容量が大きいことにより、画素電圧の低下が大きくなり、表示不良の新たな原因が生じることとなる。寄生容量の増加を抑制するために、低濃度領域におけるキャリアとなる不純物の濃度を低くすると、低濃度領域と高濃度領域の境界近傍の電界が大きくなり、光リーク電流の抑制が出来なくなる。
図１３に、従来技術に係るＴＦＴのＬＤＤ構造の他の一例を示す図である。図１３に示すＴＦＴは、図１２に示すＴＦＴと異なり、図中下側より入射する光に対して、チャネル領域２０２及び低濃度領域２２０は、ゲート電極膜１０２によって十分に遮光されている。しかし、低濃度領域２２０のみならず、高濃度領域２０３の一部もゲート電極膜１０２と対向している。よって、遮光が十分なので、光リーク電流の十分に抑制されているが、低濃度領域２２０及び高濃度領域２０３の一部がゲート電極膜１０２と対向しているため、寄生容量が大きい構造となっている。
以上述べたように、従来技術に係るＴＦＴのＬＤＤ構造の場合、寄生容量の増加を抑制すると、光リーク電流の抑制が十分とならず、光リーク電流を抑制すると、寄生容量の増加を招くこととなっている。
本発明の目的は、光源側にゲート電極が配置されるＴＦＴがＬＤＤ構造を有する場合に、光リーク電流の発生を抑えつつ、容量増加をも抑制される表示装置の製造方法を提供することにある。
（１）上記課題を解決するために、本発明に係る表示装置は、映像信号線と画素電極の間において、所定の不純物が添加された不純物添加領域を介して、１以上のチャネル領域が設けられる半導体膜と、前記半導体膜の一方側に配置され、光を発生させる光源と、前記半導体膜と前記光源との間に設けられるとともに、前記１以上のチャネル領域それぞれに対向する１以上のゲート電極と、を含む表示装置であって、前記不純物添加領域のうち、前記１以上のチャネル領域に隣接する領域の少なくとも１つは、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域であり、さらに、前記低濃度領域は、その外方側に設けられる第１低濃度領域と、該第１低濃度領域より前記チャネル領域側に設けられる、該第１低濃度領域よりさらに低い濃度となる第２低濃度領域を含む、ことを特徴とする。
（２）上記（１）に記載の表示装置であって、前記不純物添加領域のうち、前記１以上のチャネル領域に隣接する領域すべてが低濃度領域であってもよい。
（３）上記（１）または（２）に記載の表示装置であって、前記低濃度領域には、前記第１低濃度領域と前記第２低濃度領域とによってなるとしてもよい。
（４）上記（３）に記載の表示装置であって、前記第２低濃度領域の少なくとも一部は、対向するゲート電極の外側に広がっていてもよい。
（５）上記（４）に記載の表示装置であって、前記第１低濃度領域は、対向するゲート電極によって覆われていてもよい。
（６）上記（１）乃至（５）のいずれかに記載の表示装置であって、前記第１低濃度領域の不純物濃度は、１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３であって、前記第２低濃度領域の不純物濃度は、前記第１低濃度領域の不純物濃度の５０％以下であるとしてもよい。
（７）上記（１）乃至（６）のいずれかに記載の表示装置であって、前記半導体膜には、２個のチャネル領域が設けられるとしてもよい。
本発明により、チャネル領域と低濃度領域の間に、キャリアとなる不純物の濃度が低濃度領域よりもさらに低い領域を設けることにより、光リーク電流を抑制しつつ、容量増加を抑制する構造をとる表示装置の製造方法が提供される。
本発明の実施形態に係る液晶表示装置の全体斜視図である。 本発明の実施形態に係る液晶表示装置のＴＦＴ基板の等価回路図である。 本発明の実施形態に係るＴＦＴ基板の一つの画素領域を示す拡大平面図である。 図３のＡ―Ｂ―Ｃ切断面を示す断面図である。 図３のＢ近傍の拡大平面図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第１の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第２の実施形態に係るＴＦＴ基板における半導体膜とゲート電極膜の相対的な位置を示す拡大平面図である。 本発明の第２の実施形態に係るＴＦＴの一例を示す模式図である。 本発明の第２の実施形態に係るＴＦＴの一例を示す模式図である。 本発明の第２の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第２の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第２の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第２の実施形態に係る表示装置におけるＴＦＴ基板を製造する工程を示す図である。 本発明の第３の実施形態に係るＴＦＴ基板の断面図である。 本発明の実施形態の他の一例の液晶表示装置のＴＦＴ基板の等価回路である。 従来技術に係るＴＦＴのＬＤＤ構造の一例を示す図である。 従来技術に係るＴＦＴのＬＤＤ構造の他の一例を示す図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。
［第１の実施形態］
本発明の第１の実施形態に係る表示装置は、ＩＰＳ（In-Plane Switching）方式ののうちの１つの方式による液晶表示装置である。図１は、本発明の本実施形態に係る液晶表示装置の全体斜視図である。図１に示すように、当該液晶表示装置は、走査信号線、映像信号線、ＴＦＴ、画素電極、及びコモン電極などが配置されたＴＦＴ基板２と、当該ＴＦＴ基板２に対向し、カラーフィルタが設けられたフィルタ基板１と、両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板側に位置するバックライト３と、を含んで構成される。ＴＦＴ基板２は、ガラス基板などの透明基板の上にＴＦＴなどが配置されている。
図２は、本発明の本実施形態に係る液晶表示装置のＴＦＴ基板２の等価回路図である。
図２に示す通り、ＴＦＴ基板２において、ゲートドライバ１０１に接続された多数の線状のゲート電極膜１０２（ゲート信号線）が走査信号線としての機能を担い、互いに等間隔をおいて図中横方向に延びており、また、データドライバ１０３に接続された多数の映像信号線１０４が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート電極膜１０２（ゲート信号線）及び映像信号線１０４により碁盤状に並ぶ画素領域がそれぞれ区画されている。また、各ゲート電極膜１０２（ゲート信号線）と平行にコモン信号線１０５が図中横方向に延びている。
ゲート電極膜１０２（ゲート信号線）及び映像信号線１０４により区画される画素領域の隅には、ＴＦＴ１０６が形成されており、映像信号線１０４と画素電極１０７に接続されている。図２には、ＴＦＴ１０６のゲート電極は、ゲート電極膜１０２（ゲート信号線）と接続されているように示されているが、後述するように、実際には、ＴＦＴ１０６のゲート電極は、ゲート電極膜１０２の一部によって成る。各画素回路には、一対の画素電極１０７と対向するコモン電極１０８が形成されている。なお、図２には、２個のＴＦＴが直列に接続されているデュアルゲート構造が示されている。
以上の回路構成において、各画素回路のコモン電極１０８にコモン信号線１０５を介して基準電圧を印加し、ゲート電極膜１０２（ゲート信号線）にゲート電圧を選択的に印加することにより、ＴＦＴ１０６を流れる電流が制御される。また、選択的に印加されたゲート電圧により、映像信号線１０４に供給された映像信号の電圧が選択的に、画素電極１０７に印加される。これにより、液晶分子の配向などを制御し、画面表示が行われる。
図３は、本発明の本実施形態に係るＴＦＴ基板２の１つの画素領域の拡大平面図である。図３において、半導体膜２０１の形状が示されている。半導体膜２０１の図中Ａ側の端に設けたれたＰＡＤ部２０５ｂの上方に位置する層間絶縁膜３０４（図示せず）には、コンタクト穴３０４ｆがあり、ＰＡＤ部２０５ｂは、映像信号線１０４とアルミニウムなどの導電性の高い物質によって接続されている。一方、図中Ｃ側の端に設けられたＰＡＤ部２０５ａの上方に位置する層間絶縁膜３０４（図示せず）にも、コンタクト穴３０４ｇがあり、さらに、その上側に位置するパッシベーション絶縁膜３０５、平坦化膜３０６及び絶縁膜３０７（図示せず）にも、コンタクト穴３０７ｇがある。ＰＡＤ部２０５ａは、電極３２０（図示せず）と接続され、さらに、コモン電極１０８（図示せず）と電気的に絶縁して上方に位置する画素電極１０７（図示せず）と接続されている。半導体膜２０１の下方には、ゲート絶縁膜３０３を介してゲート電極膜１０２（ゲート信号線）が位置している（図４参照）。
両端に位置するＰＡＤ部２０５ｂ，２０５ａの間において、半導体膜２０１は、等しい帯幅を有する帯状の形状をしている。図中Ａ側の端にあるＰＡＤ部２０５ｂから、帯状の半導体膜２０１が、映像信号線１０４の下方を平行に延び、その後、斜め線の形状により映像信号線１０４の下方より離れ、再び、映像信号線１０４と平行に延びる。そして、半導体膜２０１の下方に位置し帯状の形状をしたゲート電極膜１０２と、ゲート絶縁膜３０３を介して垂直に交差した後、折り返し、再び、ゲート電極膜１０２と垂直に交差する（図５参照）。そして、帯状の半導体膜２０１は、映像信号線１０４と平行に延び、図中Ｃ側の端にあるＰＡＤ部２０５ａとなる。
半導体膜２０１には、チャネル領域２０２と、導電性を確保するために不純物が添加された高濃度領域２０３があり、両領域の間には、高濃度領域２０３側に、高濃度領域２０３の不純物濃度よりも低濃度の不純物が添加された第１低濃度領域２０４と、チャネル領域２０２側に、第１低濃度領域２０４の不純物濃度よりさらに低濃度の不純物が添加された第２低濃度領域２０６が位置している。なお、第１低濃度領域２０４と第２低濃度領域２０６を合わせて、低濃度領域と呼ぶこととする。
図４は、図３に示すＡ―Ｂ―Ｃ切断面を示す断面図である。図４において、透明基板３０１の図中下方にバックライト３（図示せず）が位置しているので、ゲート電極膜１０２は、ゲート電圧を印加するという役割に加えて、半導体膜２０１のうちゲート電極膜１０２に対向する領域を遮光する役割を担っている。よって、半導体膜２０１のチャネル領域２０２及びその近隣の領域に対する、対向するゲート電極膜１０２のゲート端の相対的な位置により、チャネル領域２０２の端部及びその近隣の領域を遮光する程度が異なることとなる。また、ゲート電極膜１０２と半導体膜２０１が対向する面積に応じて、容量が増減する。なお、前述の通り、半導体膜２０１のうち、キャリアとなる不純物濃度が高い領域がゲート電極膜１０２と対向する場合、不純物濃度が低い領域が対向する場合と比較して、容量は増加する。
なお、前述の通り、半導体膜２０１の図中Ａ側の端にあるＰＡＤ部２０５ｂは、層間絶縁膜３０４に作られたコンタクト穴３０４ｆを介して、映像信号線１０４と接続されている。また、同様に、半導体膜２０１の図中Ｃ側の端にあるＰＡＤ部２０５ａは、層間絶縁膜３０４に作られたコンタクト穴３０４ｇを介して、電極３２０と接続されている。さらに、電極３２０は、その上側に位置するパッシベーション絶縁膜３０５、平坦化膜３０６及び絶縁膜３０７に設けられたコンタクト穴３０７ｇを介し、コモン電極１０８の上方にコモン電極１０８と電気的に絶縁して位置している画素電極１０７と接続されている。
図５は、図３のＢ近傍の拡大平面図である。図５は、前述の通り、半導体膜２０１の下方に、ゲート電極膜１０２が位置するＴＦＴ１０６を上側から見た平面図である。図５を用いて、さらに詳細を説明する。
半導体膜２０１は、図５において、等しい帯幅を有する帯状の形状をしており、不純物添加の程度により、高濃度領域２０３、第１低濃度領域２０４、第２低濃度領域２０６、及び、チャネル領域２０２によって構成されている。
図２に示す通り、２個のＴＦＴが直列に接続されているデュアルゲート構造を構成しており、図５において、チャネル領域２０２は、第１チャネル領域２０２ａと第２チャネル領域２０２ｂとして示されている。帯状の形状を有する半導体膜２０１において、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、高濃度領域２０３ｂなどを介して、直列的に設けられており、また、第１チャネル領域２０２ａは、高濃度領域２０３ａなどを介して、画素電極１０７と、第２チャネル領域２０２ｂは、高濃度領域２０３ｃなどを介して、映像信号線１０４と接続されている。
第１チャネル領域２０２ａは、図中上側にチャネル端２０７ａ１及び図中下端にチャネル端２０７ａ２を有しており、同様に、第２チャネル領域２０２ｂの両端は、チャネル端２０７ｂ１及びチャネル端２０７ｂ２である。
第１チャネル領域２０２ａの両側には、第２低濃度領域２０６ａ１，２０６ａ２がそれぞれ位置しており、さらに外側には、第１低濃度領域２０４ａ１，２０４ａ２がそれぞれ位置しており、高濃度領域２０３ａ，２０３ｂとにそれぞれ接している。同様に、第２チャネル領域２０２ｂの両側には、第２低濃度領域２０６ｂ１，２０６ｂ２がそれぞれ位置しており、さらに外側には、第１低濃度領域２０４ｂ１，２０４ｂ２がそれぞれ位置しており、高濃度領域２０３ｃ，２０３ｂとにそれぞれ接している。第２低濃度領域２０６ａ１，２０６ａ２と、第１低濃度領域２０４ａ１，２０４ａ２と、の間の境界線を、それぞれ、境界線２０８ａ１，２０８ａ２とし、第１低濃度領域２０４ａ１，２０４ａ２と、高濃度領域２０３ａ，２０３ｂと、の間の境界線を、それぞれ、境界線２０９ａ１，２０９ａ２とする。同様に、第２低濃度領域２０６ｂ１，２０６ｂ２と、第１低濃度領域２０４ｂ１，２０４ｂ２と、の間の境界線を、それぞれ、境界線２０８ｂ１，２０８ｂ２とし、第１低濃度領域２０４ｂ１，２０４ｂ２と、高濃度領域２０３ｃ，２０３ｂと、の間の境界線を、それぞれ、境界線２０９ｂ１，２０９ｂ２とする。
また、図５において示される第１チャネル領域２０２ａと第２チャネル領域２０２ｂは等しいチャネル長を有している。すなわち、第１チャネル領域２０２ａの両端であるチャネル端２０７ａ１とチャネル端２０７ａ２の距離と、第２チャネル領域２０２ｂの両端であるチャネル端２０７ｂ１とチャネル端２０７ｂ２の距離は、等しい。また、チャネル領域２０２の両側に接する第２低濃度領域２０６も、さらに両側に接する第１低濃度領域２０４も、それぞれ、等しい領域長を有する。すなわち、チャネル端２０７ａ１と境界線２０８ａ１、チャネル端２０７ａ２と境界線２０８ａ２、チャネル端２０７ｂ１と境界線２０８ｂ１、チャネル端２０７ｂ２と境界線２０８ｂ２、それぞれの距離はすべて等しい。同様に、境界線２０８ａ１と境界線２０９ａ１、境界線２０８ａ２と境界線２０９ａ２、境界線２０８ｂ１と境界線２０９ｂ１、境界線２０８ｂ２と境界線２０９ｂ２、それぞれの距離はすべて等しい。
次に、ゲート電極膜１０２について説明する。ゲート電極膜１０２は、図５において、等しい帯幅を有する帯状の形状をしており、半導体膜２０１と対向している。ゲート電極膜１０２は、図中上側にゲート端１０２ａ１及び図中下側にゲート端１０２ａ２を有している。ゲート電極膜１０２のうち、半導体膜２０１と対向している領域を、ゲート領域とする。すなわち、半導体膜２０１を上側から見た場合、ゲート領域とは、ゲート電極膜１０２のうち、上方に位置する半導体膜２０１と重なる領域をいう。さらに、ゲート領域のうち、第１チャネル領域２０２ａ近傍及び第２チャネル領域２０２ｂ近傍にそれぞれ広がる領域を、それぞれ、第１ゲート領域及び第２ゲート領域、とする。
半導体膜２０１を上方から見た場合、ゲート電極膜１０２のゲート端１０２ａ１は、半導体膜２０１における境界線２０８ａ１，２０８ｂ１と、ゲート端１０２ａ２は、境界線２０８ａ２，２０８ｂ２と、それぞれ重なっている。
よって、第１ゲート領域とは、ゲート電極膜１０２のうち、上方に位置する第１チャネル領域２０２ａ及びそれに接する第２低濃度領域２０６ａ１，２０６ａ２、と重なっている領域である。図３及び図５では、第１ゲート領域は、第１チャネル領域２０２ａ及びそれに接する第２低濃度領域２０６ａ１，２０６ａ２が上から重なっているため、図示されていない。
すなわち、半導体膜２０１のうち、第１チャネル領域２０２ａ近傍においては、第１チャネル領域２０２ａと、その両側に位置する第２低濃度領域２０６ａ１，２０６ａ２は、ゲート電極膜１０２によって遮光されているが、さらにその両側に位置する第１低濃度領域２０４ａ１，２０４ａ２は、ゲート電極膜１０２によって遮光されていない。第２チャネル領域２０２ｂ近傍についても、同様である。
半導体膜２０１のうち、第１ゲート領域と対向する領域は、第１チャネル領域２０２ａと、その両側に位置する第２低濃度領域２０６ａ１，２０６ａ２となっている。さらに、第２低濃度領域２０６ａ１，２０６ａ２のさらに外側に位置する第１低濃度領域２０４ａ１，２０４ａ２は第１ゲート領域と対向しておらず、寄生容量の増加が抑制された構造であり、図１２に示すＬＤＤ構造に近い構造である。しかし、図１２の低濃度領域２２０の不純物濃度が、図５に示す第１低濃度領域２０４と同程度だとすると、図１２に示す従来技術に係るＬＤＤ構造と比較して、図５に示す場合、第１ゲート領域と対向している低濃度領域は、第１低濃度領域２０４より不純物濃度が低い第２低濃度領域２０６ａ１，２０６ａ２であり、寄生容量がさらに低減されている。
一方、第１低濃度領域２０４ａ１，２０４ａ２は、第１ゲート領域によって遮光されておらず、光リーク電流の原因となる正孔電子対が、第１低濃度領域２０４ａ１，２０４ａ２において発生し得る構造となっている。しかし、例えば、第１チャネル領域２０２ａのチャネル端２０７ａ１近傍において、ゲート電圧オフ時に、第１チャネル領域２０２ａと、高濃度領域２０３ａとの間に電位差が生じている場合、第１低濃度領域２０４ａ１の電位及び第２低濃度領域２０６ａ１の電位の電位が、高濃度領域２０３ａの電位と第１チャネル領域２０２ａの電位との間に、順に並ぶこととなる。それゆえ、ゲート電圧オフ時に、高濃度領域２０３ａと第１チャネル領域２０２ａとの間に生じる電界は、図１２に示す場合と比較して、さらに、小さくなる。これにより、図１２に示す従来技術に係るＬＤＤ構造と比較して、正孔や電子の移動がさらに抑制され、光リーク電流がより抑制される。
さらに、第１低濃度領域２０４ａ１の不純物濃度よりさらに不純物濃度が低い第２低濃度領域２０６ａ１が、第１チャネル領域２０２ａに接して位置することにより、第１チャネル領域２０２ａのチャネル端２０７ａ１近傍の電界がより小さくなるので、ソース・ドレイン耐性が向上することとなる。
以上、第１チャネル領域２０２ａとその近傍について説明したが、第２チャネル領域２０２ｂとその近傍においても同様であるのは、言うまでもない。さらに、図５に示す通り、このような構造を有する２個のＴＦＴが直列に設けられるデュアルゲート構造をとることにより、光リーク電流抑制の効果はさらに高まることとなる。
次に、本実施形態に係るＴＦＴ基板２を製造する方法について、図６Ａ〜図６Ｊを用いて説明する。ここでは、ボトムゲート構造を有するｎＭＯＳ型の多結晶シリコンＴＦＴの場合を例にする。
まず、透明基板３０１上に、透明基板３０１からの不純物の汚染を防止する汚染防止膜３０２を積層する。透明基板３０１は、例えばガラス基板である。汚染防止膜３０２は、例えばＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される（図６Ａ）。
次に、ゲート電極膜１０２を形成する。ゲート電極膜１０２は、後のＳｉの結晶化工程で高温に加熱されるので、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、又はそれらの合金など比較的高融点の導電性材料で形成されるのが望ましい。公知のリソグラフィ工程とエッチング工程を経て、その形状が形成される（図６Ｂ）。なお、図６Ｂには、ゲート電極膜１０２ａ，１０２ｂとして示している。ゲート電極膜１０２ａ，１０２ｂは、後述する低濃度領域の濃度差が得られるのに十分な膜厚を有するようにする。
ゲート電極膜１０２を被覆するようにゲート絶縁膜３０３が形成されるとともに、半導体膜２０１がゲート絶縁膜３０３上に形成される。ゲート絶縁膜３０３は、たとえばシリコン酸化膜（ＳｉＯｘ）又はシリコン窒化膜（ＳｉＮＸ）であり、ＣＶＤ法などによって成膜される。半導体膜２０１は、まず、非晶質シリコンがＣＶＤ法によって成膜され、非晶質シリコン膜の脱水素処理などを行った後、エキシマレーザなどのレーザアニールなどによって多結晶シリコンへと結晶化される（図６Ｃ）。
ここで、前述の通り、ゲート電極膜１０２ａ，１０２ｂが十分な膜厚を有しているので、半導体膜２０１の表面は凹凸しており、ゲート電極膜１０２ａ，１０２ｂの上方において、半導体膜２０１の表面は隆起している。
半導体膜２０１は、公知のリソグラフィ工程とエッチング工程を経て、図３に示す半導体膜２０１の形状などに加工される（図６Ｄ）。
次に、半導体膜２０１を被覆するように平坦な絶縁膜３０４ａを成膜する。絶縁膜３０４ａは、例えば、塗布シリコン酸化膜（ＳｉＯｘ）によって平坦に成膜される。絶縁膜３０４ａを介して、半導体膜２０１に不純物が打ち込まれることとなるので、膜厚は２００ｎｍ以下が望ましい。そして、ＴＦＴの閾値電圧を制御するために、半導体膜２０１に対して不純物を打ち込む（図６Ｅ）。この不純物とは、たとえば、リン（Ｐ）やボロン（Ｂ）などである。図６Ｅ上部における複数の矢印５０１は、不純物が打ち込まれる様子を模式的にあらわしたものである。
フォトレジストを上記の絶縁膜３０４ａ上に塗布、露光、現像処理した後、不要なフォトレジストを除去することにより、ゲート電極膜１０２と対向しているチャネル領域２０２及びその近傍の所定の位置に、フォトレジスト３１１が残るパターンを形成させる。半導体膜２０１に対して典型的には１×１０１９ａｔｏｍ／ｃｍ３以上の不純物を打ち込むことで、高濃度領域２０３を形成させる（図６Ｆ）。この不純物とは、たとえば、リン（Ｐ）などである。図６Ｆ上部における複数の矢印５０２は、図６Ｅと同様に、不純物が打ち込まれる様子をあらわしたものである。
フォトレジスト３１１を、アッシング処理又は熱処理などによりリフロー処理を施すことにより、後退させる。又は、フォトレジスト３１１を除去した後、再度、上記方法により、フォトレジスト３１１の新たなパターンを形成させてもよい。そして、半導体膜２０１に対して不純物を打ち込むことで、半導体膜２０１の表面の凹凸により、高濃度領域２０３の不純物濃度よりも低濃度の不純物が添加された第１低濃度領域２０４、及び、第１低濃度領域２０４よりもさらに低濃度の不純物が添加された第２低濃度領域２０６を形成する（図６Ｇ）。典型的には、第１低濃度領域２０４には１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３の不純物が打ち込まれると共に、第２低濃度領域２０６の不純物濃度が第１低濃度領域２０４の不純物濃度の５０％以下となるように、ゲート電極膜１０２の膜厚と、絶縁膜３０４ａの膜厚を調整すればよい。或いは、ゲート電極膜１０２の上方に位置する第２低濃度領域２０６には、５×１０１７〜５×１０１８ａｔｏｍ／ｃｍ３の不純物が、第２低濃度領域２０６の外側に位置する第１低濃度領域２０４には、１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３の不純物が打ち込まれるように、ゲート電極膜１０２の膜厚と、絶縁膜３０４ａの膜厚を調整すればよい。また、この不純物とは、例えば、リン（Ｐ）などであり、一般には、高濃度領域２０３の不純物と同じ物質であるが、高濃度領域２０３の不純物と異なる物質の場合もあり得る。その後、フォトレジスト３１１をアッシング処理により除去する。なお、図６Ｇ上部における複数の矢印５０３も、図６Ｅや図６Ｆと同様である。
上記のフォトレジスト３１１のパターン形状や、上記のリフロー処理の後退させる長さなどを調整することにより、図３や図５において示す各々のＴＦＴにおけるチャネル領域２０２、第２低濃度領域２０６、第１低濃度領域２０４、及び、高濃度領域２０３が、形成されることとなる。
絶縁膜３０４ａ上層に、さらに絶縁膜３０４ｂを積層することで、層間絶縁膜３０４を形成する。ゲート電極膜１０２と、映像信号線１０４及び電極３２０、回路配線など、との間に生じる容量を抑制するためである。その後、高濃度領域２０３及び第１低濃度領域２０４、第２低濃度領域２０６に含まれる不純物を活性化させるため、また、不純物打ち込みにより生じた結晶欠陥を修復させるため、アニール処理を行う（図６Ｈ）。
さらに、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０４ｆ及び３０４ｇを形成する（図６Ｉ）。
コンタクト穴３０４ｆ及び３０４ｇを介して、画素電極１０７との接続を担う電極３２０、及び、映像信号線１０４を形成する。電極３２０、映像信号線１０４及び層間絶縁膜３０４を被覆するようパッシベーション膜３０５を成膜する。該パッシベーション膜３０５は、例えば、ＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される。その後、半導体膜２０１、半導体膜２０１とゲート絶縁膜３０３との界面、などにあるダングリングボンドに水素を結合させるため、アニール処理を行う（図６Ｊ）。
図４に示した通り、その後、平坦化膜３０６、コモン電極１０８を形成する。次に、絶縁膜３０７を成膜し、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０７ｇを形成する。その後、画素電極１０７を形成することで、ＩＰＳ方式の画素領域を構成する。
以上、ＴＦＴ基板２の製造方法について説明した。当該製造方法の特徴は、半導体膜２０１の表面に凹凸があることを利用して、１度の不純物の打ち込みによって、第１低濃度領域２０４と第２低濃度領域２０６を形成することにより、工程を減ずることが出来ている。
なお、チャネル領域２０２、第２低濃度領域２０６、第１低濃度領域２０４、高濃度領域２０３について説明してきたが、その境界位置については厳密に定義するのが困難な場合がある。実際に不純物を打ち込む際、領域境界において不純物濃度が連続的に変化するので、領域間の境界は、厳密には、線ではなく、一定の有限幅を有しているからである。さらに、当該製造方法の場合、第２低濃度領域２０６と第１低濃度領域２０４の境界は、半導体膜２０１の表面が凹凸していることを利用しているので、より連続的に変化する。それゆえ、その境界の位置については、フォトレジスト３１１の領域外枠位置や、ゲート電極膜１０２の位置によって、定義することとする。すなわち、チャネル領域２０２と第２低濃度領域２０６との境界は、図６Ｇに示されるフォトレジスト３１１の領域外枠位置によって定義される。第２低濃度領域２０６と第１低濃度領域２０４との境界は、ゲート電極膜１０２のゲート端の上方の位置によって定義される。第１低濃度領域２０４と高濃度領域２０３との境界は、図６Ｆに示されるフォトレジスト３１１の領域外枠位置によって定義される。
また、本実施例に係るＴＦＴ基板２において、２個のＴＦＴが直列に設けらるデュアルゲート構造をとる場合について説明しているが、１個のＴＦＴによるシングルゲート構造をとる場合や、３個以上のＴＦＴが直列に設けられるマルチゲート構造を取る場合にも、本発明が適用出来るのは言うまでもない。
［第２の実施形態］
本発明の第２の実施形態に係る表示装置は、ＩＰＳ方式のうちの１つの方式による液晶表示装置であって、基本的な構成は、第１の実施形態に係る表示装置と同じである。本実施形態に係る表示装置は、第１の実施形態に係る表示装置と比較して、ＴＦＴ基板２において、半導体膜２０１と対向するゲート電極膜１０２との相対的な位置が異なっている。
本発明は、図５に示すように、ゲート電極膜１０２のゲート端１０２ａ１が、半導体膜２０１のうち第２低濃度領域２０６と第１低濃度領域２０４の境界線と、上方から見て重なっている場合に限られるものではない。
図７は、本実施形態に係るＴＦＴ基板２における半導体膜２０１とゲート電極膜の相対的な位置を示す拡大平面図である。図７において、１個のＴＦＴの片側において、半導体膜２０１に対する、下方に対向して位置するゲート電極膜１０２のゲート端１０２ｊの相対的な位置について、本発明が適用できる典型的なものを示している。
図７（ｄ）では、図５に示す場合に対応して、ゲート電極膜１０２のゲート端１０２ｊが、半導体膜２０１のうち第２低濃度領域２０６と第１低濃度領域２０４の境界線２２２ｊと重なっている。
図８Ａは、本実施形態に係るＴＦＴの一例を示す模式図である。図８Ａに示すＴＦＴは、図７（ｄ）に示す構造をＴＦＴの両側においてとる場合であって、図４に示される２個のＴＦＴのいずれかを簡略的に示したものとなっている。
図７（ｅ）では、ゲート電極膜１０２のゲート端１０２ｊが、半導体膜２０１のうち第２低濃度領域２０６の内部と重なっている。この場合、図７（ｄ）に示す場合と比較して、より寄生容量の増加が抑制されている構造となっている。一方、第１低濃度領域２０４のみならず、第２低濃度領域２０６の一部も、ゲート電極膜１０２によって遮光されていないので、正孔電子対はより発生し得る。しかし、チャネル領域２０２と高濃度領域２０３の間に、第２低濃度領域２０６と第１低濃度領域２０４が位置することにより、例えば、図１２に示す従来技術に係るＬＤＤ構造と比較して、光リーク電流がより抑制されている。
図７（ｃ）では、ゲート電極膜１０２のゲート端１０２ｊが、半導体膜２０１のうち第１低濃度領域２０４の内部と重なっている。この場合、第２低濃度領域２０６に加えて、第１低濃度領域２０４の一部も、ゲート電極膜１０２によって遮光されているので、図７（ｄ）に示す場合と比較して、より光リーク電流が抑制された構造である。一方、図７（ｄ）に示す場合と比較して、寄生容量は増加してしまっているが、半導体膜２０１のうち、ゲート電極膜１０２に対向している領域に、第１低濃度領域２０４より不純物濃度が低濃度の不純物が添加された第２低濃度領域２０６が含まれているので、第２低濃度領域２０６がすべて、第１低濃度領域２０４と同程度の不純物濃度である場合と比較して、寄生容量の増加は抑制されている。
図８Ｂは、本実施形態に係るＴＦＴの一例を示す模式図である。図８Ｂに示すＴＦＴは、図７（ｃ）に示す構造をＴＦＴの両側においてとる場合を示している。
図７（ｂ）では、ゲート電極膜１０２のゲート端１０２ｊが、半導体膜２０１のうち第１低濃度領域２０４と高濃度領域２０３の境界線２２３ｊと重なっている。この場合、第１低濃度領域２０４も、ゲート電極膜１０２によって遮光されているので、図７（ｄ）に示す場合と比較して、さらに、光リーク電流が抑制された構造である。一方、図７（ｃ）と同様に、第２低濃度領域２０６がすべて、第１低濃度領域２０４と同程度の不純物濃度である場合と比較して、寄生容量の増加は抑制されている。
図７（ａ）では、ゲート電極膜１０２のゲート端１０２ｊが、半導体膜２０１のうち高濃度領域２０３の内部と重なっている。この場合、第１低濃度領域２０４も、ゲート電極膜１０２によって十分に遮光されているので、図７（ｄ）に示す場合と比較して、さらに、光リーク電流が抑制された構造である。一方、図７（ｃ）と同様に、第２低濃度領域２０６がすべて、第１低濃度領域２０４と同程度の不純物濃度である場合と比較して、寄生容量の増加は抑制されている。
このように、ゲート電極膜１０２と半導体膜２０１の相対的な位置により、光リーク電流の抑制を優先させた構造となったり、寄生容量増加の抑制を優先させた構造となったりするので、ＴＦＴがどのような構造が適しているか、必要に応じて選択すればよい。図８Ａ及び図８Ｂでは、ＴＦＴの両側において、ともに、同じ構造をとる場合について示しているが、ＴＦＴの両側において、異なる構造をとってもよい。必要に応じて、図７に示す構造のいずれかを選択すればよい。
ＴＦＴの片側において、図７に示す構造のいずれかをとる場合、他方の片側においては、通常のＬＤＤ構造をとったり、低濃度領域を含まない場合であってもよい。
なお、複数のＴＦＴが直列に設けられるマルチゲート構造において、ゲート電圧オフ時には、それぞれのＴＦＴのチャネル領域の両端のうち、映像信号線１０４側若しくは画素電極１０７側に最も近く位置するチャネル端近傍において、正孔電子対が生じている場合に、光リーク電流が発生しやすいことが知られている。それゆえ、これらチャネル端近傍にのみ、例えば、図７（ｃ）など、光リーク電流の抑制を優先させた構造をとり、他のチャネル端近傍においては、例えば、図７（ｅ）など、寄生容量増加の抑制を優先させた構造をとるのが、望ましい。
次に、本実施形態に係るＴＦＴ基板２を製造する方法について、図９Ａ〜図９Ｄを用いて説明する。ここでは、図８Ｂに示す構造を有するＴＦＴの場合であって、さらに、第１の実施形態と同様に、ボトムゲート構造を有するｎＭＯＳ型の多結晶シリコンＴＦＴの場合を例にする。
第１の実施形態に係るＴＦＴ基板２の製造方法と同様に、図６Ａ〜図６Ｄに示す通り、透明基板３０１の上方に、半導体膜２０１が、図３に示す半導体膜２０１の形状などに加工される。第１の実施形態に係るＴＦＴ基板２において、塗布シリコン酸化（ＳｉＯｘ）膜によって平坦な絶縁膜３０４ａが成膜されるのに対して、本実施形態に係るＴＦＴ基板２において、シリコン酸化（ＳｉＯｘ）膜をＣＶＤ法によって成膜する（図９Ａ）。これにより、図９Ａに示す通り、絶縁膜３０４ａの表面にも、下方に位置する薄膜層によって凹凸を有することとなる。
絶縁膜３０４ａを介して、半導体膜２０１に不純物が打ち込まれることとなるので、膜厚は２００ｎｍ以下が望ましい。そして、ＴＦＴの閾値電圧を制御するために、半導体膜２０１に対して不純物を打ち込む（図９Ａ）。この不純物とは、たとえば、リン（Ｐ）やボロン（Ｂ）などである。図９Ａ上部における複数の矢印５０１は、不純物が打ち込まれる様子を模式的にあらわしたものである。
フォトレジストを上記の絶縁膜３０４ａ上に塗布、露光、現像処理した後、不要なフォトレジストを除去することにより、ゲート電極膜１０２と対向しているチャネル領域２０２及びその近傍の所定の位置に、フォトレジスト３１１が残るパターンを形成させる。半導体膜２０１に対して典型的には１×１０１９ａｔｏｍ／ｃｍ３以上の不純物を打ち込むことで、高濃度領域２０３を形成させる（図９Ｂ）。この不純物とは、たとえば、リン（Ｐ）などである。図９Ｂ上部における複数の矢印５０２は、図９Ａと同様に、不純物が打ち込まれる様子をあらわしたものである。
フォトレジスト３１１を除去した後、再度、上記方法により、フォトレジスト３１１の新たなパターンを形成させる。半導体膜２０１に対して不純物を打ち込むことで、高濃度領域２０３の不純物濃度よりも低濃度の不純物が添加された第１低濃度領域２０４を形成する（図９Ｃ）。後述する第２低濃度領域２０６形成のために不純物打ち込みがされることを考慮して、完成時に、第１低濃度領域２０４に、典型的には、１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３の不純物が打ち込まれるように、打ち込み量を調整すればよい。なお、図９Ｃ上部における複数の矢印５０４も、図９Ａや図９Ｂと同様である。
フォトレジスト３１１を除去した後、再度、上記方法により、フォトレジスト３１１の新たなパターンを形成させる。そして、半導体膜２０１に対して、典型的には不純物濃度が第１低濃度領域２０４の不純物濃度の５０％以下となるように不純物を打ち込むことで、或いは５×１０１７〜５×１０１８ａｔｏｍ／ｃｍ３の不純物を打ち込むことで、第１低濃度領域２０４の不純物濃度よりもさらに低濃度の不純物が添加された第２低濃度領域２０６を形成する（図９Ｄ）。また、この不純物とは、例えば、リン（Ｐ）などであり、一般には、高濃度領域２０３の不純物と同じ物質であるが、高濃度領域２０３の不純物と異なる物質の場合もあり得る。その後、フォトレジスト３１１をアッシング処理により除去する。なお、図９Ｄ上部における複数の矢印５０５も、図９Ａや図９Ｂ、図９Ｃと同様である。
それぞれのフォトレジスト３１１のパターン形状により、ＴＦＴにおけるチャネル領域２０２、第２低濃度領域２０６、第１低濃度領域２０４、及び、高濃度領域２０３が、形成されることとなる。
これより後の工程は、第１の実施形態に係るＴＦＴ基板２の製造方法と同様である。当該製造方法の特徴は、第１の実施形態に係るＴＦＴ基板２の製造方法と異なり、第２低濃度領域２０６と第１低濃度領域２０４の境界の位置を自由に設計して形成することが出来る点にある。また、当該製造方法によって、第１の実施形態に係るＴＦＴ基板２を製造してもよいことは言うまでもない。必要に応じて、どちらの製造方法によって製造するか選択すればよい。
なお、第１の実施形態において説明した通り、チャネル領域２０２、及び、第２低濃度領域２０６、第１低濃度領域２０４、高濃度領域２０３について説明してきたが、その境界位置については厳密に定義するのが困難な場合がある。これらについては、同様に、図９Ｂ〜図９Ｄに示されるフォトレジスト３１１の領域外枠位置によって定義することとする。
［第３の実施形態］
本発明の第３の実施形態に係る表示装置は、ＩＰＳ方式のうちの１つの方式による液晶表示装置であって、基本的な構成は、第１の実施形態に係る表示装置と同じである。第１の実施形態に係る表示装置と比較して、ＴＦＴ基板２の構造が異なっている。特許文献２に記載の技術を、本発明に適用したものである。
図１０は、本発明の第３の実施形態に係るＴＦＴ基板２の断面図である。図３に示される第１の実施形態に係るＴＦＴ基板２と異なり、半導体膜２０１のうち、コンタクト穴を介して、映像信号線１０４や電極３２０と接続される箇所が、高濃度領域２０３となっている点である。コンタクト穴を利用して、不純物の打ち込みすることにより、工程を減ずることが出来ている。
以上、本発明の実施の形態について説明した。上記においては、半導体膜２０１のうち、チャネル領域２０２と高濃度領域２０３の間に位置する低濃度領域は、第１低濃度領域２０４と第２低濃度領域２０６からなる場合について説明している。しかし、３個以上の異なる濃度の不純物濃度を有する場合であってもよい。また、前述の通り、実際には、低濃度領域における濃度は、位置に対して不連続に変化するというより、実際には、位置に対して連続的に変化することとなる。このような場合であっても、低濃度領域の一部に、第１低濃度領域２０４と、第２低濃度領域２０６が含まれていればよい。また、不純物によってキャリアが電子となるｎ型ＴＦＴを例に説明したが、キャリアが正孔となるｐ型ＴＦＴであっても、適用できる。
また、例えば、図６Ａ〜図６Ｊなどに、半導体膜２０１の表面が凹凸していることや、ゲート電極膜１０２の両端に傾斜があるなど、構造や製造方法の理解を助けとなるよう、誇張して示されている。対して、図８Ａや図８Ｂなど、とくに誇張する必要がない場合は、半導体膜２０１の表面が平坦に、また、ゲート電極膜１０２の両端は垂直に、簡略化されて示されている。
なお、本発明の実施形態に係る表示装置として、上記では、ＩＰＳ方式の液晶表示装置について説明しているが、本発明は、ＩＰＳ方式の他の方式やＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよいし、他の表示装置であってもよい。図１１は、本発明の実施形態の他の一例の液晶表示装置のＴＦＴ基板２の等価回路図である。図１１は、ＶＡ方式及びＴＮ方式の液晶表示装置の場合について示している。ＶＡ方式及びＴＮ方式の場合には、コモン電極１０８（図示せず）がＴＦＴ基板２と対向するフィルタ基板１に設けられている。
１ フィルタ基板、２ ＴＦＴ基板、３ バックライト、１０１ ゲートドライバ、１０２ ゲート電極膜、１０３ データドライバ、１０４ 映像信号線、１０５ コモン信号線、１０６ ＴＦＴ、１０７ 画素電極、１０８ コモン電極、２０１ 半導体膜、２０２ チャネル領域、２０２ａ 第１チャネル領域、２０２ｂ 第２チャネル領域、 ２０３ 高濃度領域、２０４ 第１低濃度領域、２０５ ＰＡＤ部、２０６ 第２低濃度領域、２０７ チャネル端、２０８，２０９ 境界線、２２０ 低濃度領域、３０１ 透明基板、３０２ 汚染防止膜、３０３ ゲート絶縁膜、３０４ 層間絶縁膜、３０４ｆ コンタクト穴、３０４ｇ コンタクト穴、３０５ パッシベーション絶縁膜、３０６ 平坦化膜、３０７ 絶縁膜、３０７ｇ コンタクト穴、３１１ フォトレジスト、３２０ 電極。

Claims (8)

  1. 映像信号線と画素電極の間において、所定の不純物が添加された不純物添加領域を介して、１以上のチャネル領域が設けられる半導体膜と、
    前記半導体膜の一方側に配置され、光を発生させる光源と、
    前記半導体膜と前記光源との間に設けられるとともに、前記１以上のチャネル領域それぞれに対向する１以上のゲート電極と、を含む表示装置の製造方法であって、
    基板上に、前記１以上のゲート電極を形成する工程と、
    前記ゲート電極を被覆するようにゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、前記半導体膜を形成する工程と、
    前記半導体膜を被覆するように平坦な絶縁膜を形成する工程と、
    前記平坦な絶縁膜上のうち、前記半導体膜の前記１以上のチャネル領域と、前記半導体膜の前記１以上のチャネル領域に隣接する領域の少なくとも一つに設けられる低濃度領域となる領域と、の上方となる領域に、第１のフォトレジストを形成する工程と、
    前記第１のフォトレジストをマスクとして、第１濃度で第１の不純物を添加する、第１の不純物添加工程と、
    前記第１の不純物添加工程の後に、前記平坦な絶縁膜上のうち、前記半導体膜の前記１以上のチャネル領域の上方となる領域に、第２のフォトレジストを形成する工程と、
    前記第２のフォトレジストをマスクとして、前記第１濃度より低い第２濃度で、前記第１の不純物又はそれとは異なる不純物である第２の不純物を添加する、第２の不純物添加工程と、
    を備え、
    前記半導体前記低濃度領域は、隣接する前記チャネル領域に対向する前記ゲート電極の上面端部の上方より外方側に設けられる第１低濃度領域と、該上面端部の上方より内方側に設けられる、該第１低濃度領域よりさらに低い濃度となる第２低濃度領域を含む、
    ことを特徴とする、表示装置の製造方法。
  2. 映像信号線と画素電極の間において、所定の不純物が添加された不純物添加領域を介して、１以上のチャネル領域が設けられる半導体膜と、
    前記半導体膜の一方側に配置され、光を発生させる光源と、
    前記半導体膜と前記光源との間に設けられるとともに、前記１以上のチャネル領域それぞれに対向する１以上のゲート電極と、を含む表示装置の製造方法であって、
    基板上に、前記１以上のゲート電極を形成する工程と、
    前記ゲート電極を被覆するようにゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、前記半導体膜を形成する工程と、
    前記半導体膜を被覆するように絶縁膜を一様に形成する工程と、
    前記絶縁膜上のうち、前記半導体膜の前記１以上のチャネル領域と、前記半導体膜の前記１以上のチャネル領域に隣接する領域の少なくとも一つに設けられる低濃度領域となる領域と、の上方となる領域に、第１のフォトレジストを形成する工程と、
    前記第１のフォトレジストをマスクとして、第１濃度で第１の不純物を添加する、第１の不純物添加工程と、
    前記第１の不純物添加工程の後に、前記絶縁膜上のうち、前記半導体膜の前記１以上のチャネル領域の上方となる領域と、前記低濃度領域のうち外方側に設けられる第１低濃度領域を除く領域と、の上方となる領域に、第２のフォトレジストを形成する工程と、
    前記第２のフォトレジストをマスクとして、前記第１濃度より低い第２濃度で、前記第１の不純物又はそれとは異なる不純物である第２の不純物を添加する、第２の不純物添加工程と、
    前記第１の不純物添加工程の後に、前記絶縁膜上のうち、前記半導体膜の前記１以上のチャネル領域の上方となる領域に、第３のフォトレジストを形成する工程と、
    前記第３のフォトレジストをマスクとして、前記第２濃度より低い第３濃度で、前記第２の不純物を添加する、第３の不純物添加工程と、
    を備え、
    前記半導体前記低濃度領域は、前記第１低濃度領域と、該第１低濃度領域より前記チャネル領域側に設けられる、該第１低濃度領域よりさらに低い濃度となる第２低濃度領域を含む、
    ことを特徴とする、表示装置の製造方法。
  3. 請求項１又は請求項２に記載の表示装置の製造方法であって、
    前記不純物添加領域のうち、前記１以上のチャネル領域に隣接する領域すべてが前記低濃度領域である、
    ことを特徴とする表示装置の製造方法。
  4. 請求項１乃至請求項３のいずれかに記載の表示装置の製造方法であって、
    前記低濃度領域には、前記第１低濃度領域と前記第２低濃度領域とによってなる、
    ことを特徴とする表示装置の製造方法。
  5. 請求項４に記載の表示装置の製造方法であって、
    前記第１低濃度領域の少なくとも一部は、対向する前記ゲート電極の外側に広がる、
    ことを特徴とする表示装置の製造方法。
  6. 請求項５に記載の表示装置の製造方法であって、
    前記第２低濃度領域は、対向する前記ゲート電極によって覆われる、
    ことを特徴とする表示装置の製造方法。
  7. 請求項１乃至請求項６のいずれかに記載の表示装置の製造方法であって、
    前記第１低濃度領域の不純物濃度は、１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３であって、
    前記第２低濃度領域の不純物濃度は、前記第１低濃度領域の不純物濃度の５０％以下である、
    ことを特徴とする表示装置の製造方法。
  8. 請求項１乃至請求項７のいずれかに記載の表示装置の製造方法であって、
    前記半導体膜には、２個のチャネル領域が設けられる、
    ことを特徴とする表示装置の製造方法。
JP2009249511A 2009-10-29 2009-10-29 表示装置の製造方法 Expired - Fee Related JP5575455B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009249511A JP5575455B2 (ja) 2009-10-29 2009-10-29 表示装置の製造方法
US12/912,799 US8530898B2 (en) 2009-10-29 2010-10-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009249511A JP5575455B2 (ja) 2009-10-29 2009-10-29 表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011096860A JP2011096860A (ja) 2011-05-12
JP2011096860A5 JP2011096860A5 (ja) 2012-12-06
JP5575455B2 true JP5575455B2 (ja) 2014-08-20

Family

ID=43924431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009249511A Expired - Fee Related JP5575455B2 (ja) 2009-10-29 2009-10-29 表示装置の製造方法

Country Status (2)

Country Link
US (1) US8530898B2 (ja)
JP (1) JP5575455B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540776B2 (ja) * 1998-11-02 2010-09-08 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP4641582B2 (ja) 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3978145B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP2005311037A (ja) * 2004-04-21 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4397753B2 (ja) * 2004-07-28 2010-01-13 株式会社半導体エネルギー研究所 半導体装置
JP2009198703A (ja) * 2008-02-20 2009-09-03 Sony Corp 液晶表示装置およびその製造方法
JP2009206434A (ja) 2008-02-29 2009-09-10 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010009584A (ja) * 2008-05-29 2010-01-14 Sony Corp 表示装置

Also Published As

Publication number Publication date
US20110101357A1 (en) 2011-05-05
US8530898B2 (en) 2013-09-10
JP2011096860A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
TWI355551B (ja)
JP5323604B2 (ja) 表示装置及びその製造方法
US8928044B2 (en) Display device, switching circuit and field effect transistor
JP5111867B2 (ja) 表示装置
JP2004151546A (ja) アクティブマトリクス基板および表示装置
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
JP4844133B2 (ja) 半導体装置
JP2010039413A (ja) 表示装置及びその製造方法
CN101726899B (zh) 显示装置
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
TWI447916B (zh) 顯示裝置
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
CN1873989B (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
JP2010113253A (ja) 表示装置及び表示装置の製造方法
JP5371377B2 (ja) 表示装置
JP5575455B2 (ja) 表示装置の製造方法
JP2008165029A (ja) 液晶表示装置
JP5312906B2 (ja) 表示装置
JP2008165028A (ja) 液晶表示装置
JP2010205850A (ja) 表示装置
US8319225B2 (en) Display device and manufacturing method thereof
JP4007412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2010182882A (ja) 表示装置及び表示装置の製造方法
JP2008166573A (ja) 表示装置の製造方法及び表示装置
JP5626726B2 (ja) 薄膜トランジスタ、表示装置、及び液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees