JP5581954B2 - 固体撮像装置、固体撮像装置の製造方法、及び電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP5581954B2
JP5581954B2 JP2010227757A JP2010227757A JP5581954B2 JP 5581954 B2 JP5581954 B2 JP 5581954B2 JP 2010227757 A JP2010227757 A JP 2010227757A JP 2010227757 A JP2010227757 A JP 2010227757A JP 5581954 B2 JP5581954 B2 JP 5581954B2
Authority
JP
Japan
Prior art keywords
substrate
imaging device
state imaging
solid
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010227757A
Other languages
English (en)
Other versions
JP2012084610A (ja
Inventor
貴幸 榎本
秀晃 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010227757A priority Critical patent/JP5581954B2/ja
Priority to TW100132723A priority patent/TWI467748B/zh
Priority to KR1020110098025A priority patent/KR101900102B1/ko
Priority to CN201110301401.7A priority patent/CN102446935B/zh
Priority to US13/249,825 priority patent/US8624306B2/en
Publication of JP2012084610A publication Critical patent/JP2012084610A/ja
Priority to US14/088,978 priority patent/US9040343B2/en
Application granted granted Critical
Publication of JP5581954B2 publication Critical patent/JP5581954B2/ja
Priority to KR1020180108670A priority patent/KR102013071B1/ko
Priority to KR1020190096817A priority patent/KR102135529B1/ko
Priority to KR1020200083276A priority patent/KR102279288B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、裏面照射型の固体撮像装置に関し、さらに、その製造方法、及びその固体撮像装置を用いた電子機器に関する。
従来、デジタルカメラやビデオカメラに用いられる固体撮像装置として、ＣＣＤ型の固体撮像装置やＣＭＯＳ型の固体撮像装置が知られている。これらの固体撮像装置では、二次元マトリクス状に複数個形成された画素毎に受光部が形成されており、この受光部では、受光量に応じて信号電荷が生成される。そして、受光部で生成された信号電荷が転送され増幅されることにより画像信号が得られる。
従来の一般的な固体撮像装置は、基板表面上に電極や配線を形成し、その上方から光を照射させる表面型の固体撮像装置である。例えば、表面型のＣＭＯＳ型固体撮像装置では、各画素の受光部を構成するフォトダイオードＰＤがシリコン基板内に形成され、シリコン基板上に相関絶縁膜を介して多数の配線層が設けられる。そして、配線層よりも上層にカラーフィルタ及びオンチップレンズが設けられる構成とされる。このような表面型の固体撮像装置では、光は、オンチップレンズからカラーフィルタ、及び配線層を通過して受光部のフォトダイオードに入射する。
ところで、固体撮像装置の微細化が進むにつれ、配線のピッチが狭くなると共に配線層の多層化が進むため、表面型の固体撮像装置ではオンチップレンズとシリコン基板に形成された受光部の距離が広がるという問題があった。配線層の多層化が進むと、斜めに入射した光の一部は、配線層に遮られてシリコン基板の受光部に到達しにくくなり、シェーディング等の現象も発生してしまう。
そこで、近年、基板上の配線層が形成される側とは反対側から光を照射する、裏面照射型の固体撮像装置が提案されている（特許文献１参照）。裏面照射型の固体撮像装置では、光照射側に配線層や回路素子等が構成されないため、基板に形成された受光部の実効開口率を１００％とすることも可能となる他、入射光が配線層等に反射されることなく受光部に入射される。このため、裏面照射型の固体撮像装置では、感度の大幅な向上とシェーディングレスの実現に大きな期待が寄せられる。
裏面照射型の固体撮像装置では、基本性能であるダイナミックレンジを向上させるには、フォトダイオードに光電変換された電荷の最大蓄積量（飽和電荷量：Ｑｓ）を向上させれば良く、フォトダイオードの領域を基板の深さ方向に広げれば良い。しかし、受光面近くにまでフォトダイオードを拡張すると、出力端子との距離が長くなるため、フォトダイオードに蓄積された信号電荷を完全に転送することが困難となり、残像が発生する原因となる。この改善策として、フォトダイオードに達するような読み出し電極（トレンチ型電極）を有する縦型トランジスタを適用した固体撮像装置が提案されている（特許文献２、特許文献３参照）。
図１９に、従来の縦型トランジスタを適用した固体撮像装置１００の概略断面構成図を示す。図１９に示すように、基板１０１の深さ方向に２層のフォトダイオードＰＤ１、ＰＤ２が形成されている。そして、各フォトダイオードＰＤ１、ＰＤ２に接する深さにまで縦型ゲート電極１０３、１０４が形成されている。この縦型ゲート電極１０３、１０４は、基板１０１の所望の深さ方向に形成されたトレンチ部に、ゲート絶縁膜１０２を介して電極材料を埋め込むことで形成されている。そして、各縦型ゲート電極１０３、１０４の隣接する領域には、フローティングディフュージョン部ＦＤ１、ＦＤ２が形成されている。
図１９の固体撮像装置１００では、縦型ゲート電極１０３、１０４に所望の電圧を印加することにより、フォトダイオードＰＤ１、ＰＤ２に蓄積された信号電荷がそれぞれのフローティングディフュージョン部ＦＤ１、ＦＤ２に転送される。このような構成においては、基板１０１に形成するトレンチ部の深さを変えることで、異なる深さに形成されるフォトダイオードＰＤ１、ＰＤ２に蓄積された信号電荷の転送が可能な構成とすることができる。しかしながら、トレンチ部の深さを同一基板内で変える構成は、一回のリソグラフィー工程とドライエッチング工程では形成できないため、縦型ゲート電極１０３、１０４の形成工程を複数回繰り返す必要がある。このため、トレンチ部の深さバラつきや、フォトダイオード形成におけるイオン注入の拡散バラツキ等のプロセスバラつきを考慮しつつ、光電変換された信号電荷を転送可能な状態となるように画素設計を行うことは現実的ではない。
そこで、基板を貫通する縦型ゲート電極で構成される縦型トランジスタを適用することで、プロセスバラつきを打ち消すことが考えられている（特許文献４参照）。
図２０に、基板を貫通する縦型ゲート電極を有する固体撮像装置１０５の概略断面構成図を示す。図２０に示すように、固体撮像装置１０５では、基板１０６の水平面に対して縦方向に貫通する縦型ゲート電極１０８を有する。この縦型ゲート電極１０８は、基板１０６を貫通する貫通孔を形成し、ゲート絶縁膜１０７を介して電極材料を埋めこむことにより形成されている。図２０の固体撮像装置１０７では、基板１０６の深さ方向に深い位置に形成されたフォトダイオードＰＤの信号電荷を、基板１０６の光入射側とは反対側に形成されたフローティングディフュージョン部ＦＤに読み出すことができる。
しかしながら、図２０に示すような基板１０６を貫通する縦型ゲート電極１０８を形成する場合、基板１０６の表面側から裏面側に貫通する貫通孔の加工時において、エッチャントの跳ね返りなどにより基板１０６の深い側でダメージが生じる。そうすると、基板１０６の裏面側では、貫通孔端部の内周面から基板裏面側に続くコーナー部（破線ａで囲む領域）にキャリアが発生し、光電変換により生成されるキャリア（信号）に混合することでノイズが発生し、いわゆる白点が増加するという問題がある。
特開平６−２８３７０２号公報 特開２００４−２８１４９９号公報 特公表２００７−５３１２５４号公報 特開２００８−２５８３１６号公報
上述の点に鑑み、本発明は、プロセスバラつきが低減され、白点の発生が低減された固体撮像装置を提供することを的とする。さらに、その固体撮像装置を用いた電気機器を提供することを目的とする。
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は基板と、基板を貫通する貫通孔と、貫通孔に形成される縦型ゲート電極と、電荷固定膜とを備える。基板には、受光量に応じた信号電荷を生成する光電変換部が形成されている。貫通孔は、基板の表面から裏面側に貫通して形成されている。縦型ゲート電極は、光電変換部で生成された信号電荷を電荷読み出し部に読み出すものであり、貫通孔内にゲート絶縁膜を介して形成されている。電荷固定膜は、基板の裏面側を被覆すると共に、基板裏面側の貫通孔の内周面の一部を被覆するように形成されており、負の固定電荷を有する膜で構成されている。
本発明の固体撮像装置では、貫通孔内に縦型ゲート電極が形成されることにより、基板の深さ方向に形成された光電変換部のうち、深い位置に蓄積された信号電荷を基板の表面側に形成された電荷読み出し部に読み出すことができる。また、基板の裏面側及び、基板裏面側の貫通孔の内周面の一部が、負の固定電荷を有する膜で構成された電荷固定膜で被覆される。これにより、貫通孔の形成時に、貫通孔の深い位置で発生した基板の欠陥に起因するキャリアを電荷固定膜により、吸収することができると共に、基板の裏面側に発生する暗電流を抑制することができる。
本発明の固体撮像装置の製造方法は、まず、基板の表面から裏面側にかけて所望の深さの開口部を形成する。次に、開口部にゲート絶縁膜を介して電極材料を埋めこむことにより、基板の光電変換部に蓄積された信号電荷を基板の表面側に形成された読み出し部に読み出すため縦型ゲート電極を形成する。次に、基板表面に、層間絶縁膜を介して複数層の配線が積層した配線層を形成する。次に、配線層上に支持基板を貼り合わせ、基板を反転する。次に、開口部が基板の裏面側に貫通するまで基板を薄肉化して貫通孔を形成すると共に、貫通孔内に形成された前記ゲート絶縁膜を所定の深さまで除去する。次に、ゲート絶縁膜が除去された貫通孔内を埋め込むと共に、基板の裏面全面を被覆する負の固定電荷を有する電荷固定膜を形成する。
本発明の固体撮像装置の製造方法では、基板の薄肉化によって、基板に形成された開口部の底部が基板の裏面側に貫通され、貫通孔とされる。そして、貫通構内に形成されたゲート絶縁膜が所定の深さまで除去され、その除去された部分に負の固定電荷を有する電荷固定膜が埋めこまれる。これにより、基板裏面側の貫通孔端部の内周面が電荷固定膜に被覆されるため、開口部を形成したときに開口部底部で発生した基板の欠陥に起因して発生する以上キャリアが電荷固定膜に吸収され、白点の発生が抑制される。また、基板裏面側全面にも電荷固定膜が形成される。これにより、基板界面で発生する暗電流が抑制される。
本発明の電子機器は、光学レンズと、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。また、固体撮像装置は、基板と、基板を貫通する貫通孔と、貫通孔に形成される縦型ゲート電極と、電荷固定膜とを備える。基板には、受光量に応じた信号電荷を生成する光電変換部が形成されている。貫通孔は、基板の表面から裏面側に貫通して形成されている。縦型ゲート電極は、光電変換部で生成された信号電荷を電荷読み出し部に読み出すものであり、貫通孔内にゲート絶縁膜を介して形成されている。電荷固定膜は、基板の裏面側を被覆すると共に、基板裏面側の貫通孔の内周面の一部を被覆するように形成されており、負の固定電荷を有する膜で構成されている。
本発明によれば、飽和電荷量の向上が図られた裏面照射型の固体撮像装置において、プロセスバラつきが低減され、白点の発生が抑制される。また、その固体撮像装置を用いることにより、画質の向上が図られた電子機器が得られる。
本発明の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。 本発明の第１の実施形態に係る固体撮像装置の要部の概略断面構成図である。 Ａ，Ｂ，Ｃ 本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その１〜３）である。 Ｄ，Ｅ 本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その４，５）である。 Ｆ，Ｇ 本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その６，７）である。 Ｈ，Ｉ 本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その８，９）である。 Ｊ 本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図（その１０）である。 Ａ，Ｂ，Ｃ 本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図（その１〜３）である。 Ｄ，Ｅ 本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図（その４，５）である。 Ｆ 本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図（その６）である。 本発明の第３の実施形態に係る固体撮像装置の要部の概略断面構成図である。 Ａ，Ｂ，Ｃ 本発明の第３の実施形態に係る固体撮像装置の製造方法を示す工程図（その１〜３）である。 Ｄ，Ｅ 本発明の第３の実施形態に係る固体撮像装置の製造方法を示す工程図（その４，５）である。 Ｆ，Ｇ 本発明の第３の実施形態に係る固体撮像装置の製造方法を示す工程図（その６，７）である。 Ｈ 本発明の第３の実施形態に係る固体撮像装置の製造方法を示す工程図（その８）である。 本発明の第４の実施形態に係る固体撮像装置の要部の概略断面構成図である。 本発明の第５の実施形態に係る固体撮像装置の要部の概略断面構成図である。 本発明の第６の実施形態に係る電子機器の概略構成図である。 従来の固体撮像装置の概略断面構成図（その１）である。 従来の固体撮像装置の概略断面構成図（その２）である。
以下に、本発明の実施形態に係る固体撮像装置及び、電子機器の一例を、図１〜図１８を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１． 第１の実施形態：ＣＭＯＳ型の裏面照射型固体撮像装置の例
１−１ 全体構成
１−２ 要部の構成
１−３ 製造方法（バルク基板を用いる例）
２． 第２の実施形態：裏面照射型のＣＭＯＳ固体撮像装置の製造方法の例（ＳＯＩ基板を用いる例）
３． 第３の実施形態：裏面照射型のＣＭＯＳ固体撮像装置の例（ＳＯＩ基板を用いる例）
３−１ 用部の断面構成
３−２ 製造方法
４． 第４の実施形態：裏面照射型のＣＭＯＳ固体撮像装置の例（縦分光の例）
５． 第５の実施形態：裏面照射型のＣＭＯＳ固体撮像装置の例（縦分光の例）
６． 第６の実施形態：電子機器
〈１．第１の実施形態〉
本発明の第１の実施形態に係る固体撮像装置について説明する。本実施形態例は、裏面照射型のＣＭＯＳ型固体撮像装置を例にしたものである。
［１−１ 全体構成］
まず、要部の構成の説明に先立ち、本実施形態例の固体撮像装置の全体構成について説明する。図１は、本実施形態例に係る固体撮像装置の全体を示す概略構成図である。
固体撮像装置１は、図１に示すように、シリコンからなる基板１１に、複数の画素２からなる撮像領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を備えて構成される。
画素２は、受光した光の光量に応じて信号電荷を生成するフォトダイオードからなる受光部と、その信号電荷を読み出し転送するための複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。
撮像領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。撮像領域３は、実際に光を受光し光電変換によって生成された信号電荷を蓄積することのできる有効画素領域と、有効画素領域の周囲に形成され黒レベルの基準になる光学的黒を出力するための無効画素領域（以下、オプティカルブラック領域）とから構成される。
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２の光電変換素子において生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎にオプティカルブラック領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に設けられている。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される画素信号に対し、信号処理を行って出力する。
［１−２ 要部の構成］
図２に、本実施形態例の固体撮像装置１の要部の断面構成図を示す。本実施形態例の固体撮像装置１は、フォトダイオードＰＤからなる複数の光電変換部と、縦型トランジスタＴｒａ及び表面型トランジスタＴｒｂを含む画素トランジスタとが形成された基板１２と、配線層２５と、支持基板３０とを備える。さらに、基板１２の裏面側には、電荷固定膜１７と、遮光膜１８と、平坦化膜１９と、カラーフィルタ層２０と、オンチップレンズ２１とを備える。
基板１２は、例えば第１導電型（本実施形態例ではｎ型とする）のシリコンからなる半導体基板で構成されており、基板１２の所望の領域には、第２導電型（本実施形態例ではｐ型とする）のウェル領域１３が形成されている。基板１２のウェル領域１３には、フォトダイオードＰＤからなる光電変換部と複数の画素トランジスタで構成される複数の画素が二次元マトリクス状に形成されている。本実施形態例では、基板１２の裏面側が受光面とされ、基板１２の表面側が読み出し回路を構成する回路形成面とされる。すなわち、本実施形態例では、基板１２の裏面側から光Ｌが入射する構成とされている。
光電変換部を構成するフォトダイオードＰＤは、基板１２の表面側及び裏面側に形成された暗電流を抑制するためのｐ型半導体領域１５、１６と、そのｐ型半導体領域１５、１６の間に形成された電荷蓄積領域となるｎ型半導体領域１４で構成されている。暗電流抑制の為のｐ型半導体領域１５、１６は、ウェル領域１３の不純物濃度よりも高濃度に形成されている。本実施形態例では、ｐ型半導体領域１５、１６と、電荷蓄積領域を構成するｎ型半導体領域１４との接合面に形成されるｐｎ接合によって主なフォトダイオードＰＤが形成されている。
フォトダイオードＰＤでは、基板１２に入射した光の光量に応じた信号電荷が生成され、電荷蓄積領域であるｎ型半導体領域１４に蓄積される。また、基板１２の界面で発生する暗電流の原因となる電子は、ｐ型半導体領域１５、１６の多数キャリアである正孔に吸収されることにより暗電流が抑制される。
また、フォトダイオードＰＤは、高濃度のｐ型半導体領域３５からなる画素分離領域により囲まれている。これにより、フォトダイオードＰＤで生成、蓄積された信号電荷が他の画素に移動することを防ぐことができる。
単位画素を構成する画素トランジスタは、ｎチャネルＭＯＳトランジスタで構成されており、転送トランジスタ、リセットトランジスタ、増幅トランジスタの３つのトランジスタ、又は、選択トランジスタを含む４つのトランジスタで構成される。このうち、転送トランジスタは、縦型トランジスタＴｒａで構成され、他のトランジスタは表面型トランジスタＴｒｂで構成される。図２では、転送トランジスタを構成する縦型トランジスタｔｒａと、リセットトランジスタ、増幅トランジスタ、又は選択トランジスタのうちのいずれかを構成する表面型トランジスタＴｒｂを１つ図示する。
縦型トランジスタＴｒａは、フォトダイオードＰＤに隣接して設けられた縦型ゲート電極２８と、その縦型ゲート電極２８に隣接する基板１２の裏面側に形成された、電荷読み出し部となるフローティングディフュージョン領域ＦＤとから構成される。縦型ゲート電極２８は、基板１２を貫通するように形成された貫通孔３１に形成された埋め込み部２８ａと、基板の表面側に張り出して形成された張り出し部２８ｂとで構成されている。埋め込み部２８ａは、貫通孔３１内にゲート絶縁膜２４を介して電極材料が埋め込まれることによって形成されており、基板１２の水平面に対して縦方向に形成されている。また、張り出し部２８ｂは、埋め込み部２８ａ上に接続されて形成されており、基板１２表面にゲート絶縁膜２４を介して形成されている。また、縦型ゲート電極２８は、その埋め込み部２８ａが、電荷蓄積領域となるｎ型半導体領域１４に接して形成されている。貫通孔３１は、基板１２の水平面に対して垂直方向に貫通するように開口されており、基板１２裏面側の端部における貫通孔３１の内周面は、後述する電荷固定膜１７で被覆されている。フローティングディフュージョン領域ＦＤは、基板１２の裏面側に形成されており、電荷蓄積領域を構成するｎ型半導体領域１４よりも高濃度のｎ型半導体領域により構成されている。
また、縦型トランジスタＴｒａでは、基板１２のフォトダイオードＰＤからフローティングディフュージョン領域ＦＤにかけて、縦型ゲート電極２８に沿うようにチャネル形成層２２が形成されている。チャネル形成層２２は、電荷蓄積領域を構成するｎ型半導体領域１４よりも高濃度のｎ型半導体領域で形成されている。さらに、縦型ゲート電極２８とチャネル形成層２２との間の領域には、ｐ型半導体領域２３が形成されている。このｐ型半導体領域２３は、貫通孔３１界面から発生する暗電流や、白傷の原因となる電子を、ｐ型半導体領域の多数キャリアであるホールに再結合させて消滅させる機能を有する。
縦型トランジスタＴｒａでは、縦型ゲート電極２８に所望の電圧が印加されることにより、チャネル形成層２２にチャネルが形成される。これにより、電荷蓄積領域であるｎ型半導体領域１４に蓄積された信号電荷が、縦型ゲート電極２８に沿って形成されたチャネルを通って効率よくフローティングディフュージョン領域ＦＤに転送される。
表面型トランジスタＴｒｂは、ソース・ドレイン領域２９と、そのソース・ドレイン領域２９間に形成される表面型ゲート電極３２とで構成される。ソース・ドレイン領域２９は、基板１２の表面側に形成された、例えば、電荷蓄積領域であるｎ型半導体領域１４よりも高濃度なｎ型半導体領域で構成されている。リセットトランジスタ、増幅トランジスタ、又は選択トランジスタを構成する表面型トランジスタＴｒｂは、それぞれのソース・ドレイン領域２９は、他の表面型トランジスタの所望のソース・ドレイン領域と共通に構成されている。縦型トランジスタＴｒａによってフローティングディフュージョン領域ＦＤに読み出された信号電荷は、これらの表面型トランジスタＴｒｂを介して、画素信号とされ、配線層２５に形成された信号配線に出力される。
ゲート絶縁膜２４の構成材料としては、シリコン酸化膜、シリコン窒化膜、高誘電体膜（Ｈｉｇｈ−ｋ膜）、又は負の固定電荷を有する膜等の絶縁材料を用いることができる。
高誘電体膜としては、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）酸化プラセオジム（ＰｒＯｘ）、２酸化チタン（ＴｉＯ２）、ハフニアシリケート（ＨｆＳｉＯ）、酸化イットリウム（Ｙ２Ｏ３）、窒素添加ハフニウムアルミネート（ＨｆＡｌＯＮ）等が挙げられる。
負の固定電荷を有する膜としては、例えば、酸化ハフニウム（ＨｆＯ２）膜、酸化アルミニウム（Ａｌ２Ｏ３）膜、酸化ジルコニウム（ＺｒＯ２）膜、酸化タンタル（Ｔａ２Ｏ５）膜、もしくは酸化チタン（ＴｉＯ２）膜を用いることができる。成膜方法としては、例えば、化学気相成長法、スパッタリング法、原子層蒸着法等が挙げられえる。原子層蒸着法を用いれば、成膜中に界面準位を低減するＳｉＯ２膜を同時に１ｎｍ程度形成することができるため好適である。また、上記以外の材料としては、酸化ランタン（Ｌａ２Ｏ３）、酸化プラセオジム（Ｐｒ２Ｏ３）、酸化セリウム（ＣｅＯ２）、酸化ネオジム（Ｎｄ２Ｏ３）、酸化プロメチウム（Ｐｍ２Ｏ３）等が挙げられる。さらに、上記材料としては、酸化サマリウム（Ｓｍ２Ｏ３）、酸化ユウロピウム（Ｅｕ２Ｏ３）、酸化ガドリニウム（（Ｇｄ２Ｏ３）、酸化テルビウム（Ｔｂ２Ｏ３）、酸化ジスプロシウム（Ｄｙ２Ｏ３）等が上げられる。さらに、上記材料としては、酸化ホルミウム（Ｈｏ２Ｏ３）、酸化ツリウム（Ｔｍ２Ｏ３）、酸化イッテルビウム（Ｙｂ２Ｏ３）、酸化ルテチウム（Ｌｕ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）等が挙げられる。さらに、上記負の固定電荷を有する膜は、窒化ハフニウム膜、窒化アルンミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。
また、負の固定電荷を有する膜としては、上述した膜中に、絶縁性を損なわない範囲で、シリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でイオン注入の阻止能力を上げることが可能になる。
ゲート絶縁膜２４として高誘電体膜又は負の固定電荷を有する膜を用いる場合には、シリコン系の絶縁材料を用いる場合に比較し、転送効率が悪化するが、工程を短縮できるメリットがある。本実施形態例では、ゲート絶縁膜２４としてシリコン酸化膜を用いる例として説明する。
縦型ゲート電極２８及び表面型ゲート電極３２の構成材料としては、ポリシリコン、リンドープドアモルファスシリコン（ＰＤＡＳ）、又は金属等の導電材料を用いることができ、ゲート絶縁膜の材料に対応して選択することができる。例えば、シリコン酸化膜、シリコン窒化膜、負の固定電荷を有する膜を用いる場合には、ポリシリコン、ＰＤＡＳS等を使用し、Ｈｉｇｈ−Ｋ膜を使用する場合には、ポリシリコン、ＰＤＡＳ、金属等を使用する。また、ポリシリコン、ＰＤＡＳの使い分けは、製造工程に依存する。また、Ｈｉｇｈ−Ｋ膜においてもポリシリコン、ＰＤＡＳを使うことができる、仕事関数の関係で、高い性能は得られない。
配線層２５は、基板１２の光入射側とは反対側である表面側に形成されており、層間絶縁膜２６を介して複数層（図２では、３層）に積層された配線１Ｍ〜３Ｍによって構成されている。所望の配線間、又は配線１Ｍ〜３Ｍと、縦型トランジスタＴｒａや表面型トランジスタＴｒｂからなる画素トランジスタの間は、コンタクト部２７により接続されている。これにより、配線層２５から各画素の画素トランジスタが駆動される。配線層２５を構成する配線１Ｍ〜３Ｍの構成材料としては、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属材料を用いることができる。また、コンタクト部２７の構成材料としては、例えば、タングステンや銅等の金属材料を用いることができる。
支持基板３０は、例えばシリコン基板等で構成されており、配線層２５上に貼り合わされている。支持基板３０は、製造工程途中において配線層２５上に張り合わされるものであり、基板１２の強度を向上させるために設けられるものである。
電荷固定膜１７は、負の固定電荷を有する材料によって構成され、基板１２の光入射側となる裏面全面に形成されている。また、電荷固定膜１７は、基板１２の裏面側に形成されると共に、基板１２の裏面側の貫通孔３１端部の内周面を被覆するように、貫通孔３１内の所定の深さまで埋め込まれて形成されている。電荷固定膜１７は、負の固定電荷を有する材料で構成されるため、基板１２の裏面側及び貫通孔３１端部の内周面を含む基板１２のコーナー部では、ホール蓄積状態が強化される。これにより、基板１２の界面で発生する暗電流が抑制されると共に、貫通孔３１端部の内周面や基板１２のコーナー部で発生した欠陥などに起因して異常発生する暗電流が抑制される。
電荷固定膜１７は、上述のゲート絶縁膜２４に用いることのできる負の固定電荷を有する膜と同じ材料で構成することができる。この電荷固定膜１７は、基板１２の裏面側、及び基板１２裏面側の貫通孔３１端部の内周面に発生する暗電流を防止するために設けられる膜であり、強いピニング効果を得ることのできる材料で形成されるのが好ましい。
電荷固定膜１７の貫通孔３１内に入り込む深さ、すなわち、貫通孔３１内に形成される電荷固定膜１７の基板１２裏面からの深さは、電荷蓄積領域を構成するｎ型半導体領域１４に隣接して形成されるチャネルにかからない深さとするのが好ましい。縦型ゲート電極２８に所望の電圧を印加して電荷転送をする場合、電荷固定膜１７に隣接する領域ではホールが励起されてしまうので、チャネル形成層２２にｎ型のチャネルが形成されにくい。このため、電荷転送に必要なチャネルが基板１２の深さ方向に形成されるように、電荷固定膜１７の貫通孔３１内における形成領域が決定される。また、電荷固定膜１７の貫通孔３１内に入り込む深さは、縦型ゲート電極２８の端部や基板１２のコーナー部に発生する暗電流を好適に抑制するために、５ｎｍ以上であることが好ましい。ただし、これらの電荷固定膜１７の深さの規定は、ゲート絶縁膜２４が負の固定電荷を有する膜で構成する場合には、これに限られるものではない。
また、電荷固定膜１７は、上述した負の固定電荷を有する膜を複数種積層した積層膜として構成してもよい。さらに、図示を省略するが、電荷固定膜１７上に、シリコン酸化膜、シリコン窒化膜、又は高誘電率膜（Ｈｉｇｈ−ｋ膜）等の絶縁膜を積層する構成としてもよい。電荷固定膜１７上に、電荷固定膜１７の屈接率と異なる屈折率を有する酸化膜や窒化膜等の絶縁膜を積層して形成することで、反射防止膜の効果を得ることができる。
遮光膜１８は、電荷固定膜１７上の光入射側に形成され、各画素のフォトダイオードＰＤが形成された領域を開口し、その他の部分を遮光するように形成されている。遮光膜１８は、例えば、遮光性を有する金属膜で形成する。遮光膜１８が形成されることにより、斜めに入射した光が隣接する画素に入射するのを防ぐことができ、混色が低減される。
平坦化膜１９は、遮光膜１８を含む電荷固定膜１７上に形成され、遮光膜１８によって発生した段差を埋め込むように形成されており、その表面は平坦化されている。平坦化膜１９は、例えば塗布型の絶縁材料で形成される。
カラーフィルタ層２０は、平坦化膜１９上部に形成され、各画素に対応して形成されている。カラーフィルタ層２０は、各画素において、例えば、緑、赤、青、シアン、黄色、黒色、又は白色などの光を選択的に透過するように構成されている。画素毎に、異なる色を透過するカラーフィルタ層２０を用いてもよく、また、全ての画素において同じ色を透過するカラーフィルタ層２０を用いてもよい。カラーフィルタ層２０における色の組み合わせは、その仕様により種々の選択が可能である。
オンチップレンズ２１は、カラーフィルタ層２０上部に形成されており、各画素に対応して形成されている。入射する光は、オンチップレンズ２１により集光され、各画素２のフォトダイオードＰＤに効率良く入射される。オンチップレンズ２１の構成材料としては、例えば屈折率が１．０〜１．３の有機材料を用いることができる。
［１−３ 製造方法］
次に、本実施形態例の固体撮像装置の製造方法を説明する。図３〜図７は、本実施形態例の固体撮像装置１の製造工程図である。なお、以下の製造方法の説明では、ゲート絶縁膜として、シリコン酸化膜を用いた例を示す。
まず、図３Ａに示すように、ｎ型の半導体で構成される基板１２の表面側にｐ型の不純物をイオン注入することにより、ｐ型のウェル領域１３を形成する。その後、貫通孔３１が形成される領域において、形成される貫通孔３１の径よりも広い領域であって、かつ、形成される貫通孔３１の深さと同程度、若しくはそれよりも深い深さまでｐ型半導体領域２３をイオン注入により形成する。そして、ｐ型半導体領域２３の外周に、ｎ型の不純物をイオン注入することによりチャネル形成層２２を形成する。
次に、図３Ｂに示すように、ｐ型半導体領域２３の中央部において、基板１２の表面から深さ方向にドライエッチングすることにより開口部３１ａを形成する。この開口部３１ａは図２の貫通孔３１を構成するものであり、基板１２に形成するフォトダイオードＰＤの深さと同じ程度の深さ、例えば３μｍ〜５μｍに形成する。
開口部３１ａの形成工程におけるドライエッチングは、例えば、以下の条件で行うことができる。
チャンバー内圧力：２０〜２００（ｍＴｏｒｒ）
バイアス電圧：２００〜１０００（Ｗ）
ＨＢｒガスの流量：０〜４００（ｓｃｃｍ）
ＮＦ３ガスの流量：０〜５０（ｓｃｃｍ）
Ｏ２ガスの流量：５〜５０（ｓｃｃｍ）
次に、図３Ｃに示すように、開口部３１ａの底部及び内壁にゲート絶縁膜２４を形成し、その後、電極材料を埋めこむことにより、縦型ゲート電極２８の基板１２に埋めこまれる部分となる埋め込み部２８ａを形成する。
その後、図４Ｄに示すように、基板１２表面の所望の領域に、ゲート絶縁膜２４を介して表面型トランジスタＴｒｂを構成する表面型ゲート電極３２を形成するとともに、埋め込み部２８ａ上部に、張り出し部２８ｂを形成する。これにより、縦型トランジスタＴｒａを構成する縦型ゲート電極２８を形成する。
本実施形態例では、埋め込み部２８ａの形成と、張り出し部２８ｂの形成を別工程で行う例としたが、同工程で行っても良い。その場合には、まず、開口部３１ａの底部及び内壁にゲート絶縁膜２４を形成すると共に基板１２の表面にゲート絶縁膜２４を形成する。次に、開口部３１ａ内部に電極材料を埋めこむと共に基板１２表面に電極材料を形成した後、パターニングする。これにより、埋め込み部２８ａ及び張り出し部２８ｂを同時に形成することができ、また、縦型ゲート電極２８と表面型ゲート電極３２を同時に形成することができる。
次に、図４Ｅに示すように、基板１２表面からｎ型の不純物をイオン注入することにより、フローティングディフュージョン領域ＦＤ、表面型トランジスタＴｒｂを構成するソース・ドレイン領域２９形成する。さらに、基板１２の表面にｐ型の不純物をイオン注入することにより暗電流抑制領域となるｐ型半導体領域１５を形成する。これらの不純物領域は、いずれも、縦型ゲート電極２８、表面型ゲート電極３２をマスクとしてセルフアラインで形成することができる。
次に、図５Ｆに示すように、縦型ゲート電極２８及び表面型ゲート電極３２が形成された基板１２表面に例えばシリコン酸化膜からなる層間絶縁膜２６を形成し、配線１Ｍ〜３Ｍ及び層間絶縁膜２６の形成を繰り返すことにより、配線層２５を形成する。配線層２５の形成において所望の画素トランジスタと配線、または配線間を接続する場合には、層間絶縁膜２６に開口部を形成し、開口部をタングステンなどの電極材料で埋めこむことによりコンタクト部２７を形成する。
次に、図５Ｇに示すように、配線層２５上に、例えばシリコン基板からなる支持基板３０を貼り合わせ、基板１２を反転させる。そして、ＣＭＰ（Chemical Mechanical Polishing）法、ドライエッチング、ウェットエッチング等を用いて基板の裏面側を除去し、基板１２を薄肉化する。また、基板１２の薄肉化と共に、埋め込み部２８ａ底面に形成されたゲート絶縁膜２４を除去し、縦型ゲート電極２８の埋め込み部２８ａが露出させる。これにより、開口部３１ａは基板１２の表面側から裏面側に貫通した貫通孔３１とされる。
この基板１２の薄肉化の工程は、上記の手法のうち、いずれか一つを用いてもよく、また、複数の手法を組み合わせて行ってもよい。また、ウェットエッチングを用いた場合には、基板１２の薄肉化工程による欠陥の発生を抑制することができる。
基板１２をウェットエッチングする場合には、酸系薬液として、フッ酸（ＨＦ）と硝酸（ＨＮＯ３）からなるフッ硝酸やそのフッ硝酸を、酢酸（ＣＨ３ＣＯＯＨ）、リン酸（Ｈ３ＰＯ４）、又は硫酸（Ｈ２ＳＯ４）等で希釈したエッチング液を用いることができる。また、アルカリ系薬液としては、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、水酸化ナトリウム（ＮａＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）を用いることができる。
また、シリコン酸化膜からなるゲート絶縁膜２４をウェットエッチングする場合には、フッ化水素（ＨＦ）系の薬液を用いることができる。本実施形態例では、ゲート絶縁膜としてシリコン酸化膜を用いる例としているが、ゲート絶縁膜２４として、シリコン窒化膜を用いる場合には、リン酸系の薬液を用いることがで、ゲート絶縁膜２４の材料によって種々の変更が可能である。
また、基板１２及びシリコン酸化膜からなるゲート絶縁膜２４をドライエッチングする場合には、例えば、以下の条件で行うことができる。
チャンバー内圧力：２０〜２００（ｍＴｏｒｒ）
バイアス電圧：２００〜１０００（Ｗ）
ＨＢｒガスの流量：０〜４００（ｓｃｃｍ）
ＮＦ３ガスの流量：０〜５０（ｓｃｃｍ）
Ｏ２ガスの流量：５〜５０（ｓｃｃｍ）
また、基板１２及びゲート絶縁膜２４をＣＭＰ法で除去する場合には、例えば、以下の条件で行うことができる。
研磨圧力：５０〜５００Ｐａ
定盤の回転数／研磨ヘッドの回転数：１０〜１２０ｒｐｍ
研磨スラリー：シリカ、又はセリア系スラリー
基板１２の薄肉化は、１回の工程で行ってもよいが、基板１２の残膜量を測定しながら基板１２を除去することにより縦型ゲート電極２８の埋め込み部２８ａ底部まで精度良く除去することができる。例えば、１回目の工程では、埋め込み部２８ａ底面からの基板１２の残膜量を５０ｎｍ〜５００ｎｍ程度となるまで基板１２を除去し、２回目の工程において、埋め込み部２８ａが露出するまで基板１２を薄肉化する。この場合も、上述したウェットエッチング、ドライエッチング、ＣＭＰ法を適宜組み合わせて用いることができる。
その後、図６Ｈに示すように、さらに、ゲート絶縁膜２４をウェットエッチング又はドライエッチングにより所望の深さまで除去する。これにより、基板１２裏面側の貫通孔３１端部の内周面が露出される。このゲート絶縁膜２４を除去する深さは、前述したように、縦型ゲート電極２８に沿って形成されるチャネル形成層２２の必要なチャネル長によって決定される。
なお、このゲート絶縁膜２４を除去する工程は、図５Ｇに示した基板１２の薄肉化の工程と同時に行ってもよい。
次に、図６Ｉに示すように、基板１２の裏面側からｎ型の不純物をイオン注入することにより、電荷蓄積領域となるｎ型半導体領域１４を形成し、その上層に、ｐ型の不純物をイオン注入することにより、ｐ型半導体領域１６を形成する。これにより、光電変換部では、フォトダイオードＰＤが形成される。また、フォトダイオードＰＤを囲む領域に高濃度のｐ型半導体領域３５からなる画素分離領域を形成する。本実施形態例では、フォトダイオードＰＤを、基板１２裏面側からのイオン注入で形成する例としたが、図６Ｉの工程において、基板１２表面側からのイオン注入で形成してもよい。
その後、ゲート絶縁膜２４が除去された貫通孔３１内に負の固定電荷を有する電荷固定膜１７を埋め込んで形成すると共に、基板１２の裏面全面に電荷固定膜１７を形成する。
電荷固定膜１７を酸化ハフニウム膜で構成する場合には、原子層蒸着法（ＡＬＤ法）で形成することができる。ＡＬＤ法を用いる場合には、例えば、プリカーサに、ＴＥＭＡ−Ｈｆ（Tetrakis ethylmethylamido hafnium）、ＴＤＭＡ−Ｈｆ（Tetrakis dimethylamido hafnium）もしくはＴＤＥＡ−Ｈｆ（Tetrakis diethylamido hafnium）を用い、成膜基板温度を２００℃〜５００℃、プリカーサの流量を１０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎ、プリカーサの照射時間が１秒〜１５秒、オゾン（Ｏ3）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎとすることにより、所望の酸化ハフニウム膜を成膜することができる。ＡＬＤ法を用いることで、ゲート絶縁膜２４が除去されることによってできた貫通孔３１端部の凹凸面においても、精度よく電荷固定膜１７を成膜することが可能となる。
その他、電荷固定膜１７として用いられる酸化ハフニウム膜は、有機金属化学気相成長法（ＭＯＣＶＤ法）によって形成することもできる。ＭＯＣＶＤ法を用いる場合には、例えば、プリカーサに、ＴＥＭＡ−Ｈｆ（Tetrakis ethylmethylamido hafnium）、ＴＤＭＡ−Ｈｆ（Tetrakis dimethylamido hafnium）もしくはＴＤＥＡ−Ｈｆ（Tetrakis diethylamido hafnium）を用い、成膜基板温度を２００℃〜６００℃、プリカーサの流量を１０ｃｍ3／ｍｉｎ〜５００ｃｍ3／ｍｉｎ、プリカーサの照射時間が１秒〜１５秒、オゾン（Ｏ3）流量を５ｃｍ3／ｍｉｎ〜５０ｃｍ3／ｍｉｎとすることにより、所望の酸化ハフニウム膜を成膜することができる。
次に、図７Ｊに示すように、フォトダイオードＰＤが形成された領域が開口された遮光膜１８を形成する。
その後、遮光膜１８を埋めこむ平坦化膜１９を形成した後、通常と同様の工程で、カラーフィルタ層２０、及びオンチップレンズ２１を形成することで、図２に示す本実施形態例の固体撮像装置１が完成する。
本実施形態例の固体撮像装置１では、貫通孔３１内に形成されたゲート絶縁膜２４の裏面側の一部を積極的に除去し、その代替として負の固定電荷を有する電荷固定膜１７を形成する。この電荷固定膜１７が形成される貫通孔３１端部は、図３Ｂの工程において基板１２に形成した開口部３１ａ底部に相当し、開口部３１ａ形成時に発生する欠陥が多く存在する領域である。本実施形態例では、欠陥が多く存在する貫通孔３１端部の内周面が電荷固定膜１７で覆われることにより、貫通孔３１端部から基板１２裏面側にかけてのコーナー部に異常発生するキャリアが、フォトダイオードＰＤ中に流入するのが抑制される。これにより、白点の発生が抑制される。また、基板１２の裏面側の電荷固定膜１７が形成されることにより、基板１２裏面側が平坦化される。これにより、電荷固定膜１７上部に形成される膜も平坦に形成することができ、混色が抑制される。
また、本実施形態例の固体撮像装置１では、転送トランジスタを構成する縦型ゲート電極２８が基板１２の深さ方向に埋めこまれて形成されるため、基板１２の深い位置に蓄積された信号電荷を読み出すことができる。これにより、基板１２の深さ方向に深い位置にまでフォトダイオードＰＤを形成することができ、飽和電荷量Ｑｓを向上することができる。
なお、本実施形態例では、基板１２界面における暗電流抑制のため、基板１２の裏面側にｐ型半導体領域１６を形成する例とした。しかしながら、負の固定電荷を有する電荷固定膜１７による基板１２界面のピニング効果が十分に得られる場合には、基板１２裏面のｐ型半導体領域１６を形成しなくてもよい。
ところで、本実施形態例では、図５Ｇの工程において縦型ゲート電極２８の埋め込み部２８ａ底部が露出するまで基板１２を薄肉化することにより、基板１２の裏面と埋め込み部２８ａの底面が同じ面上にくるような構成とした。本実施形態例の基板１２の薄肉化工程はこれに限られるものではなく、例えば、図５Ｇにおける工程を、埋め込み部２８ａ底部に形成されたゲート絶縁膜２４が露出するまで薄肉化する工程としてもよい。基板１２を薄肉化した後に、ゲート絶縁膜２４を除去する場合、埋め込み部２８ａの底部と基板１２の裏面側が面一とならず、埋め込み部２８ａ底部が基板１２裏面よりも貫通孔３１内に下がった位置となる。
また、縦型ゲート電極２８の埋め込み部２８ａ底部よりも、基板１２の裏面側が下がった位置となるように基板１２を薄肉化する工程としてもよい。その場合には、基板１２を埋め込み部２８ａ底部が露出するまで薄肉化した後、埋め込み部２８ａを除去すればよい。図６Ｈの工程のように、ゲート絶縁膜２４のみを除去した場合には、電荷固定膜１７の形成前に埋め込み部２８ａと基板１２とが接触してリーク電流が流れるおそれがある。このため、ゲート絶縁膜２４の除去と共に埋め込み部２８ａの端部を除去することで、埋め込み部２８ａと基板１２との接触を回避することができる。
このように、基板１２の裏面に対して、埋め込み部２８ａの底部が凹状であっても、凸状であっても本実施形態例は好適に適用可能である。
電荷固定膜１７は、１層で形成する構成としたが、負の固定電荷を有する膜を複数種、積層させた構成としてもよい。また、電荷固定膜１７を複数種の膜で形成する場合には、積層される電荷固定膜１７の電荷固定の強度に差を持たせて形成してもよい。例えば、縦型ゲート電極２８の埋め込み部２８ａに近い側には比較的電荷固定の弱い電荷固定膜１７を形成し、縦型ゲート電極２８から離れるにしたがって電荷固定の強い電荷固定膜１７とする。これにより、縦型ゲート電極２８における信号電荷の転送効率を下げることなく、貫通孔３１端部及び基板１２裏面の暗電流を抑制することができる。
〈２．第２の実施形態〉
次に、本発明の第２の実施形態に係る固体撮像装置の製造方法について説明する。本実施形態例で形成される固体撮像装置の全体の構成、及び断面構成は、図１及び図２と同様であるので、製造方法のみ説明する。
図８〜図１０は、本実施形態例の固体撮像装置の製造方法における製造工程図である。本実施形態例は、基板として、ＳＯＩ基板３６を用いる例である。
まず、図８Ａに示すように、シリコン基板３６ｃ上に、酸化シリコン層からなるＢＯＸ層３６ｂを介して形成されたｎ型の単結晶シリコン層３６ａを有するＳＯＩ基板３６を準備する。単結晶シリコン層３６ａは、フォトダイオードＰＤや画素トランジスタが形成される層であり、その厚みは、フォトダイオードＰＤに必要な厚み、例えば３μｍ〜５μｍとされている。このＳＯＩ基板３６の単結晶シリコン層３６ａにｐ型の不純物をイオン注入することにより、ｐ型のウェル領域３７を形成する。その後、貫通孔３１が形成される領域において、ｐ型の不純物をイオン注入することにより、形成される貫通孔３１の径よりも広い領域であって、かつ単結晶シリコン層３６ａの表面からＢＯＸ層３６ｂに達する深さにｐ型半導体領域２３を形成する。そして、ｐ型半導体領域２３の外周に、ｎ型の不純物をイオン注入することによりチャネル形成層２２を形成する。
次に、図８Ｂに示すように、ｐ型半導体領域２３の中央部において、単結晶シリコン層３６ａの表面から深さ方向にドライエッチングすることにより開口部３８を形成する。この開口部３８は図２の貫通孔３１を構成するものであり、ＢＯＸ層３６ｂが露出する深さにまで形成する。
次に、図８Ｃに示すように、開口部３８の底部及び内壁にゲート絶縁膜２４を形成し、その後、電極材料を埋めこむことにより、縦型ゲート電極２８の単結晶シリコン層３６ａ（本発明の基板に対応）に埋めこまれる部分となる埋め込み部２８ａを形成する。
その後、第１の実施形態の図４Ｄ〜図５Ｆの工程と同様にして、図９Ｄに示すように、単結晶シリコン層３６ａ表面の所望の領域に、縦型トランジスタＴｒａ、表面型トランジスタＴｒｂ、及び配線層２５を形成する。
次に、図９Ｅに示すように、配線層２５上に、例えばシリコン基板からなる支持基板３０を貼り合わせ、ＳＯＩ基板３６を反転させる。そして、ＣＭＰ法、ドライエッチング、ウェットエッチング等を用いてＳＯＩ基板３６の裏面側のシリコン基板３６ｃを除去する。
次に、図１０Ｆに示すように、ＢＯＸ層３６ｂ、単結晶シリコン層３６ａ及び埋め込み部２８ａ底面に形成されたゲート絶縁膜２４を除去し、縦型ゲート電極２８の埋め込み部２８ａを露出させる。これにより、開口部３８は単結晶シリコン層３６ａの表面側から裏面側に貫通した貫通孔３１とされる。
ＢＯＸ層３６ｂの除去は、１回の工程で行ってもよいが、ＢＯＸ層３６ｂの残膜量を測定しながらＢＯＸ層３６ｂを除去することにより縦型ゲート電極２８の埋め込み部２８ａ底部まで精度良く除去することができる。例えば、１回目の工程では、ＢＯＸ層３６ｂの残膜量を５０ｎｍ〜５００ｎｍ程度となるまで除去し、２回目の工程において、埋め込み部２８ａが露出するまでＢＯＸ層３６ｂを除去する。この場合も、上述したウェットエッチング、ドライエッチング、ＣＭＰ法を適宜組み合わせて用いることができる。
また、ＢＯＸ層３６ｂを２段階の工程で除去する場合には、例えば、ＨＦ濃度が５〜５０％のエッチャントを使用して１回目のウェットエッチングをし、次に、ＨＦ濃度が０．１〜１０％のエッチャントを使用して２回目のウェットエッチングを行う。これにより、ある程度の深さまでは早いエッチングによりＢＯＸ層３６ｂを除去し、最後は、遅いエッチング速度でエッチング除去することによりＢＯＸ層３６ｂを精度よく除去することができる。
その後、第１の実施形態における図６Ｈ〜図７Ｊと同様の工程により、図２に示す固体撮像装置が完成する。
本実施形態例の固体撮像装置の製造方法によれば、貫通孔３１となる開口部３８の形成は、ＳＯＩ基板３６のＢＯＸ層３６ｂをストッパとして単結晶シリコン層３６ａを貫通するように形成することができる。このため、製造時において、縦型ゲート電極２８の埋め込み部２８ａの画素間のバラつきを低減することができる。
その他、第１の実施形態と同様の効果を得ることができる。
〈３．第３の実施形態〉
次に、本発明の第３の実施形態に係る固体撮像装置、及びその製造方法について説明する。図１１は、本実施形態例に係る固体撮像装置４０の概略断面構成である。図１１において図２に対応する部分には同一符号を付し、重複説明を省略する。また、本実施形態例の固体撮像装置４０の全体構成は、図１と同様であるから重複説明を省略する。
［３−１ 要部の構成］
図１１に示すように、本実施形態例の固体撮像装置４０では、縦型ゲート電極２８を構成する埋め込み部２８ａの底部が、貫通孔３１内において基板（本実施形態例ではＳＯＩ基板３６の単結晶シリコン層３６ａ）の裏面よりも下がった位置に形成されている。
［３−２ 製造方法］
図１２〜図１４に、本実施形態例の固体撮像装置４０の製造工程図を示す。図１２〜図１４において、図８〜図１０に対応する部分には同一符号を付し重複説明を省略する。
まず、図１２Ａに示すように、シリコン基板３６ｃ上に、酸化シリコン層からなるＢＯＸ層３６ｂを介して形成されたｎ型の単結晶シリコン層３６ａを有するＳＯＩ基板３６を準備する。単結晶シリコン層３６ａは、フォトダイオードＰＤや画素トランジスタが形成される層であり、その厚みは、フォトダイオードＰＤに必要な厚みよりも少し厚く形成されている。このＳＯＩ基板３６の単結晶シリコン層３６ａにｐ型の不純物をイオン注入することにより、ｐ型のウェル領域３７を形成する。その後、貫通孔３１が形成される領域において、ｐ型の不純物をイオン注入することによりｐ型半導体領域２３を形成する。ｐ型半導体領域２３は、後の工程で形成される貫通孔３１の径よりも広い領域であって、かつ単結晶シリコン層３６ａの表面から少なくとも縦型ゲート電極２８の埋め込み部２８ａが形成される深さにｐ型半導体領域２３を形成する。そして、ｐ型半導体領域２３の外周に、ｎ型の不純物をイオン注入することによりチャネル形成層２２を形成する。
次に、図１２Ｂに示すように、ｐ型半導体領域２３の中央部において、単結晶シリコン層３６ａの表面から深さ方向にドライエッチングすることにより開口部４２を形成する。この開口部４２は図１１の貫通孔３１を構成するものであり、ＢＯＸ層３６ｂに到達しない深さであって、ＢＯＸ層３６ｂ上の単結晶シリコン層３６ａが５０ｎｍ〜５００ｎｍの厚みとなるように形成する。
次に、図１２Ｃに示すように、開口部４２の底部及び内周面にゲート絶縁膜２４を形成し、その後、電極材料を埋めこむことにより、縦型ゲート電極２８の単結晶シリコン層３６ａに埋めこまれる部分となる埋め込み部２８ａを形成する。
その後、第１の実施形態の図４Ｄ〜図５Ｆの工程と同様にして、図１３Ｄに示すように、単結晶シリコン層３６ａ表面の所望の領域に、縦型トランジスタＴｒａ、表面型トランジスタＴｒｂ、及び配線層２５を形成する。
次に、図１３Ｅに示すように、配線層２５上に、例えばシリコン基板からなる支持基板３０を貼り合わせ、ＳＯＩ基板３６を反転させる。そして、ＣＭＰ法、ドライエッチング、ウェットエッチング等を用いてＳＯＩ基板３６の裏面側のシリコン基板３６ｃを除去する。
次に、図１４Ｆに示すように、ＣＭＰ法、ドライエッチング、ウェットエッチング等を用いてＢＯＸ層３６ｂを除去する。このＢＯＸ層３６ｂの除去は、第２の実施形態と同様の工程で行うことができる。
次に、図１４Ｇに示すように、単結晶シリコン層３６ａの裏面から表面側に向けてドライエッチングすることにより、埋め込み部２８ａの底部が露出する裏面開口部３９を形成する。これにより、開口部４２と裏面開口部３９が連通し、単結晶シリコン層３６ａを貫通する貫通孔３１が形成される。この裏面開口部３９が形成される単結晶シリコン層３６ａ裏面側からの深さは、縦型ゲート電極２８の埋め込み部２８ａに沿って形成されるチャネル形成層２２において、電荷転送時に実際にチャネルとなる領域にかからない程度とする。
次に、図１５Ｈに示すように、裏面開口部３９を埋めこむと共に、端結晶シリコン層３６ａの裏面全面を被覆するように、負の固定電荷を有する電荷固定膜１７を形成する。
その後、第１の実施形態における図６Ｈ〜図７Ｊと同様の工程により、図１１に示す固体撮像装置４０が完成する。
本実施形態例の固体撮像装置４０では、縦型ゲート電極２８の埋め込み部２８ａ底部に接する電荷固定膜１７の膜厚を厚くすることができるので、埋め込み部２８ａ底部に発生する異常キャリアをピニングする効果をより高めることができる。その他、第１の実施形態と同様の効果を得ることができる。
〈４．第４の実施形態〉
次に、本発明の第４の実施形態に係る固体撮像装置について説明する。図１６は、本実施形態例の固体撮像装置５０の概略断面構成図である。図１６において、図１２に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置５０は、図１６に示すように、基板１２の裏面側から表面側にかけて深さ方向に順に形成された第１〜第３のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３を備える。また、第１〜第３のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３に対応した第１〜第３の転送トランジスタＴｒ１、Ｔｒ２、Ｔｒ３を備える。
第１のフォトダイオードＰＤ１は、基板１２の裏面側に形成されたｐ型半導体領域１６と、そのｐ型半導体領域１６に接して形成されたｎ型半導体領域５１との間のｐｎ接合により構成されている。ｎ型半導体領域５１は、第１のフォトダイオードＰＤ１によって生成された信号電荷を蓄積する電荷蓄積領域とされる。また、ｐ型半導体領域１６は基板の裏面側で発生する暗電流を抑制する機能を有する。第１のフォトダイオードＰＤ１は、基板１２の光入射面から０．１μｍ〜０．４μｍの深さに形成されており、第１のフォトダイオードＰＤ１では、主に、青色の波長の光が光電変換される。
第２のフォトダイオードＰＤ２は、第１のフォトダイオードＰＤ１の電荷蓄積領域となるｎ型半導体領域５２の下層のｐ型半導体領域５８と、そのｐ型半導体領域５８の下層に形成されたｎ型半導体領域５２の間のｐｎ接合により構成されている。ｎ型半導体領域５２は、第２のフォトダイオードＰＤ２によって生成された信号電荷を蓄積する電荷蓄積領域とされる。また、ｐ型半導体領域５８は、ｐ型のウェル領域１３で構成してもよく、別にイオン注入によって形成してもよい。このｐ型半導体領域５８は、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２間の分離領域としても機能する。さらに、第２のフォトダイオードＰＤ２では、基板１２表面から第２のフォトダイオードＰＤ２のｎ型半導体領域５２にかけて、縦方向に形成されたｎ型半導体領域により電荷転送路５２ａが形成されている。そして、その電荷転送路５２ａ上の基板１２表面には、暗電流抑制のためのｐ型半導体領域５３が形成されている。第２のフォトダイオードＰＤ２は、基板１２の光入射面から０．４μｍ〜０．８μｍの深さに形成されており、第２のフォトダイオードＰＤ２では、主に、緑色の波長の光が光電変換される。
第３のフォトダイオードＰＤ３は、ｎ型半導体領域５２の下層に形成されたｐ型半導体領域５９と、そのｐ型半導体領域５９の下層に形成されたｎ型半導体領域５４、及び基板１２の表面側に形成されたｐ型半導体領域５５の間のｐｎ接合により構成されている。ｎ型半導体領域５４は、第３のフォトダイオードＰＤ３によって生成された信号電荷を蓄積する電荷蓄積領域とされる。また、ｐ型半導体領域５９は、ｐ型のウェル領域１３で構成してもよく、別にイオン注入によって形成してもよい。このｐ型半導体領域５９は、第２のフォトダイオードＰＤ２と第３のフォトダイオードＰＤ３間の分離領域としても機能する。第３のフォトダイオードＰＤ３は、基板１２の光入射面から０．８μｍ〜２．５μｍの深さに形成されており、第３のフォトダイオードＰＤ３では、主に、赤色の波長の光が光電変換される。
さらに、基板１２の表面側に形成されたｐ型半導体領域５５は、基板１２の界面で発生する暗電流を抑制する。
第１の転送トランジスタＴｒ１は、基板１２を貫通する貫通孔３１に形成された縦型ゲート電極２８と、その縦型ゲート電極２８に隣接する基板１２表面側に形成されたフローティングディフュージョン領域ＦＤ１とで構成される。すなわち、第１の転送トランジスタＴｒ１は、縦型トランジスタで構成されている。第１の転送トランジスタＴｒ１では、縦型ゲート電極２８に所望の電圧を印加することにより、第１のフォトダイオードＰＤ１に蓄積された信号電荷が、チャネル形成層２２に形成されたチャネルを通ってフローティングディフュージョン領域ＦＤ１に読み出される。
第２の転送トランジスタＴｒ２は、基板１２表面側の電荷転送路５２ａに隣接する領域に形成されたフローティングディフュージョン領域ＦＤ２と、基板１２表面にゲート絶縁膜２４を介して形成された表面型ゲート電極５６とで構成される。すなわち、第２の転送トランジスタは、表面型トランジスタで構成されている。第２の転送トランジスタＴｒ２では、表面型ゲート電極５６に所望の電圧を印加することにより、第２のフォトダイオードＰＤ２に蓄積された信号電荷が、電荷転送路５２ａを介してフローティングディフュージョン領域ＦＤ２に読み出される。
第３の転送トランジスタＴｒ３は、基板１２表面側の第３のフォトダイオードＰＤ３に隣接する領域に形成されたフローティングディフュージョン領域ＦＤ３と、基板１２表面にゲート絶縁膜２４を介して形成された表面型ゲート電極５７とで構成される。すなわち、第３の転送トランジスタは、表面型トランジスタで構成されている。第３の転送トランジスタＴｒ３では、表面型ゲート電極５７に所望の電圧を印加することにより、第３のフォトダイオードＰＤ３に蓄積された信号電荷が、フローティングディフュージョン領域ＦＤ３に読み出される。
本実施形態例の固体撮像装置５０は、基板１２の深さ方向に第１〜第３のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３を形成する工程の他は、第１の実施形態と同様の工程で形成することができる。
本実施形態例では、基板１２の深さ方向に形成された第１〜第３のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３により、基板１２の縦方向で基板１２の裏面側から入射する光をＲ（赤），Ｇ（緑），Ｂ（青）に分光することができる。これにより、画素領域の有効利用が可能となる。また、基板１２内において分光が可能となるため、基板１２の光入射面側にカラーフィルタ層を構成する必要がない。このため、カラーフィルタ層で光が吸収されてしまうことがなく、感度の向上が図られる。
そして、基板１２の一番裏面側に形成された第１のフォトダイオードＰＤ１に蓄積された信号電荷は、基板１２の深さ方向に埋めこまれて形成された縦型ゲート電極２８で読み出すことができるので、基板１２内に不純物拡散層からなる電荷転送路を形成する必要がない。このため、基板１２の裏面側において、フォトダイオードが形成される領域を電荷転送路の形成により縮小してしまうことがなく、基板１２の裏面側に形成されるフォトダイオードにおいて飽和電荷量Ｑｓを向上させることができる。
その他、第１の実施形態と同様の効果を得ることができる。
〈５．第５の実施形態〉
次に、本発明の第５の実施形態に係る固体撮像装置について説明する。図１７は、本実施形態例の固体撮像装置６０の概略断面構成図である。図１７において、図２に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置６０は、図１７に示すように、基板１２の裏面側から表面側にかけて深さ方向に順に形成された第１、及び第３のフォトダイオードＰＤ１、ＰＤ２を備える。また、第１及び第２のフォトダイオードＰＤ１、ＰＤ２に対応した第１及び第２の転送トランジスタＴｒａ１、Ｔｒａ２を備える。
第１のフォトダイオードＰＤ１は、基板１２の裏面側に形成されたｐ型半導体領域１６と、そのｐ型半導体領域１６に接して形成されたｎ型半導体領域６１と、その下層に形成されたｐ型半導体領域６２の間のｐｎ接合により構成されている。ｎ型半導体領域６１は、第１のフォトダイオードＰＤ１によって生成された信号電荷を蓄積する電荷蓄積領域とされる。また、ｐ型半導体領域１６は基板の裏面側で発生する暗電流を抑制する機能を有する。さらに、ｎ型半導体領域６１の下層に形成されたｐ型半導体領域６２は、第１のフォトダイオードＰＤ１の下層に形成される第２のフォトダイオードＰＤ２との間の分離領域としても機能する。
第２のフォトダイオードＰＤ２は、第１のフォトダイオードＰＤ１の下層に形成されたｎ型半導体領域６３と、基板１２の表面側に形成されたｐ型半導体領域６４の間のｐｎ接合により構成されている。ｎ型半導体領域６３は、第２のフォトダイオードＰＤ２によって生成された信号電荷を蓄積する電荷蓄積領域とされる。また、ｐ型半導体領域６４は、基板１２の表面で発生した暗電流を抑制する機能を有する。
第１の転送トランジスタＴｒａ１は、基板１２を貫通する貫通孔３１内に形成された縦型ゲート電極２８と、基板１２の表面に形成されたフローティングディフュージョン領域ＦＤ２により構成されている。すなわち、第１の転送トランジスタＴｒａ１は、縦型トランジスタとされる。第１の転送トランジスタＴｒａ１を構成する縦型ゲート電極２８のチャネル形成層２２は、第１のフォトダイオードＰＤ１の電荷蓄積領域とされるｎ型半導体領域６１に接して形成されている。第１の転送トランジスタＴｒａ１では、縦型ゲート電極２８に所望の電圧が印加された場合、第１のフォトダイオードＰＤ１のｎ型半導体領域６１に蓄積された信号電荷が、第１のフローティングディフュージョン領域ＦＤ１に転送される。
第２の転送トランジスタＴｒａ２は、基板１２を貫通する貫通孔３１内に形成された縦型ゲート電極２８と、基板１２の表面に形成されたフローティングディフュージョン領域ＦＤ２により構成されている。すなわち、第２の転送トランジスタＴｒａ２は、縦型トランジスタとされる。第２の転送トランジスタＴｒａ２を構成する縦型ゲート電極２８のチャネル形成層２２は、第２のフォトダイオードＰＤ２の電荷蓄積領域とされるｎ型半導体領域６３に接して形成されている。第２の転送トランジスタＴｒａ２では、縦型ゲート電極２８に所望の電圧が印加された場合、第２のフォトダイオードＰＤ２のｎ型半導体領域６３に蓄積された信号電荷が、第２のフローティングディフュージョン領域ＦＤ２に転送される。
本実施形態例の固体撮像装置６０は、基板１２の深さ方向に第１及び第２のフォトダイオードＰＤ１、ＰＤ２を形成する工程の他は、第１の実施形態と同様の工程で形成することができる。この場合、第１及び第２の転送トランジスタＴｒａ１、Ｔｒａ２を構成する縦型トランジスタを、それぞれのフォトダイオードに対応させて形成すればよい。
本実施形態例の固体撮像装置６０では、基板１２の深さ方向に形成された第１及び第２のフォトダイオードＰＤ１、ＰＤ２により、縦方向の分光を行うことができる。図１６では、２層のフォトダイオードを形成する例としたが、２層以上のフォトダイオードを形成し、縦方向で分光する例としてもよい。例えば、基板１２の縦方向でＲＧＢの分光を行う構成とする場合には、カラーフィルタ層を形成しなくてもよい。
また、本実施形態例では、基板１２の異なる深さに形成された第１及び第２のフォトダイオードＰＤ１、ＰＤ２のそれぞれの信号電荷は、縦型トランジスタで構成される第１及び第２の転送トランジスタＴｒａ１、Ｔｒａ２で読み出される。これにより、基板１２内に、信号電荷を基板１２の表面側に転送するための電荷転送路を形成する必要がなく、フォトダイオード領域を拡大することができる。
本実施形態例の固体撮像装置６０では、第１及び第２の転送トランジスタＴｒａ１、Ｔｒａ２、どちらも、基板１２を貫通する貫通孔３１に形成された縦型ゲート電極２８を有する縦型トランジスタとした。これにより、深さ方向に複数層のフォトダイオードを形成する場合にも、同工程で転送トランジスタを形成することができ、製造工程において同じ深さの開口部（貫通孔３１）を形成すればよいので、製造バラつきを低減することができる。
その他、第１の実施形態と同様の効果を得ることができる。
本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
また、本発明の実施の形態は、上述の第１〜第５の実施形態に限られるものではなく、種々の変更が可能である。また、上述した例では、主としてｎチャネルＭＯＳトランジスタを構成とした場合であるが、ｐチャネルＭＯＳトランジスタを構成とすることもできる。ｐチャネルＭＯＳトランジスタとする場合は、各図において、その導電型を反転した構成となる。
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
〈６．第６の実施形態：電子機器〉
次に、本発明の第６の実施形態に係る電子機器について説明する。図１８は、本発明の第６の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
本実施形態例の電子機器２００では、固体撮像装置１において、画素が形成される基板の裏面側及び縦型ゲート電極が形成される貫通孔内の一部が、負の固定電荷を有する電荷固定膜により被覆されるので白点の発生を低減されるため、画質の向上が図られる。
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２〜第５の実施形態で製造した固体撮像装置を用いることもできる。
１・・・固体撮像装置、２・・・画素、３・・・撮像領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、９・・・垂直信号線、１０・・・水平信号線、１１・・・基板、１２・・・基板、１３・・・ウェル領域、１４・・・ｎ型半導体領域、１５、１６・・・ｐ型半導体領域、１７・・・電荷固定膜、１８・・・遮光膜、１９・・・平坦化膜、２０・・・カラーフィルタ層、２１・・・オンチップレンズ、２２・・・チャネル形成層、２３・・・ｐ型半導体領域、２４・・・ゲート絶縁膜、２５・・・配線層、２６・・・層間絶縁膜、２７・・・コンタクト部、２８・・・縦型ゲート電極、２８ａ・・・埋め込み部、２８ｂ・・・張り出し部、２９・・・ソース・ドレイン領域、３０・・・支持基板、３１・・・貫通孔、３１ａ・・・開口部、３２・・・表面型ゲート電極

Claims (13)

  1. 受光量に応じた信号電荷を生成する光電変換部が形成された基板と、
    前記基板の表面から裏面側に貫通して形成された貫通孔と、
    前記貫通孔内にゲート絶縁膜を介して形成された縦型ゲート電極であって、前記光電変換部で生成された信号電荷を電荷読み出し部に読み出すための縦型ゲート電極と、
    前記基板の裏面側を被覆すると共に、前記基板裏面側の貫通孔の内周面の一部を被覆するように形成された負の固定電荷を有する電荷固定膜と、
    を備える固体撮像装置。
  2. 前記基板では、前記光電変換部から前記読み出し部にかけて、前記縦型ゲート電極に沿うようにチャネル形成層が形成されている
    請求項１に記載の固体撮像装置。
  3. 前記電荷固定膜上に、さらに、一層又は複数層の絶縁膜を有する
    請求項１又は２に記載の固体撮像装置。
  4. 前記電荷固定膜は、２種以上の積層構造とされる
    請求項１〜３のいずれか一項に記載の固体撮像装置。
  5. 前記光電変換部は、基板の深さ方向に形成された複数層のフォトダイオードで構成されている
    請求項１〜４に記載の固体撮像装置。
  6. 基板の表面から裏面側にかけて所望の深さの開口部を形成する工程と、
    前記開口部にゲート絶縁膜を介して電極材料を埋めこむことにより、前記基板の光電変換部に蓄積された信号電荷を前記基板の表面側に形成された読み出し部に読み出すため縦型ゲート電極を形成する工程と、
    前記基板表面に、層間絶縁膜を介して複数層の配線が積層した配線層を形成する工程、
    前記配線層上に支持基板を貼り合わせ、前記基板を反転する工程と、
    前記開口部が前記基板の裏面側に貫通するまで前記基板を薄肉化して貫通孔を形成すると共に、前記貫通孔内に形成された前記ゲート絶縁膜を所定の深さまで除去する工程と、
    前記ゲート絶縁膜が除去された貫通孔内を埋め込むと共に、前記基板の裏面全面を被覆する負の固定電荷を有する電荷固定膜を形成する工程と、
    を含む固体撮像装置の製造方法。
  7. 前記基板はバルク基板で構成される
    請求項６に記載の固体撮像装置の製造方法。
  8. 前記基板は、シリコン基板上に、酸化シリコン層を介して形成された単結晶シリコン層を有するＳＯＩ基板で構成される
    請求項６に記載の固体撮像装置の製造方法。
  9. 前記開口部は、前記単結晶シリコン層の表面から前記酸化シリコン層が露出する深さまで形成される
    請求項８に記載の固体撮像装置の製造方法。
  10. 前記基板を薄肉化する工程は、複数回のウェットエッチングによって行われる
    請求項６〜９のいずれか一項に記載の固体撮像装置の製造方法。
  11. 前記電荷固定膜を形成した後、電荷固定膜上に、さらに、一層又は複数層の絶縁膜を形成する
    請求項６〜１０のいずれか一項に記載の固体撮像装置の製造方法。
  12. 前記電荷固定膜は、２種以上の積層構造とする
    請求項６〜１１のいずれか一項に記載の固体撮像装置の製造方法。
  13. 光学レンズと、
    受光量に応じた信号電荷を生成する光電変換部が形成された基板と、前記基板の表面から裏面側に貫通して形成された貫通孔と、前記貫通孔内にゲート絶縁膜を介して形成された縦型ゲート電極であって、前記光電変換部で生成された信号電荷を電荷読み出し部に読み出すための縦型ゲート電極と、前記基板の裏面側を被覆すると共に、前記基板裏面側の貫通孔の内周面の一部を被覆するように形成された負の固定電荷を有する電荷固定膜と、
    を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    を含む電子機器。
JP2010227757A 2010-10-07 2010-10-07 固体撮像装置、固体撮像装置の製造方法、及び電子機器 Expired - Fee Related JP5581954B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2010227757A JP5581954B2 (ja) 2010-10-07 2010-10-07 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TW100132723A TWI467748B (zh) 2010-10-07 2011-09-09 固態成像裝置，製造固態成像裝置之方法及電子設備
CN201110301401.7A CN102446935B (zh) 2010-10-07 2011-09-28 固体摄像器件、固体摄像器件的制造方法和电子装置
KR1020110098025A KR101900102B1 (ko) 2010-10-07 2011-09-28 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US13/249,825 US8624306B2 (en) 2010-10-07 2011-09-30 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US14/088,978 US9040343B2 (en) 2010-10-07 2013-11-25 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR1020180108670A KR102013071B1 (ko) 2010-10-07 2018-09-12 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
KR1020190096817A KR102135529B1 (ko) 2010-10-07 2019-08-08 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
KR1020200083276A KR102279288B1 (ko) 2010-10-07 2020-07-07 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227757A JP5581954B2 (ja) 2010-10-07 2010-10-07 固体撮像装置、固体撮像装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2012084610A JP2012084610A (ja) 2012-04-26
JP5581954B2 true JP5581954B2 (ja) 2014-09-03

Family

ID=45924849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010227757A Expired - Fee Related JP5581954B2 (ja) 2010-10-07 2010-10-07 固体撮像装置、固体撮像装置の製造方法、及び電子機器

Country Status (5)

Country Link
US (2) US8624306B2 (ja)
JP (1) JP5581954B2 (ja)
KR (4) KR101900102B1 (ja)
CN (1) CN102446935B (ja)
TW (1) TWI467748B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130106978A (ko) * 2012-03-21 2013-10-01 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP2015079848A (ja) * 2013-10-17 2015-04-23 シナプティクス・ディスプレイ・デバイス株式会社 表示装置駆動用半導体集積回路装置
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6387743B2 (ja) * 2013-12-16 2018-09-12 株式会社リコー 半導体装置および半導体装置の製造方法
KR20150077528A (ko) * 2013-12-27 2015-07-08 에스케이하이닉스 주식회사 트랜지스터 및 그의 제조 방법과 이를 포함하는 이미지센서
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6300662B2 (ja) * 2014-06-20 2018-03-28 オリンパス株式会社 半導体装置および半導体装置の製造方法
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
CN108040502A (zh) * 2015-09-30 2018-05-15 株式会社尼康 摄像元件及摄像装置
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
KR102465576B1 (ko) 2016-03-29 2022-11-11 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP7005886B2 (ja) 2016-03-31 2022-01-24 ソニーグループ株式会社 固体撮像素子、および電子機器
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
KR102569811B1 (ko) * 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10700114B2 (en) * 2016-04-25 2020-06-30 Sony Corporation Solid-state imaging element, method for manufacturing the same, and electronic apparatus
KR102563588B1 (ko) 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6967530B2 (ja) * 2016-12-01 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2018174090A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
KR20260016606A (ko) 2018-02-01 2026-02-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP2019145544A (ja) 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2019176089A (ja) 2018-03-29 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
TW201942615A (zh) 2018-04-04 2019-11-01 日商索尼半導體解決方案公司 攝像裝置
KR102643624B1 (ko) * 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
JP7527204B2 (ja) * 2018-09-11 2024-08-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102663642B1 (ko) * 2019-02-28 2024-05-08 삼성전자주식회사 지지 영역을 갖는 반도체 소자 및 그 형성 방법
US10957707B2 (en) 2019-04-23 2021-03-23 International Business Machines Corporation Vertical transistor based radiation dosimeter
TW202129936A (zh) * 2019-07-19 2021-08-01 日商索尼半導體解決方案公司 攝像裝置
EP4027388B1 (en) * 2019-09-04 2024-10-30 Panasonic Intellectual Property Management Co., Ltd. Imaging device
KR20220068996A (ko) * 2019-09-26 2022-05-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
JP2021072435A (ja) * 2019-10-25 2021-05-06 キヤノン株式会社 半導体装置および半導体装置の製造方法
WO2021149380A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法、電子機器
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
JP7624825B2 (ja) * 2020-11-27 2025-01-31 シャープセミコンダクターイノベーション株式会社 固体撮像装置
KR20220132978A (ko) * 2021-03-24 2022-10-04 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102913462B1 (ko) * 2021-04-19 2026-01-15 삼성전자주식회사 이미지 센서
KR20230056409A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 이미지 센서
US12426394B2 (en) * 2022-09-23 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor
JP2025077377A (ja) * 2023-11-06 2025-05-19 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置及び移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256168A (ja) * 1988-04-06 1989-10-12 Matsushita Electron Corp 半導体装置及びその製造方法
JPH06283702A (ja) 1993-03-25 1994-10-07 Hamamatsu Photonics Kk 固体撮像装置
JP4337371B2 (ja) 2003-03-13 2009-09-30 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP2005056998A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7541627B2 (en) 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
JP4384198B2 (ja) * 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
TWI436474B (zh) * 2007-05-07 2014-05-01 新力股份有限公司 A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
KR101531055B1 (ko) * 2007-10-11 2015-06-23 소니 주식회사 촬상 장치, 고체 촬상 장치, 및 그 제조방법
KR101541544B1 (ko) * 2007-12-26 2015-08-03 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP4862878B2 (ja) * 2008-10-30 2012-01-25 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5277880B2 (ja) * 2008-11-07 2013-08-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5131309B2 (ja) * 2010-04-16 2013-01-30 ソニー株式会社 固体撮像装置、その製造方法および撮像装置

Also Published As

Publication number Publication date
TWI467748B (zh) 2015-01-01
US20140080252A1 (en) 2014-03-20
US9040343B2 (en) 2015-05-26
KR20200085704A (ko) 2020-07-15
JP2012084610A (ja) 2012-04-26
CN102446935B (zh) 2016-08-03
KR102135529B1 (ko) 2020-07-17
US20120086845A1 (en) 2012-04-12
KR20120036263A (ko) 2012-04-17
US8624306B2 (en) 2014-01-07
KR20180105603A (ko) 2018-09-28
KR102279288B1 (ko) 2021-07-20
TW201222799A (en) 2012-06-01
KR101900102B1 (ko) 2018-09-18
KR20190096322A (ko) 2019-08-19
KR102013071B1 (ko) 2019-08-21
CN102446935A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
KR102279288B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP7641076B2 (ja) 固体撮像装置、及び、電子機器
KR102311825B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
JP6065448B2 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
KR102426810B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
WO2014021115A1 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
CN112714953B (zh) 固态摄像装置和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R151 Written notification of patent or utility model registration

Ref document number: 5581954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees