JP5588035B2 - 印刷回路基板のパネル - Google Patents

印刷回路基板のパネル Download PDF

Info

Publication number
JP5588035B2
JP5588035B2 JP2013056944A JP2013056944A JP5588035B2 JP 5588035 B2 JP5588035 B2 JP 5588035B2 JP 2013056944 A JP2013056944 A JP 2013056944A JP 2013056944 A JP2013056944 A JP 2013056944A JP 5588035 B2 JP5588035 B2 JP 5588035B2
Authority
JP
Japan
Prior art keywords
plating
circuit board
printed circuit
metal layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013056944A
Other languages
English (en)
Other versions
JP2013118418A (ja
Inventor
紀 坤 金
光 燮 廉
炯 遠 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013118418A publication Critical patent/JP2013118418A/ja
Application granted granted Critical
Publication of JP5588035B2 publication Critical patent/JP5588035B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/241Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、印刷回路基板のストリップ及びパネルに関する。
半導体パッケージ基板は、その表面に電子素子を装着したり、BGA(ball grid array)基板の場合は他のパッケージ基板との電気的接続を提供したりする。このとき、電子素子や他のパッケージ基板との電気的接続のためにワイヤーボンディングパッド(wire bonding pad)またはハンダボールパッド(solder ball pad)などが用いられる。
図1は従来技術に係る印刷回路基板のストリップを示す平面図であり、図2は従来技術に係る単位基板を示す平面図である。図1に示すように、基板ストリップ100は、単位基板130が形成されるユニット領域120と、ユニット領域120以外のモールドゲート(mold gate)112が形成されるダミー領域110とを含む。基板ストリップ100は、図2に示す単位基板130の製品領域140に切断されて完成品となる。
図2に示すように、半導体パッケージ基板には、外部との電気的接続を提供するためにハンダボールパッド、ワイヤーボンディングパッド134などが形成される。ハンダボールパッドは、銅(Cu)の酸化防止や、ハンダボールの結合力を向上させるために銅層の表面にOSP(organic solderability preservative)処理を行ったり、Ni/Auメッキ及び他のメッキを施したりし、ワイヤーボンディングパッドの表面には金(Au)とニッケル(Ni)を含む金メッキ処理が行われる。金メッキのためにメッキリード線136が金メッキパッド132と接続されている。
一方、図2に示すように、モールドゲート112もリードライン114によりメッキリード線138と電気的に接続されるため、金メッキパッド132などに金メッキを施す場合、モールドゲート112の表面にも金メッキが施される。しかし、モールドゲート112は、金メッキパッド132等と比較して相対的に大面積を有するため、モールドゲート112に必要以上の金メッキが施される場合、製造費用が上昇するという問題点がある。
こうした従来技術の問題点に鑑み、本発明は、不要な領域にメッキ層が形成されることを防止できて製造費用を著しく低減できる印刷回路基板のストリップ及びパネルを提供することを目的とする。
本発明の一実施形態によれば、ユニット領域と、上記ユニット領域にメッキを施すためのメッキリード線と、上記ユニット領域の外郭に配置されるモールドゲートと、を含む印刷回路基板のストリップであって、上記メッキリード線と上記モールドゲートとが、複数個所折曲した形状のリードラインにより電気的に接続されることを特徴とする印刷回路基板のストリップが提供される。
本発明の他の実施形態によれば、内側に設けられるストリップ領域と、上記ストリップ領域にメッキを施すためのメッキリード線と、上記複数のストリップの外郭に設けられるダミー領域と、を含む薄型印刷回路基板のパネルであって、上記ダミー領域には剛性を確保するための金属層が設けられ、上記金属層の少なくとも一部が移動時にクランピングのために露出され、上記メッキリード線と上記金属層の露出している一部が、複数個所折曲した形状のリードラインにより電気的に接続されることを特徴とする印刷回路基板のパネルが提供される。
上記リードラインは複数であってもよい。
本発明の実施形態によれば、不要な領域にメッキ層が形成されることを防止できるため、印刷回路基板の製造費用を著しく低減することができる。また、メッキ厚を薄くしてスラッジの生成を防止できるため、ユニットの信頼性を向上させることができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
従来技術に係る印刷回路基板のストリップを示す図面である。 図1の単位基板を拡大した図面である。 本発明の一実施例に係る印刷回路基板のストリップを示す図面である。 図3の単位基板を拡大した図面である。 本発明の他の実施例に係る印刷回路基板のパネルを示す図面である。
本発明は、多様に変更することができ、多くの実施例を有することができることは明らかであり、以下では、特定実施例を図面に基づいて詳しく説明する。しかし、本発明が特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むものとして理解されるべきである。本発明の説明において、かかる公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
本願で使用した用語は、単に特定の実施例を説明するために使用したものであって、本発明を限定するものではない。単数の表現は文脈上明白に異なる意味を表示しない限り複数の表現も含んでいる。本願において「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものが存在することを指定するものにすぎなく、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものなどの存在または付加可能性を予め排除するものではないと理解されるべきである。
以下、本発明に係る印刷回路基板のストリップ及びパネルの実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複される説明は省略する。
図3は本発明の一実施例に係る印刷回路基板のストリップを示す図面であり、図4は図3の単位基板を拡大して示す図面である。
本実施例に係る印刷回路基板のストリップ200は、複数の単位基板230が設けられるユニット領域220と、上記ユニット領域220にメッキを施すためのメッキリード線236,238と、上記ユニット領域220の外郭に配置されるモールドゲート212と、を含む。モールドゲート212はユニット領域220の外郭、すなわちダミー領域210に設けられ、その表面には金属層(図示せず)が形成される。
モールドゲート212、より具体的に、モールドゲート212の表面に形成された金属層とメッキリード線236,238とはリードライン214により接続されている。このような構造により、ユニット領域220のパッド232に対する表面処理、例えば金メッキを施すと、モールドゲート212の表面に形成された金属層にも電流が印加されて、樹脂注入によるモールディング工程のための金メッキ層が形成される。
しかし、モールドゲート212は、金メッキ層が形成されるユニット領域220の一部分と比較して相対的に大面積を有するため、その表面に比較的多量の金メッキ層が形成される。しかしモールドゲート212は最終製品には残存しない部分であって、モールドゲート212に金のように高価のメッキ層が必要以上に形成されることは製品の高コスト化を招く。
このような問題点を考慮して、本実施例によれば、モールドゲート212とメッキリード線238とが、複数個所折曲した形状のリードライン214により電気的に接続される構造を提示する。具体的に、モールドゲート212とメッキリード線238とを接続させるリードライン214をより細長く形成することにより、モールドゲート212とメッキリード線238との間の抵抗値を大きくしてモールドゲート212に印加される電流を小さくすることである。
このように、モールドゲート212に印加される電流を小さくすると、後の電解金メッキ時、モールドゲート212に相対的に薄型の金メッキ層が形成されて金の無駄使いを防止することができる。
しかし、モールドゲート212に印加される電流を小さくするためにリードライン214を細長く形成すると、断線が発生することがあり、モールドゲート212に全く電流が流れなくなって金メッキ層を形成することができなくなる場合もある。このような問題を解決するために、図3及び図4に示すように、モールドゲート212とメッキリード線238とを接続させるリードライン214を並列に複数設けることができる。このようにすると、複数のリードライン214のうちの何れか1つが断線しても並列に接続されている他のリードライン214によりメッキリード線238とモールドゲート212とが電気的に接続されるので、モールドゲート212に金メッキ層が全く形成されないことはない。
図5は、本発明の他の実施例に係る印刷回路基板のパネルを示す図面である。本実施例に係る印刷回路基板のパネルは、内側に設けられるストリップ領域300と、上記ストリップ領域300にメッキを施すためのメッキリード線と、上記ストリップ領域300の外郭に設けられるダミー領域400と、を含む。このとき、上記ダミー領域には剛性を確保するための金属層410が設けられ、上記金属層410の少なくとも一部は移動時にクランピングのために露出される。
薄型の印刷回路基板を製造する場合、基材として用いられる絶縁体が薄すぎると、各工程を行うための基材の取扱いに問題が生じ得る。この点を考慮して、ダミー領域400に銅箔のような金属層410を設けることができる。このような金属層410は、ダミー領域400の剛性補強のために別に設けてもよく、内層回路の形成のために絶縁体の表面全体に積層された金属板の一部であってもよい。
薄型の印刷回路基板は、印刷回路基板をメッキ槽などに入れた後、引き上げる過程で反るおそれがあるため、クランプを用いることになる。このとき、印刷回路基板のクランピングされる部分は、その表面の絶縁材またはSR(Solder resist)などを除去して露出させる必要がある。これは、絶縁材またはSRなどが除去されないと、様々な印刷回路基板に対して反復して使用するクランプに異物質、すなわち、絶縁材またはSRが付着されて後にクランピングされる印刷回路基板に該異物質が付着されるおそれがあるからである。
このように、クランピングのために露出された金属層410の一部は、メッキリード線(図4の238参照)と接続しており、このような構造により、ストリップ領域300、より具体的にはその内部のユニット領域(図3の220参照)に対する表面処理、例えば金メッキを施すと、露出された金属層410の表面にも金メッキ層が形成される。
しかし、このようなダミー領域400において露出された金属層410の一部は最終製品には残存しない部分であって、露出された金属層410に金のように高価のメッキ層が必要以上に厚く形成されることは製品の高コスト化を招くことになる。
このような問題点を考慮して、本実施例によれば、ダミー領域400において露出された金属層410の一部とメッキリード線とが、複数個所折曲した形状のリードライン420により電気的に接続される構造を有する。具体的に、ダミー領域400において露出された金属層410とメッキリード線(図4の238参照)とを接続させるリードライン420をより細長く形成することにより、露出された金属層410の一部とメッキリード線との間の抵抗値を大きくすることである。
このようにして、ダミー領域において露出された金属層410の一部に印加される電流を小さくすると、後の電解金メッキ時に、露出された金属層410に相対的に薄厚の金メッキ層が形成されて金の無駄使いを防止することができる。
このとき、上述した実施例と同様に、リードラインを並列に複数設けてもよい。
一方、工程中にパネルが破れるなどの損傷を防止するために、図5に示すように、ダミー領域400に矩形状の金属パターン430を繰り返して形成してもよい。
この場合、リードライン420は矩形状の金属パターン430を介してメッキリード線と電気的に接続されることができる。
上記のような構造を有する印刷回路基板のパネルによれば、露出された金属層410に形成されるメッキ厚を薄くしてスラッジの生成を未然に防止することができ、その結果、ユニットにメッキを施す際に、スラッジによる製品信頼度の低下を予防することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
212 モールドゲート
214 リードライン
236,238 メッキリード線
232 パッド

Claims (2)

  1. パッドが形成された複数の単位基板が設けられる基板ストリップ領域と、前記基板ストリップ領域にメッキを施すための電流が印加されるメッキリード線と、前記基板ストリップ領域の外郭に設けられるダミー領域とを含む薄型印刷回路基板のパネルであって、
    前記ダミー領域に剛性を確保するための補強金属層が設けられ、
    前記補強金属層の少なくとも一部が、移動時にクランピングのために露出され、
    前記メッキリード線と前記補強金属層の露出された一部とが、複数個所折曲した形状のリードラインにより電気的に接続され
    前記メッキリード線は、前記パッドと接続され、前記メッキリード線に印加された電流の一部を前記パッドに伝達し、
    前記リードラインは、前記メッキリード線に印加された電流の残りを前記補強金属層に伝達することを特徴とする印刷回路基板のパネル。
  2. 前記リードラインが複数であることを特徴とする請求項1に記載の印刷回路基板のパネ
    ル。
JP2013056944A 2009-08-31 2013-03-19 印刷回路基板のパネル Expired - Fee Related JP5588035B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090081211A KR101066642B1 (ko) 2009-08-31 2009-08-31 인쇄회로기판 제조방법
KR10-2009-0081211 2009-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010108483A Division JP5323763B2 (ja) 2009-08-31 2010-05-10 印刷回路基板のストリップ及びパネル

Publications (2)

Publication Number Publication Date
JP2013118418A JP2013118418A (ja) 2013-06-13
JP5588035B2 true JP5588035B2 (ja) 2014-09-10

Family

ID=43623161

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010108483A Expired - Fee Related JP5323763B2 (ja) 2009-08-31 2010-05-10 印刷回路基板のストリップ及びパネル
JP2013056944A Expired - Fee Related JP5588035B2 (ja) 2009-08-31 2013-03-19 印刷回路基板のパネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010108483A Expired - Fee Related JP5323763B2 (ja) 2009-08-31 2010-05-10 印刷回路基板のストリップ及びパネル

Country Status (5)

Country Link
US (1) US8253032B2 (ja)
JP (2) JP5323763B2 (ja)
KR (1) KR101066642B1 (ja)
CN (1) CN102005427B (ja)
TW (1) TWI395526B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376673A (zh) * 2010-08-06 2012-03-14 南亚电路板股份有限公司 封装基板及其形成方法
CN103046031B (zh) * 2012-12-11 2014-08-13 胜宏科技(惠州)股份有限公司 一种线路板电镀金方法
KR20140108865A (ko) 2013-03-04 2014-09-15 삼성전자주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판을 포함하는 반도체 패키지
KR102211089B1 (ko) * 2014-05-23 2021-02-02 해성디에스 주식회사 반도체칩 실장용 인쇄회로기판
JP7003012B2 (ja) * 2018-08-10 2022-02-04 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
CN111668111B (zh) * 2019-03-08 2021-09-21 矽磐微电子(重庆)有限公司 半导体封装方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575394A (en) * 1980-06-11 1982-01-12 Fujitsu Ltd Method of electrolytically plaing printed board contact plug terminal
US5956237A (en) * 1993-12-24 1999-09-21 Ibiden Co., Ltd. Primary printed wiring board
JP3066251B2 (ja) * 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
JP3680398B2 (ja) * 1995-12-26 2005-08-10 イビデン株式会社 プリント配線板
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
US6278618B1 (en) * 1999-07-23 2001-08-21 National Semiconductor Corporation Substrate strips for use in integrated circuit packaging
JP3427352B2 (ja) * 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
US6206694B1 (en) * 1999-11-24 2001-03-27 Crystalmark Dental Systems, Inc. Handpiece assembly for air abrasion
US20010026537A1 (en) * 2000-02-24 2001-10-04 Michael Massey Satellite internet backbone network system using virtual onboard switching
JP4246876B2 (ja) * 2000-03-23 2009-04-02 日本特殊陶業株式会社 配線基板
JP2002261426A (ja) * 2001-02-28 2002-09-13 Optrex Corp フレキシブル配線基板
WO2002080268A1 (en) 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
US7443010B2 (en) * 2001-04-05 2008-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Matrix form semiconductor package substrate having an electrode of serpentine shape
US7017042B1 (en) * 2001-06-14 2006-03-21 Syrus Ziai Method and circuit to accelerate IPSec processing
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
JP2003086735A (ja) * 2001-06-27 2003-03-20 Shinko Electric Ind Co Ltd 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
JP4051273B2 (ja) * 2002-08-30 2008-02-20 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP4451298B2 (ja) * 2004-12-20 2010-04-14 大日本印刷株式会社 Icカードモジュール体
SG145564A1 (en) * 2003-09-09 2008-09-29 Micron Technology Inc Systems for degating packaged semiconductor devices with tape substrates
JP2005209761A (ja) 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板
US7181837B2 (en) * 2004-06-04 2007-02-27 Micron Technology, Inc. Plating buss and a method of use thereof
US7643409B2 (en) * 2004-08-25 2010-01-05 Cisco Technology, Inc. Computer network with point-to-point pseudowire redundancy
KR100845534B1 (ko) * 2004-12-31 2008-07-10 엘지전자 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
US20060171369A1 (en) * 2005-02-03 2006-08-03 Telefonaktiebolaget L M Ericsson (Publ) Resource utilization for multimedia broadcast multicast services (MBMS)
US8675486B2 (en) * 2005-05-17 2014-03-18 Hughes Network Systems, Llc Method and system for efficient flow control in a spot beam satellite system
GB2428103B (en) * 2005-07-07 2009-06-17 Agilent Technologies Inc An optical device
KR100693755B1 (ko) * 2005-07-27 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 구조
US7684640B2 (en) * 2005-10-20 2010-03-23 Sharp Laboratories Of America, Inc. Methods and systems for automatic digital image enhancement with local adjustment
JP4312758B2 (ja) * 2005-12-27 2009-08-12 日本特殊陶業株式会社 配線基板の製造方法、配線基板の中間製品
JP2007180211A (ja) * 2005-12-27 2007-07-12 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板の製造方法
KR100797670B1 (ko) * 2006-06-12 2008-01-23 삼성전기주식회사 인쇄회로기판의 도금선 형성 방법
JP5037071B2 (ja) * 2006-08-29 2012-09-26 新光電気工業株式会社 樹脂封止型半導体装置の製造方法
US7701073B2 (en) * 2006-09-19 2010-04-20 Texas Instruments Incorporated Locking feature and method for manufacturing transfer molded IC packages
US20090001573A1 (en) * 2007-01-08 2009-01-01 Phontara Jirawongsapiwat Structure and method for wire bond integrity check on BGA substrates using indirect electrical interconnectivity pathway between wire bonds and ground
JP2009027009A (ja) * 2007-07-20 2009-02-05 Fujikura Ltd フレキシブルプリント基板のメッキリード構造
WO2009045299A1 (en) * 2007-10-03 2009-04-09 Virtela Communications, Inc. Virtualized application acceleration infrastructure
KR100901512B1 (ko) * 2007-10-30 2009-06-08 삼성전기주식회사 기판 스트립
KR20090054817A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 인쇄회로기판
US8457035B2 (en) * 2009-04-17 2013-06-04 Viasat, Inc. Mobility across satellite beams using L2 connectivity
US8427999B2 (en) * 2009-04-17 2013-04-23 Viasat, Inc. Multi-satellite architecture
WO2010121220A1 (en) * 2009-04-17 2010-10-21 Viasat, Inc. Packet acceleration through a network tunnel
US8804730B2 (en) * 2009-04-17 2014-08-12 Viasat, Inc. Layer-2 extension services
US20100265927A1 (en) * 2009-04-21 2010-10-21 Crestcom, Inc. Efficient Allocation of Power to Bandwidth In a Multi-Carrier Cellular Communication System

Also Published As

Publication number Publication date
TWI395526B (zh) 2013-05-01
KR20110023373A (ko) 2011-03-08
JP5323763B2 (ja) 2013-10-23
TW201108896A (en) 2011-03-01
CN102005427A (zh) 2011-04-06
CN102005427B (zh) 2012-09-19
US20110048784A1 (en) 2011-03-03
KR101066642B1 (ko) 2011-09-22
JP2011054930A (ja) 2011-03-17
US8253032B2 (en) 2012-08-28
JP2013118418A (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5588035B2 (ja) 印刷回路基板のパネル
JP2008263125A5 (ja)
KR20090054817A (ko) 인쇄회로기판
CN101488463A (zh) 半导体封装用基板的制造方法及利用它来制造的金属镀层
CN106358379A (zh) 印刷电路板及其制造方法
US8952514B2 (en) Semiconductor package
CN104517929B (zh) 封装载板
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN103715164B (zh) 柔性电路板及芯片封装结构
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP5587464B2 (ja) 半導体装置の製造方法
CN206282839U (zh) 一种薄型阵列塑料封装件
CN205944063U (zh) 封装基板
TW201203411A (en) Manufacturing method of chip package and chip package manufactured using the same
US20150342047A1 (en) Circuit board, electronic component and method of manufacturing circuit board
KR101008422B1 (ko) 인쇄회로기판 제조방법
KR20110090023A (ko) 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지
KR20220001005A (ko) 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법
JP2014207471A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140724

R150 Certificate of patent or registration of utility model

Ref document number: 5588035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees