JP5593955B2 - データ処理装置、データ処理方法、および、コンピュータ・プログラム - Google Patents
データ処理装置、データ処理方法、および、コンピュータ・プログラム Download PDFInfo
- Publication number
- JP5593955B2 JP5593955B2 JP2010185970A JP2010185970A JP5593955B2 JP 5593955 B2 JP5593955 B2 JP 5593955B2 JP 2010185970 A JP2010185970 A JP 2010185970A JP 2010185970 A JP2010185970 A JP 2010185970A JP 5593955 B2 JP5593955 B2 JP 5593955B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- output
- file
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004590 computer program Methods 0.000 title claims description 12
- 238000003672 processing method Methods 0.000 title claims description 5
- 239000000872 buffer Substances 0.000 claims description 241
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
本発明の第1の実施の形態としてのデータ処理装置1のハードウェア構成を図1に示す。
次に、本発明の第2の実施の形態について、図面を参照して詳細に説明する。なお、本実施の形態の説明で参照する各図面において、本発明の第1の実施の形態と同一の構成または同様に動作するステップには同一の符号を付して、本実施の形態における詳細な説明を省略する。
次に、本発明の第3の実施の形態について、図面を参照して詳細に説明する。なお、本実施の形態の説明で参照する各図面において、本発明の第2の実施の形態と同一の構成または同様に動作するステップには同一の符号を付して、本実施の形態における詳細な説明を省略する。
以上で、データ処理装置3は動作を終了する。
次に、本発明の第4の実施の形態について、図面を参照して詳細に説明する。なお、本実施の形態の説明で参照する各図面において、本発明の第2の実施の形態と同一の構成または同様に動作するステップには同一の符号を付して、本実施の形態における詳細な説明を省略する。
(付記1)
複数のスレッドが複数のデータを並行して処理するデータ処理装置であって、
前記各スレッドにおいて、前記各データを受信するデータ受信部と、
前記データを書き込むためのバッファと、
前記各スレッドにおいて、前記バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込むデータ書込部と、
前記バッファにおけるバッファ使用率を格納する装置状態格納部と、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定するファイル出力判定部と、
前記各スレッドにおいて、前記ファイル出力判定部によってファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力するファイル出力部と、
を備えたデータ処理装置。
(付記2)
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得する入出力負荷率取得部をさらに備え、
前記装置状態格納部は、前記バッファ使用率に加えて前記入出力負荷率をさらに格納し、
前記ファイル出力判定部は、前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定することを特徴とする付記1に記載のデータ処理装置。
(付記3)
前記ファイル出力判定部は、前記バッファ使用率および前記入出力負荷率に基づく複数の判定条件を用いて、前記ファイル出力を行うか否かを判定することを特徴とする付記2に記載のデータ処理装置。
(付記4)
前記データ処理装置のパフォーマンス情報を取得するパフォーマンス情報取得部と、
前記パフォーマンス情報および前記入出力負荷率が所定の目標条件を満たさない場合、前記判定条件を所定のルールに従って変更する判定条件変更部と、
をさらに備えることを特徴とする付記1から付記3のいずれかに記載のデータ処理装置。
(付記5)
複数のスレッドが複数のデータを並行して処理するデータ処理装置を用いて、
前記各スレッドにおいて、前記各データを受信し、
前記各スレッドにおいて、バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込み、
前記バッファにおけるバッファ使用率を装置状態格納部に格納し、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定し、
前記各スレッドにおいて、前記ファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力する、データ処理方法。
(付記6)
前記データ処理装置を用いて、
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得し、
前記装置状態格納部に、前記バッファ使用率に加えて前記入出力負荷率をさらに格納し、
前記各スレッドにおいて前記ファイル出力を行うか否かを判定する際に、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定することを特徴とする付記5に記載のデータ処理方法。
(付記7)
複数のスレッドが複数のデータを並行して処理するデータ処理装置に、
前記各スレッドにおいて、前記各データを受信するデータ受信ステップと、
前記各スレッドにおいて、バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込むデータ書込ステップと、
前記バッファにおけるバッファ使用率を装置状態格納部に格納する装置状態格納ステップと、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定するファイル出力判定ステップと、
前記各スレッドにおいて、前記ファイル出力判定ステップでファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力するファイル出力ステップと、
を実行させるコンピュータ・プログラム。
(付記8)
前記データ処理装置に、
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得する入出力負荷率取得ステップをさらに実行させ、
前記装置状態格納ステップで、前記バッファ使用率に加えて前記入出力負荷率をさらに格納し、
前記ファイル出力判定ステップで、前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定することを特徴とする付記7に記載のコンピュータ・プログラム。
9 出力先記憶装置
101 データ受信部
102 バッファ
103 データ書込部
104、204 装置状態格納部
105、205、305 ファイル出力判定部
106 ファイル出力部
207 入出力負荷率取得部
408 パフォーマンス情報取得部
409 判定条件変更部
1001 CPU
1002 RAM
1003 ROM
1004 周辺機器接続インタフェース
Claims (5)
- 複数のスレッドが複数のデータを並行して処理するデータ処理装置であって、
前記各スレッドにおいて、前記各データを受信するデータ受信部と、
前記データを書き込むためのバッファと、
前記各スレッドにおいて、前記バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込むデータ書込部と、
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得する入出力負荷率取得部と、
前記バッファにおけるバッファ使用率および前記入出力負荷率を格納する装置状態格納部と、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定するファイル出力判定部と、
前記各スレッドにおいて、前記ファイル出力判定部によってファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力するファイル出力部と、
を備えたデータ処理装置。 - 前記ファイル出力判定部は、前記バッファ使用率および前記入出力負荷率に基づく複数の判定条件を用いて、前記ファイル出力を行うか否かを判定することを特徴とする請求項1に記載のデータ処理装置。
- 前記データ処理装置のパフォーマンス情報を取得するパフォーマンス情報取得部と、
前記パフォーマンス情報および前記入出力負荷率が所定の目標条件を満たさない場合、前記判定条件を所定のルールに従って変更する判定条件変更部と、
をさらに備えることを特徴とする請求項1または請求項2に記載のデータ処理装置。 - 複数のスレッドが複数のデータを並行して処理するデータ処理装置を用いて、
前記各スレッドにおいて、前記各データを受信し、
前記各スレッドにおいて、バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込み、
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得し、
前記バッファにおけるバッファ使用率および前記入出力負荷率を装置状態格納部に格納し、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定し、
前記各スレッドにおいて、前記ファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力する、データ処理方法。 - 複数のスレッドが複数のデータを並行して処理するデータ処理装置に、
前記各スレッドにおいて、前記各データを受信するデータ受信ステップと、
前記各スレッドにおいて、バッファ内に1つのブロックを確保することにより、確保したブロックに前記データを書き込むデータ書込ステップと、
前記データのファイル出力先となる出力先記憶装置の入出力負荷率を取得する入出力負荷率取得ステップと、
前記バッファにおけるバッファ使用率および前記入出力負荷率を装置状態格納部に格納する装置状態格納ステップと、
前記各スレッドにおいて、前記装置状態格納部に格納された前記バッファ使用率および前記入出力負荷率が所定の判定条件を満たすか否かに基づいて、前記バッファ内のデータをファイル出力するか否かを判定するファイル出力判定ステップと、
前記各スレッドにおいて、前記ファイル出力判定ステップでファイル出力すると判定された場合に、前記バッファ内のデータをファイル出力するファイル出力ステップと、
を実行させるコンピュータ・プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010185970A JP5593955B2 (ja) | 2010-08-23 | 2010-08-23 | データ処理装置、データ処理方法、および、コンピュータ・プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010185970A JP5593955B2 (ja) | 2010-08-23 | 2010-08-23 | データ処理装置、データ処理方法、および、コンピュータ・プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012043331A JP2012043331A (ja) | 2012-03-01 |
| JP5593955B2 true JP5593955B2 (ja) | 2014-09-24 |
Family
ID=45899526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010185970A Expired - Fee Related JP5593955B2 (ja) | 2010-08-23 | 2010-08-23 | データ処理装置、データ処理方法、および、コンピュータ・プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5593955B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2665180B2 (ja) * | 1995-02-22 | 1997-10-22 | 北海道日本電気ソフトウェア株式会社 | ディスクキャッシュバッファの確保方式 |
| JPH10275059A (ja) * | 1996-04-30 | 1998-10-13 | Matsushita Electric Ind Co Ltd | 記憶デバイス制御装置及び管理システム |
| JP2010067044A (ja) * | 2008-09-11 | 2010-03-25 | Nec Corp | データ処理装置、その方法及びそのプログラム |
-
2010
- 2010-08-23 JP JP2010185970A patent/JP5593955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012043331A (ja) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8190795B2 (en) | Memory buffer allocation device and computer readable medium having stored thereon memory buffer allocation program | |
| JP5841142B2 (ja) | 共有スタックの部分を割り当てるためのシステムおよび方法 | |
| EP2751685B1 (en) | Resource allocation tree | |
| US20190332430A1 (en) | Blockchain-based data processing method and equipment | |
| US20110161965A1 (en) | Job allocation method and apparatus for a multi-core processor | |
| JP2009528610A (ja) | タスクの実行フェーズに基づいてキャッシュパーティションを動的にリサイズする方法及び装置 | |
| US20260099353A1 (en) | Task scheduling | |
| KR20140134190A (ko) | 멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법 | |
| KR101392584B1 (ko) | 리소스 모니터링을 이용한 동적 데이터 처리 장치 및 그 방법 | |
| JP2017049872A (ja) | ストレージ制御装置、ストレージ制御プログラム、及びストレージ制御方法 | |
| US9740530B2 (en) | Decreasing the priority of a user based on an allocation ratio | |
| US8621479B2 (en) | System and method for selecting task allocation method based on load balancing and core affinity metrics | |
| JP2018136592A (ja) | メモリ制御装置 | |
| CN116881299A (zh) | 一种查询任务执行方法、装置、计算机设备及存储介质 | |
| KR20130020420A (ko) | 반도체 장치의 태스크 스케쥴링 방법 | |
| KR102923729B1 (ko) | 다중 스레드 마이크로프로세서의 공유 리소스 할당 | |
| JP6251417B2 (ja) | ストレージシステム、及び、記憶制御方法 | |
| JP2018081642A (ja) | メモリコントローラおよび方法 | |
| JP2014078214A (ja) | スケジュールシステム、スケジュール方法、スケジュールプログラム、及び、オペレーティングシステム | |
| JP5593955B2 (ja) | データ処理装置、データ処理方法、および、コンピュータ・プログラム | |
| KR101897370B1 (ko) | 페이지 교체 방법 및 페이지 교체 장치 | |
| CN105573920B (zh) | 存储空间管理方法和装置 | |
| JP2016114967A (ja) | キャッシュ装置、キャッシュシステム、キャッシュ方法、及びキャッシュプログラム | |
| WO2014188642A1 (ja) | スケジュールシステム、スケジュール方法、及び、記録媒体 | |
| JP4409568B2 (ja) | 帯域制御プログラム及びマルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5593955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |