JP5599397B2 - オプトエレクトロニクス半導体素子およびその製造方法 - Google Patents

Description

本発明は、オプトエレクトロニクス半導体素子に関する。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体素子は接続用支持体を有する。この接続用支持体はたとえば、電気的絶縁材料から成る基体を含むプリント基板である。この基体表面および／または基体内に、電気的な端子レールおよび導体路をパターニングすることができる。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体素子はオプトエレクトロニクス半導体チップを有する。このオプトエレクトロニクス半導体チップは、発光半導体チップまたは半導体受光チップであり、たとえば発光ダイオードチップである。つまりオプトエレクトロニクス半導体チップは、発光ダイオードチップまたはレーザダイオードチップによって形成される。このオプトエレクトロニクス半導体チップは接続用支持体の実装面に配置され、オプトエレクトロニクス半導体チップは、この実装面に機械的に固定して電気的にコンタクトすることができる。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体素子は、前記半導体チップを包囲する透光体を有する。この透光体はたとえば、半導体チップを封止するための注型封止材料から成る注型封止体である。有利にはこの透光体は、半導体チップを形状接続的に被覆する。すなわち、半導体チップはこの透光体の材料に埋め込まれ、接続用支持体に対向しない面で該透光体の材料によって形状接続的に包囲される。たとえば透光体は、この接続用支持体に対向しない面で半導体チップに直接コンタクトする。この透光体は少なくとも、半導体チップによって動作中に生成された電磁放射の一部に対して透過性である。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態によれば、この透光体はシリコーンを含み、透光体をシリコーンから形成することができる。さらに、透光体にたとえばディフューザ粒子、光吸収粒子または発光変換材の粒子等の別の材料の粒子を埋め込むこともできる。また透光体を、シリコーンエポキシ混成材料から成る透光体とすることもできる。この透光体はたとえば、エポキシド材料５０％とシリコーン５０％とを含む。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態では、前記透光体は、実装面との間の角度が少なくとも局所的に９０°未満である少なくとも１つの側面を有する。すなわち、この側面は接続用支持体に対して垂直ではなく、この側面は接続用支持体の実装面に対して垂直でない。むしろ、この側面の少なくとも一部は、実装面との間に９０°未満の角度を成す。側面と接続用支持体の実装面とが９０°未満の角度を成すということは、該側面の側縁角度が０°を超えることも意味する。この側縁角度は、接続用支持体の実装面に対する面法線と側面との間の角度である。

その際に有利なのは、側面が実質的に平面であり、側面と接続用支持体の実装面とが成す角度が、側面全体で９０°未満であることだ。「実質的に平面」とは、側面は粗面部分を有することができるが、側面は巨視的には平面ないしは平滑であることを意味する。

すなわち、少なくとも１つの実施形態では総じて、オプトエレクトロニクス半導体素子は、傾斜または斜行する側面を少なくとも１つ有する透光体を有する。すなわち、この透光体は平行六面体に形成されるのではなく、少なくとも１つの傾斜する側面を有する。

少なくとも１つの実施形態では、側面はダイシング工程（Vereinzelungsprozess）によって形成される。すなわち、側面を注型封止手法によって型を使用して形成するのではなく、傾斜または斜行する側面をダイシング工程によって形成する。このことはさらに、側面がダイシング跡を有するということも意味し、たとえば、側面は材料除去の跡を有する。したがって、側面が「ダイシング工程によって形成されている」という事項は、製造後の完成したオプトエレクトロニクス半導体素子に残ったダイシング跡によって認識できる、物としての特徴である。ダイシング工程によって形成されたこのような側面の粗度は、透光体の材料と、使用されるダイシング手段‐たとえば使用される鋸歯‐とに依存する。

少なくとも１つの実施形態ではオプトエレクトロニクス半導体素子は、接続用支持体と、該接続用支持体の実装面に配置されたオプトエレクトロニクス半導体チップと、該オプトエレクトロニクス半導体チップを包囲する透光体とを有し、該透光体はシリコーンを含み、該透光体は、少なくとも局所的に、実装面との間に９０°未満の角度を成す少なくとも１つの側面を有し、該少なくとも１つの側面はダイシング工程によって形成される。

本発明によるオプトエレクトロニクス半導体素子は、とりわけ以下の認識を基礎としている：従来は、透光性の封止体は注型封止工程によって所望の形状に成形されていた。このような注型封止工程では、封止体をオプトエレクトロニクス半導体チップに対して位置合わせしなければならない。封止体をオプトエレクトロニクス半導体チップに対してこのように位置合わせすることは面倒である。さらに面倒なことには、接続用支持体を小さい所要公差で製造しなければならない。透光体の側面を注型封止後にダイシング工程によって形成することにより、すなわち、透光体の光学的な形状を注型封止後に初めて画定することにより、透光体の形状を特に簡単に変更し、接続用支持体の実装面においてオプトエレクトロニクス半導体チップが位置する実際の位置に適合することができる。こうするためにはたとえば、位置合わせマークを接続用支持体の実装面に設けることができる。これによって、透光体の傾斜側面を特に正確に形成することができる。さらに、透光体の側面が斜行または傾斜することによって、半導体チップにおいて生成された電磁放射が透光体を通ってオプトエレクトロニクス半導体素子から放出されるときの出力結合効率が上昇することが判明している。

オプトエレクトロニクス半導体チップの少なくとも１つの実施形態では、少なくとも局所的に実装面に対して９０°未満の角度である前記少なくとも１つの側面をソーイング工程によって形成する。すなわち、側面はソーイング跡を有する。側面はたとえば溝を有することができ、この溝は、側面を形成するのに使用した鋸刃によって形成される。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態では、前記透光体は、実装面との間の角度が少なくとも局所的に６０°〜７０°の間である少なくとも１つの側面を有し、該側面はダイシング工程によって形成される。傾斜側面と実装面との間の角度が６０°〜７０°の間の角度領域にあることは、透光体からの電磁放射の出力結合に関して最適であることが判明しており、接続用支持体の実装面に対して９０°の角度である側面と比較して、出力結合効率を最大１３％上昇させることができる。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態では、前記透光体は、実装面との間のそれぞれの角度が少なくとも局所的に９０°未満である少なくとも２つの側面を有し、これら少なくとも２つの各側面はダイシング工程によって形成される。有利には、これら少なくとも２つの側面と実装面との間の角度は６０°〜７０°の間である。

特に有利には、透光体の４つの側面と実装面との間の角度が６０°〜７０°の間であり、ダイシング工程によって形成される。これら４つの側面は実質的に平面に形成されている。すなわち、側面に残ったダイシング工程跡を除いて、側面は平面である。

このことは、透光体が角錐台状に形成されることを意味する。この角錐台の側面はダイシング工程によって形成され、とりわけソーイング工程によって形成される。これらの側面は有利には、接続用支持体の実装面との間に９０°未満の角度を成し、特に有利には６０°〜７０°の間の角度を成す。この角錐台の底面はたとえば矩形であり、たとえば正方形である。少なくとも１つの実施形態では、透光体は接続用支持体の実装面に直接接する。すなわち、透光体は接続用支持体の実装面と直接コンタクトする。さらに、透光体と接続用支持体との間に、該透光体と該接続用支持体と付着を向上させる少なくとも１つの層を配置することができ、たとえば、付着を向上させる少なくとも１つの膜を配置することができる。このような層は、たとえばシリコーン膜とすることができる。

少なくとも１つの実施形態では、接続用支持体はセラミック材料によって形成されている。この接続用支持体はたとえば、たとえば窒化アルミニウムまたは酸化アルミニウム等のセラミック材料から成るボディを有することができる。このボディに、この接続用支持体の実装面において電気的端子レールおよび／または導体路をパターニングすることができる。この電気的端子レールや導体路は、たとえばメタライジングによって形成することができ、このメタライジングはボディに蒸着されるか、または別の手法でボディに設けられる。

さらに、接続用支持体のボディは、実装面と反対側の面に、オプトエレクトロニクス半導体素子の半導体チップを電気的にコンタクトするための少なくとも２つの接続箇所を有する。この場合、オプトエレクトロニクス半導体素子は表面実装形式で構成されている。この接続箇所は、接続用支持体のボディの開口によって該接続用支持体の実装面上の接続箇所および導体路に導電接続するか、または、該接続用支持体の側面に沿って延在するメタライジングを介して導電接続することができる。

オプトエレクトロニクス半導体素子の少なくとも１つの実施形態では、ダイシング工程によって形成された透光体の少なくとも１つの側面に平坦化層が設けられる。側面をダイシング工程によって形成すると、該側面はダイシング跡を有し、このようなダイシング跡により、出射光が光学的に妨害されてしまい、たとえば、このようなダイシング跡において、側面を通って出射する光が不所望に屈折または散乱してしまう。このような屈折または散乱を阻止するため、ダイシング跡の凹凸をならす平坦化層を側面に設けることができ、たとえば側面に、シリコーンから成る層がスプレー成膜法によって形成される。

また本発明は、オプトエレクトロニクス半導体素子の製造方法にも関する。本発明の製造方法では有利には、上述の実施形態のうち少なくとも１つに関して説明したのと同様のオプトエレクトロニクス半導体素子を製造する。すなわち、オプトエレクトロニクス半導体素子に関して開示したすべての特徴は、製造方法に関する開示内容でもある。

本発明の製造方法は、有利には以下のステップを含む：
・接続用支持体を設けるステップ
・オプトエレクトロニクス半導体チップを前記接続用支持体の実装面に固定し、電気的にコンタクトするステップ
・前記オプトエレクトロニクス半導体チップを包囲するように透光体を形成するステップと、
・前記実装面に対して９０°未満の角度で前記透光体をソーイングし、該透光体の側面を少なくとも局所的に形成するステップ。

透光体の光学的形状は、ダイシング工程によって‐たとえばソーイング工程によって‐画定される。異なる形状の鋸刃を迅速かつ簡単に交換できるので、透光体の形状を簡単に変化させることができる。従来の注型封止技術ではこのことは、工具の修正または製造にかかるコストが著しく高くなることに繋がっていた。さらに従来の注型封止技術では、光学系すなわち透光体とチップとの相対位置を妥当な限界内にするためには、接続用支持体の製造時に非常に小さい公差を遵守しなければならないか、または、たとえば位置合わせ工程等の付加的な面倒な処理工程を実施しなければならなかった。このように公差が小さい接続用支持体のコストは著しく高い。本発明の製造方法ではたとえば、従来の製造方法では各素子をダイシングするためのソーイング工程でのみ使用するために接続用支持体に設けられていたソーイングマークが、半導体チップに対する光学系の相対位置も定義する。

本発明の製造方法の少なくとも１つの実施形態では、透光体を加圧成形法（Compression Molding）、液体トランスファモールド法（Liquid Transfer Molding）、液状射出成形（Liquid Injection Molding）またはキャスティング法（Casting）によって形成する。その際には、接続用支持体がキャスト用金型の一部を成すことができる。加圧成形法は、半導体チップの注型封止体を形成するのに効率的な手法である。このような手法では、注型封止体用の材料を金型に入れ、この金型内の材料に接続用支持体を押しつける。

加圧成形法の一形態では、顆粒状の固体材料を使用することもでき、たとえばシリコーンエポキシ混成樹脂材料を使用することができる。その際には、金型を閉じる前に、顆粒状の固体材料を接続用支持体および半導体チップにも設けることができる。接続用支持体とキャスト用金型との間を封止するために、たとえば封止膜を使用することができる。この封止膜は、加圧成形工程後に除去される。

たとえば、錠剤状に加圧成形された固体の材料、たとえば混成材料を使用する場合、注型封止体をトランスファモールド法によって形成することもできる。

たとえば、ＷＯ２００５／０１７９９５Ａ１に、液体射出成形法による半導体素子の製造に関する記載がある。ＥＰ１５８９５６９Ａ１に半導体素子のキャスティングが記載されており、ＵＳ２００２／０１５３６３７Ａ１に液状トランスファモールド法による半導体集積回路の製造が記載されている。これらの刊行物の製造方法に関する記載は、引用によって、本願発明の開示内容に明示的に含まれる。本発明の製造方法の少なくとも１つの実施形態では、透光体の側面をソーイングによって形成した後、このソーイング側面に平坦化層がスプレー成膜法によって形成される。この平坦化層は、透光体に残ったダイシング跡を平坦化する。

以下で、本発明によるオプトエレクトロニクス半導体素子を実施例および添付の図面に基づき詳細に説明する。

本発明の第１の実施例のオプトエレクトロニクス半導体素子の断面を示す概略図である。 本発明の第２の実施例のオプトエレクトロニクス半導体素子の一部を拡大した図である。 本発明のオプトエレクトロニクス半導体素子の一実施例の場合の出力結合効率を、表面散乱に依存して概略的にプロットした図である。 別の実施例による本発明のオプトエレクトロニクス半導体素子の概略的な斜視図である。 本発明のオプトエレクトロニクス半導体素子の一実施例の出力結合効率の、側縁角度に依存するシミュレーション結果を示す図である。 本発明のオプトエレクトロニクス半導体素子の一実施例の出力結合効率の、接続用支持体のボディの厚さに依存するシミュレーション結果を示す図である。

図面において、同一、同種又は同機能の構成要素には同じ参照記号を付してある。各図および図示した要素の相互間の大きさの比は、実際のサイズと異なっていることに留意すべきである。むしろ、個々の要素を、理解および／または説明を容易にするために過度に拡大して図示していることがある。

図１Ａは、本発明の第１の実施例のオプトエレクトロニクス半導体素子の断面を示す概略図である。この半導体素子はオプトエレクトロニクス半導体チップ１を有する。同図ではオプトエレクトロニクス半導体チップ１は、薄膜で形成された発光ダイオードである。たとえばＷＯ０２／１３２８１Ａ１およびＥＰ０９０５７９７Ａ２に、薄膜形態の発光ダイオードチップが記載されている。これらの刊行物の発光ダイオードの薄膜形態に関する記載内容は、引用によって明示的に本願の開示内容に含まれる。オプトエレクトロニクス半導体チップ１は接続用支持体２の実装面２２に設けられている。接続用支持体２はさらにボディ２０を有し、このボディ２０はここではセラミック材料から形成されている。実装面２２と反対側の接続用支持体２のボディ２０の下面に、オプトエレクトロニクス半導体素子を表面実装するのに使用される電気的接続箇所２１が設けられている。オプトエレクトロニクス半導体チップ１は透光体３によって注型封止される。

この透光体３は、オプトエレクトロニクス半導体チップ１を形状接続的に被覆する。透光体３はここではシリコーンから成る。透光体３は接続用支持体２の実装面２２に直接接している。透光体３は側面３０を有し、該側面３０は、ダイシング跡３１まで平面に延在する。これらのダイシング跡３１は、図１Ａでは見やすくするために過度に大きく示されている。側面３０と接続用支持体２の実装面２２との間の角度βは９０°未満である。すなわち、実装面２２に対する面法線２３と側面３０とが成す側縁角度αは０°を超える。

側面３０はソーイング工程によって形成される。ダイシング跡３１はソーの溝であるか、またはたとえば、透光体３の材料をソーイングで「剥ぎ取る」ことによって形成された凹部等の別の欠損箇所である。オプトエレクトロニクス半導体チップ１は、透光体３および接続用支持体２に対して中心合わせして配置することができる。すなわち、オプトエレクトロニクス半導体チップ１の光出射面１０の中心を通る光軸４が、オプトエレクトロニクス半導体素子の対称軸となる。とりわけ、特に対称的な放射に関して、上記の中心合わせを行うことが望ましいが、中心合わせしない構成も可能である。

透光体３に対してオプトエレクトロニクス半導体チップ１を相対的に位置合わせするためには、ダイシング工程において、たとえば接続用支持体２の実装面２２に、図中に示していない位置合わせマークを使用する。

図１Ｂは、本発明の第２の実施例のオプトエレクトロニクス半導体素子の一部を拡大した図である。この実施例では、図１Ａを参照して説明した実施例との相違点として、ダイシング工程によって形成された側面３０に平坦化層５が設けられている。この実施例では、この平坦化層５はスプレー成膜法によって側面３０に設けられている。平坦化層５はここではシリコーンから成る。平坦化層５は、ダイシング跡３１によって側面３０に形成された凹凸をならす。

ここで図１Ｃに、側縁角度αが２５°である場合の出力結合効率を、透光体３における表面散乱に依存して概略的にプロットしている。ここでは前提条件として、透光体はシリコーンから成り、透光体の高さＨは４００μｍとしている。接続用支持体２のボディ２０はセラミック材料から成り、２００μｍの厚さＤを有する。図１Ｃから、透光体３の側面３０において表面散乱が上昇するほど、出力結合効率は低減することが理解できる。透光体の側面３０の凹凸が表面散乱の上昇の原因となっている。このことから、平坦化層５は出力結合効率の観点で特に有利であることが証明される。

図２の概略的な斜視図を参照して、本発明の別の実施例のオプトエレクトロニクス半導体素子を詳細に説明する。

図２では、透光体３が角錐台状に形成されているのが示されており、この角錐台は４つの傾斜側面３０を有し、これらの傾斜側面３０はダイシング工程によって‐ここではソーイングによって‐形成されている。

接続用支持体２は、セラミック材料から成るボディ２０を有し、このボディ２０の厚さＤは有利には少なくとも０．２ｍｍ、最大で０．５ｍｍであり、たとえば０．４ｍｍである。透光体３の高さＨは有利には０．５５ｍｍ〜０．２５ｍｍの間であり、たとえば０．３５ｍｍである。透光体３のボディ２０の厚さと高さＨとの和は有利には０．７ｍｍ〜０．８ｍｍの間であり、たとえば０．７５ｍｍである。側縁角度αはたとえば２５°である。透光体の頂面３２の面積は有利には２．０〜２．５ｍｍ^２であり、たとえば２．３ｍｍ^２である。

接続用支持体２の底面は、たとえば２．０４ｍｍ×１．６４ｍｍである。

オプトエレクトロニクス半導体チップ１は光出射面１０を有し、この光出射面１０の面積は５００μｍ^２〜１．５ｍｍ^２とすることができ、たとえば１．０ｍｍ^２である。ここでは、光出射面１０を正方形にすることができる。

図３に、図２で示したのと同様のオプトエレクトロニクス半導体素子の出力結合効率のシミュレーション結果を示す。

図３から分かるように、この出力結合効率は側縁角度α＝２５°で最大となる。その際には出力結合効率は、側縁角度＝０°である構成と比較して約１３％上昇する。最大出力結合効率は側縁角度２５°前後では比較的平坦であるから、最適な出力結合を実現できる角度公差領域は±５°と大きくなり、オプトエレクトロニクス半導体素子の量産で、広幅の処理窓を使用することができる。それゆえ、側縁角度の有利な角度領域は２０°〜３０°の間であり、有利には約２５°である。しかし、このような最適な角度は接続用支持体２の底面の大きさにも依存するので、構成が大きくなると最適な角度は変わってくる。重要なのは、透光体が、少なくとも局所的に実装面２２との間に角度β＜９０°を成す少なくとも１つの側面３０を有することである。

図４に、図２で示したのと同様のオプトエレクトロニクス半導体素子の出力結合効率のシミュレーション結果を示す。同図では、接続用支持体２のボディ２０の厚さＤに対する出力結合効率をプロットしている。透光体３の高さＨは、厚さＤと高さＨとの和が７５０μｍとなるように選択されている。同図から、接続用支持体が薄くなるほど出力結合効率が高くなることが分かる。したがって、ボディの厚さＤは最大２５０μｍであるのが有利である。

本発明は、上述した実施例に限定されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはこのような特徴またはこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていない場合であっても当てはまる。

本願は、ドイツ連邦共和国特許出願第１０２００８０３５２５５．１号の優先権を主張するものであり、その開示内容は引用により本願の開示内容に取り入れられる。

Claims (7)

1. ・接続用支持体（２）と
   ・前記接続用支持体（２）の実装面（２２）に配置されたオプトエレクトロニクス半導体チップ（１）と、
   ・前記オプトエレクトロニクス半導体チップ（１）を包囲する透光体（３）と
   を有するオプトエレクトロニクス半導体素子であって、
   前記透光体（３）は、前記接続用支持体（２）に対向しない前記オプトエレクトロニクス半導体チップ（１）の外側面を形状接続的に被覆するように設けられており、
   前記透光体（３）はシリコーンを含み、
   前記透光体（３）は、該透光体（３）が角錐台の形状を有するよう、いずれも前記実装面（２２）との間に角度（β）＜９０°を成す４つの側面（３０）を有し、
   該側面（３０）は、前記接続用支持体（２）の前記実装面（２２）に対し垂直ではなく、
   前記側面（３０）はダイシング工程の跡を有し、
   前記４つの側面（３０）の各々はすべて、斜行するソーイング工程によって形成されており、
   前記透光体（３）の前記４つの側面（３０）の各々に平坦化層（５）が設けられている、
   ことを特徴とする、オプトエレクトロニクス半導体素子。
2. 前記透光体（３）は、少なくとも局所的に前記実装面（２２）との間に６０°〜７０°の間の角度（β）を成す少なくとも１つの側面（３０）を有し、
   前記少なくとも１つの側面（３０）はダイシング工程によって形成されている、請求項１記載のオプトエレクトロニクス半導体素子。
3. 前記透光体（３）は、それぞれ少なくとも局所的に前記実装面（２２）との間に６０°〜７０°の間の角度（β）を成す少なくとも２つの側面（３０）を有し、
   前記少なくとも２つの側面（３０）はダイシング工程によって形成されている、請求項１記載のオプトエレクトロニクス半導体素子。
4. 前記透光体（３）は前記接続用支持体（２）の前記実装面（２２）に直接接する、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体素子。
5. 前記接続用支持体（２）は、セラミック材料によって形成されたボディ（２０）を有し、
   前記ボディ（２０）の厚さ（Ｄ）は最大２５０μｍである、請求項１から４までのいずれか１項記載のオプトエレクトロニクス半導体素子。
6. 請求項１から５までのいずれか１項記載のオプトエレクトロニクス半導体素子の製造方法であって、
   ・接続用支持体（２）を設けるステップと、
   ・オプトエレクトロニクス半導体チップ（１）を前記接続用支持体（２）の実装面（２２）に固定して電気的にコンタクトするステップと、
   ・前記オプトエレクトロニクス半導体チップ（１）を包囲するように透光体（３）を形成するステップと、
   ・前記接続用支持体（２）の前記実装面（２２）との間で角度＜９０°を成すように前記透光体（３）の４つの側面（３０）各々をすべてソーイングして、該透光体（３）の側面（３０）を形成するステップ
   とを有することを特徴とする、製造方法。
7. ソーイングによって形成された前記透光体（３）の前記側面（３０）に平坦化層（５）をスプレー成膜法によって設ける、請求項６記載の製造方法。

Images