JP5646830B2 - 半導体装置、半導体装置の製造方法、及びリードフレーム - Google Patents

半導体装置、半導体装置の製造方法、及びリードフレーム Download PDF

Info

Publication number
JP5646830B2
JP5646830B2 JP2009203040A JP2009203040A JP5646830B2 JP 5646830 B2 JP5646830 B2 JP 5646830B2 JP 2009203040 A JP2009203040 A JP 2009203040A JP 2009203040 A JP2009203040 A JP 2009203040A JP 5646830 B2 JP5646830 B2 JP 5646830B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
inductor
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009203040A
Other languages
English (en)
Other versions
JP2011054800A (ja
Inventor
中柴　康隆
康隆 中柴
小川　健太
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009203040A priority Critical patent/JP5646830B2/ja
Priority to US12/874,246 priority patent/US8378470B2/en
Publication of JP2011054800A publication Critical patent/JP2011054800A/ja
Priority to US13/741,879 priority patent/US8772914B2/en
Priority to US13/741,910 priority patent/US8753922B2/en
Application granted granted Critical
Publication of JP5646830B2 publication Critical patent/JP5646830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/497—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/293—Configurations of stacked chips characterised by non-galvanic coupling between the chips, e.g. capacitive coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H10W44/234—Arrangements for impedance matching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、第１半導体チップと第２半導体チップとの間の信号伝達をインダクタの誘導結合を用いて行う半導体装置、半導体装置の製造方法、及びリードフレームに関する。
２つの半導体チップの間で信号を非接触で伝達する場合、フォトカプラを用いることが多い（例えば特許文献１）。しかしフォトカプラは発光素子と受光素子を有しているため、小型化が難しい。また、電気信号の周波数が高い場合には電気信号に追従できなくなる。
これに対して近年は、例えば特許文献２及び特許文献３に記載されているように、２つの半導体チップの間にインダクタを設け、これら２つのインダクタの間で信号を送受信することにより、２つの半導体チップの間で信号を非接触で伝達する技術が開発されている。
特許文献２に記載の技術は、第１のインダクタを有する第１の半導体基板上に第２のインダクタを有する第２の半導体基板を重ねた絶縁トランスを、第１の半導体チップと第２の半導体チップの間に設けるものである。この絶縁トランスにおいて、第１の半導体基板と第２の半導体基板は表面同士が対向する向きに重ねられている。そして一方の半導体基板には、インダクタに接続する配線を裏面側に引き出す貫通孔が形成されている。
特許文献３に記載の技術では、第１のインダクタを第１の半導体チップの配線層に形成し、第２のインダクタを第２の半導体チップの配線層に形成し、第１の半導体チップと第２の半導体チップとを、インダクタ同士が互いに対向するように重ねている。
また特許文献４には、第１のインダクタを有する第１の半導体チップと、第２のインダクタを有する第２の半導体チップとをそれぞれ別のリードフレームに搭載し、これら２つの半導体チップを、隙間を設けて対向させることが開示されている。
特開２００４−１８６２９７号公報 特開２００９−４９０３５号公報 特開２００７−１６５４５９号公報 特開２００７−１２３６５０号公報
インダクタ同士の結合係数を高めるためには、特許文献２及び３に記載されているようにインダクタの間に半導体基板が位置しないように、配線層同士が互いに対向する向きに半導体チップや半導体基板を重ねるのが好ましい。しかしこのようにすると、半導体装置の外部接続端子を基板の裏面に設ける必要が出てくる。この場合、例えば特許文献１に記載されているように半導体基板にスルーホールを設ける必要があった。半導体基板にスルーホールを設けると、半導体装置の製造コストが高くなってしまう。
また特許文献４に記載の技術では、リードフレームと半導体チップとをワイヤーで接続するために、２つの半導体チップの間隔を広げる必要があった。この場合、インダクタ同士の結合係数が低くなる。
このように、半導体装置の製造コストを低く抑えつつ、インダクタ同士の結合係数を高くすることは難しかった。
本発明によれば、第１多層配線層と、前記第１多層配線層に形成された第１インダクタとを有する第１半導体チップと、
第２多層配線層と、前記第２多層配線層に形成された第２インダクタとを有する第２半導体チップと、
を備え、
前記第１半導体チップと前記第２半導体チップは、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ねられており、
平面視において前記第１インダクタと前記第２インダクタが重なっており、
前記第１半導体チップ及び前記第２半導体チップは、それぞれ互いに対向していない非対向領域を有しており、
前記第１多層配線層は、前記非対向領域に第１外部接続端子を有しており、
前記第２多層配線層は、前記非対向領域に第２外部接続端子を有している半導体装置が提供される。
本発明によれば、第１半導体チップ及び第２半導体チップは、それぞれ互いに対向していない非対向領域を有している。そして第１多層配線層は非対向領域に第１外部接続端子を有しており、第２多層配線層は非対向領域に第２外部接続端子を有している。このため、第１半導体チップと第２半導体チップとを重ねることができ、第１インダクタと第２インダクタの結合係数を高くすることができる。また第１半導体チップ及び第２半導体チップにおいて、基板の裏面側に外部接続端子を設ける必要がない。このため、第１半導体チップの基板及び第２半導体チップの基板の何れにもスルーホールを形成する必要がなく、半導体装置の製造コストが高くなることを抑制できる。
本発明によれば、第１多層配線層、前記第１多層配線層に形成された第１インダクタ、及び前記第１多層配線層に形成された第１外部接続端子を有する第１半導体チップを、第１リードフレームのダイパッドにフェイスアップ実装する工程と、
第２多層配線層、前記第２多層配線層に形成された第２インダクタ、及び前記第２多層配線層に形成された第２外部接続端子を有する第２半導体チップを、前記第１半導体チップ上に、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ねる工程と、
を備え、
前記第１半導体チップと前記第２半導体チップとを互いに重ねる工程において、
前記第１半導体チップ及び前記第２半導体チップそれぞれに、互いに対向していない領域を設け、かつ前記第１外部接続端子及び前記第２外部接続端子を当該領域に位置させる半導体装置の製造方法が提供される。
本発明によれば、ダイパッドと、
前記ダイパッドの一辺の近くから外側に向かって延伸している第１リードと、
前記ダイパッドの前記一辺とは異なる辺の近くから外側に向かって延伸している第２リードと、
を備え、
前記第１リードの先端から前記ダイパッドまでの距離は、前記第２リードの先端から前記ダイパッドまでの距離とは異なるリードフレームが提供される。
本発明によれば、第１半導体チップと第２半導体チップとの間の信号伝達をインダクタの誘導結合を用いて行う半導体装置において、インダクタの結合係数を高くしつつ、半導体装置の製造コストが高くなることを抑制できる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 図１に示した半導体装置の平面図である。 図１に示した半導体装置の等価回路図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の製造方法を示す断面図である。 図１に示した半導体装置の変形例を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 図７に示した半導体装置の変形例を示す断面図である。 図７に示した半導体装置の変形例を示す断面図である。 第３の実施形態に係る半導体装置の平面図である。 第４の実施形態に係る半導体装置の平面図である。 第５の実施形態に係る半導体装置の断面図である。 第６の実施形態に係る半導体装置の断面図である。 第７の実施形態に係る半導体装置の断面図である。 第８の実施形態に係る半導体装置の製造方法を示す断面図である。 第８の実施形態に係る半導体装置の製造方法を示す断面図である。 第８の実施形態に係る半導体装置の製造方法を示す断面図である。 第９の実施形態に係る半導体装置の製造方法を示す断面図である。 第９の実施形態に係る半導体装置の製造方法を示す断面図である。 第９の実施形態に係る半導体装置の製造方法を示す断面図である。 第１０の実施形態に係る半導体装置の構成を示す断面図である。 第１１の実施形態に係る半導体装置の構成を示す断面図である。 第１２の実施形態に係る半導体装置の構成を示す平面図である。 比較例に係る半導体装置の構成を示す平面図である。 第１３の実施形態に係る半導体装置の構成を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１半導体チップ１００及び第２半導体チップ２００を有している。第１半導体チップ１００は第１多層配線層１１０及び第１インダクタ１３０を有している。第１インダクタ１３０は第１多層配線層１１０に形成されている。第２半導体チップ２００は第２多層配線層２１０及び第２インダクタ２３０を有している。第２インダクタ２３０は第２多層配線層２１０に形成されている。第１半導体チップ１００と第２半導体チップ２００は、第１多層配線層１１０と第２多層配線層２１０が互いに対向する向きに重ねられている。また平面視において第１インダクタ１３０と第２インダクタ２３０は重なっている。そして第１半導体チップ１００及び第２半導体チップ２００は、それぞれ互いに対向していない非対向領域を有している。第１多層配線層１１０は、非対向領域に第１外部接続端子１４０を有しており、第２多層配線層２１０は、非対向領域に第２外部接続端子２４０を有している。第１外部接続端子１４０及び第２外部接続端子２４０は、例えば最上層の配線層に形成されている電極パッドである。また本実施形態において第１インダクタ１３０及び第２インダクタ２３０は最上層の配線層に形成されている。
本実施形態において第１半導体チップ１００に入力される電気信号の電位と、第２半導体チップ２００に入力される電気信号の電位は、電気信号の振幅（０を示す電位と１を示す電位の差）が互いに異なる場合、電気信号の基準電位（０を示す電位）が異なる場合、及び電気信号の振幅が互いに異なり、かつ電気信号の基準電位が異なる場合などがある。例えば第１半導体チップ１００に入力される電気信号の振幅が５Ｖ、基準電位が０Ｖであり、第１半導体チップ２００に入力される電気信号の振幅が５Ｖ、基準電位が１００Ｖとなる場合がある。
第１半導体チップ１００の第１多層配線層１１０は、平面視において第２半導体チップ２００と重なる領域には、第１インダクタ１３０に接続する配線以外の配線を有していない。第１半導体チップ１００において回路を形成するための配線１２０は、平面視において第２半導体チップ２００に対向していない非対向領域に形成されている。
また第２半導体チップ２００の第２多層配線層２１０は、平面視において第１半導体チップ１００と重なる領域には、第２インダクタ２３０に接続する配線以外の配線を有していない。第２半導体チップ２００において回路を形成するための配線２２０は、平面視において第１半導体チップ１００に対向していない非対向領域に形成されている。
そして第１インダクタ１３０及び第２インダクタ２３０の直径をＤ、第１インダクタ１３０から第２インダクタ２３０までの距離をｘとしたときに、ｘ≦Ｄであることが望ましい。例えばｘ＝２０μｍであり、Ｄ＝２００μｍである。
第１半導体チップ１００は第１リードフレーム３００のダイパッド３０２に実装されており、第２半導体チップ２００は第２リードフレーム３２０のダイパッド３２２に実装されている。第１リードフレーム３００と第２リードフレーム３２０は、互いに異なる方向（例えば１８０°逆の方向）に延伸している。そして第１リードフレーム３００と第１外部接続端子１４０は第１ボンディングワイヤ３１０で接続されており、第２リードフレーム３２０と第２外部接続端子２４０は第２ボンディングワイヤ３１２で接続されている。第１半導体チップ１００、第２半導体チップ２００、第１リードフレーム３００のダイパッド３０２及びインナーリード、第２リードフレーム３２０のダイパッド３２２及びインナーリード、並びにボンディングワイヤ３１０，３１２は、封止樹脂３４０で封止されている。第１リードフレーム３００の底面を基準にした場合、第１リードフレーム３００のリードと第２リードフレーム３２０のリードの高さは、互いに等しい。また本図においては、第１半導体チップ１００と第２半導体チップ２００の厚さが互いに等しいため、第１リードフレーム３００のリードと第２リードフレーム３２０のリードは、高さ方向の中心位置が第１半導体チップ１００の表面と同じ高さに位置している。ただし第１半導体チップ１００と第２半導体チップ２００の高さ又は面積が異なる場合や後述する図２０〜図２２に示す例などにおいては、このようにならないこともある。
また第１半導体チップ１００は、第１多層配線層１１０上に位置する第１ポリイミド層１６０を有しており、第２半導体チップ２００は、第２多層配線層２１０上に位置する第２ポリイミド層２６０を有している。第１ポリイミド層１６０には第１外部接続端子１４０上に位置する開口１６２を有しており、第２ポリイミド層２６０は第２外部接続端子２４０上に位置する開口２６２を有している。
図２は、図１に示した半導体装置の平面図である。図１は図２のＡ−Ａ´断面図に相当している。第１半導体チップ１００及び第２半導体チップ２００は矩形である。第１半導体チップ１００は、第１の辺１０２の近傍に第１外部接続端子１４０を有している。また第２半導体チップ２００は、平面視において第１の辺１０２とは反対側に位置する第２の辺２０２の近傍に第２外部接続端子２４０を有している。
そして図１に示したボンディングワイヤ３１０，３１２は、第１の辺１０２及び第２の辺２０２と交差する方向（例えば斜めに交差する方向）に延伸している。また平面視において第１半導体チップ１００及び第２半導体チップ２００は、第１の辺１０２と交差する方向に互いにずれている。
なお、第１半導体チップ１００と第２半導体チップ２００が重なっている領域の面積Ｓｃは、第１半導体チップ１００のうち第２半導体チップ２００と重なっていない領域の面積より小さく、かつ第２半導体チップ２００のうち第１半導体チップ１００と重なっていない領域の面積より小さいのが好ましい。この場合、面積Ｓｃが第１半導体チップ１００の面積の半分未満、かつ第２半導体チップ２００の面積の半分未満になるため、絶縁信頼性が高くなる。
図３は、図１に示した半導体装置の等価回路図である。この図において、図１に示した半導体装置は送信回路４００及び受信側回路４２０を有している。送信回路４００は第１半導体チップ１００及び第２半導体チップ２００の一方に形成されており、受信側回路４２０は第１半導体チップ１００及び第２半導体チップ２００の他方に形成されている。送信回路４００は、デジタル信号を送信用の信号に変調する変調処理部４０２と、変調された信号を第１インダクタ１３０又は第２インダクタ２３０に出力する送信側ドライバ回路４０４（例えばゲートドライバ）を含んでいる。受信側回路４２０は、第２インダクタ２１０又は第１インダクタ１３０に接続されている受信回路４２２、及び受信側ドライバ回路４２４（例えばゲートドライバ）を含んでいる。受信回路４２２は、変調された信号をデジタル信号に復調する。受信回路４２２で復調されたデジタル信号は、受信側ドライバ回路４２４に出力される。なお送信回路４００及び受信側回路４２０には、基板に形成されたトランジスタが含まれている。
上記したように、送信回路４００及び受信側回路４２０は、入力される電気信号の電位が互いに異なるが、第１インダクタ１３０及び第２インダクタ２３０は誘導結合を用いて電気信号を送受信するため、送信回路４００及び受信側回路４２０に問題は生じない。
次に、図４及び図５の断面図を用いて、図１に示した半導体装置の製造方法を説明する。まず図４に示すように、第１半導体チップ１００及び第２半導体チップ２００を準備する。そして第１半導体チップ１００を第１リードフレーム３００のダイパッド３０２に銀ペーストなどを用いて固定し、第２半導体チップ２００を第２リードフレーム３２０のダイパッド３２２に銀ペーストなどを用いて固定する。次いで、第１半導体チップ１００と第１リードフレーム３００をボンディングワイヤ３１０で互いに接続し、第２半導体チップ２００と第２リードフレーム３２０をボンディングワイヤ３１２で互いに接続する。このようにして第１半導体チップ１００は第１リードフレーム３００にフェイスアップ実装され、第２半導体チップ２００は第２リードフレーム３２０にフェイスアップ実装される。
その後、第１リードフレーム３００とボンディングワイヤ３１０の接合部分、第１半導体チップ１００の外部接続端子１４０とボンディングワイヤ３１０の接合部分、及び第２半導体チップ２００の外部接続端子２４０とボンディングワイヤ３１２の接合部分の少なくとも一箇所に、樹脂をポッティングしてこれら接合部分を固定しても良い。このようにすると、後述する重ね合わせ工程や封止工程において、ボンディングワイヤ３１０，３１２が外れたり変形することを抑制できる。なお、ポッティングした樹脂が平面視において第１半導体チップ１００及び第２半導体チップ２００が重なる領域にかからないようにするのが好ましい。
次いで図５に示すように、封入金型（図示せず）の下型の上に、第１半導体チップ１００を実装した第１リードフレーム３００を搭載する。次いで第２半導体チップ２００を実装した第２リードフレーム３２０を、第１多層配線層１１０と第２多層配線層２１０が互いに対向する向きに第１半導体チップ１００上に搭載する。このとき、第１半導体チップ１００及び第２半導体チップ２００それぞれに、互いに対向していない非対向領域を設け、かつ第１外部接続端子１４０及び第２外部接続端子２４０をこの非対向領域に位置させる。この状態において、第１リードフレーム３００の底面を基準にした場合、第１リードフレーム３００のリードと第２リードフレーム３２０のリードの高さは、互いに等しい。
その後、封入金型の上型を下型の上に載せる。そして封入金型内に流体状の封止樹脂３４０を流し込み、その後封止樹脂３４０を熱硬化させる。そして封入金型から図１に示した半導体装置を外す。その後、第１リードフレーム３００のリードと第２リードフレーム３２０のリードを、所定の長さに切断し、また所定の形状に成型する。この工程は、金型を用いて行われる。リードの切断及び成型が行なわれた後の状態において、第１リードフレーム３００及び第２リードフレーム３２０は、互いに絶縁した状態になる。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、第１半導体チップ１００及び第２半導体チップ２００は、それぞれ互いに対向していない非対向領域を有している。そして第１多層配線層１１０は非対向領域に第１外部接続端子１４０を有しており、第２多層配線層２１０は非対向領域に第２外部接続端子２４０を有している。このため、第１半導体チップ１００と第２半導体チップ２００とを重ねることができ、第１インダクタ１３０と第２インダクタ２３０の結合係数を高くすることができる。また、第１半導体チップ１００の基板の裏面側に外部接続端子を設ける必要がなく、かつ第２半導体チップ２００の裏面側に外部接続端子を設ける必要がない。従って、第１半導体チップ１００の基板及び第２半導体チップ２００の基板の何れにもスルーホールを形成する必要がなく、半導体装置の製造コストが高くなることを抑制できる。
また、第１半導体チップ１００の第１多層配線層１１０は、平面視において第２半導体チップ２００と重なる領域には、第１インダクタ１３０に接続する配線以外の配線を有していない。従って、第１インダクタ１３０及び第２インダクタ２３０の間で信号を送受信するときに、第１多層配線層１１０に含まれる配線を伝播する信号から発生した磁気がノイズとなることを抑制できる。本実施形態では、第２半導体チップ２００の第２多層配線層２１０も、平面視において第１半導体チップ１００と重なる領域には、第２インダクタ２３０に接続する配線以外の配線を有していない。従って、第１インダクタ１３０及び第２インダクタの間で信号を送受信するときに、第２多層配線層２１０に含まれる配線を伝播する信号から発生した磁気がノイズとなることを抑制できる。
また本実施形態において第１リードフレーム３００及び第２リードフレーム３２０は互いに異なる方向に延伸している。従って、第１リードフレーム３００と第２リードフレーム３２０が同じ方向に延伸している場合と比較して、第１リードフレーム３００と第２リードフレーム３２０の距離を離すことができ、これらの間の絶縁信頼性を高くすることができる。
また第１半導体チップ１００は第１ポリイミド層１６０を有しており、第２半導体チップ２００は第２ポリイミド層２６０を有している。このため、第１半導体チップ１００に入力される電気信号の電位と、第２半導体チップ２００に入力される電気信号の電位が大きく異なっていても、第１リードフレーム３００及び第２リードフレーム３２０の耐圧を確保できる。
また本実施形態において、第１半導体チップ１００は、第１の辺１０２の近傍に第１外部接続端子１４０を有しており、第２半導体チップ２００は、第２の辺２０２の近傍に第２外部接続端子２４０を有している。第２の辺２０２は、平面視において第１の辺１０２とは反対側に位置している。このため、ボンディングワイヤ３１０，３１２が互いに干渉することを抑制できる。
また、第１インダクタ１３０及び第２インダクタ２３０の直径をＤ、第１インダクタ１３０から第２インダクタ２３０までの距離をｘとしたときに、ｘ≦Ｄであることが望ましい。このようにした場合、第１インダクタ１３０及び第２インダクタ２３０の誘導結合の結合係数を高くして、第１インダクタ１３０及び第２インダクタ２３０の間の信号の送受信において伝達エラーが発生することを抑制できる。
なお本実施形態において、図６に示すように、第１リードフレーム３００と第２リードフレーム３２０の高さは互いに異なっていても良い。このようにすると、半導体装置の側面における第１リードフレーム３００のリード部分と第２リードフレーム３２０のリード部分との距離を大きくすることができ、かつ封止樹脂３４０との界面におけるこれら２つのリード部分の距離を大きくすることができる。これらの距離を大きくすることにより、２つのリード部分の間で絶縁破壊が生じることを抑制できる。
図７は、第２の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１に相当している。この半導体装置は、第１半導体チップ１００と第２半導体チップ２００が絶縁性の接着層５００によって互いに固定されている点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
接着層５００は、例えばＤＡＦ（Die Attach Film）などのフィルム状の絶縁接着シートである。接着層５００の厚さは、例えば１０μｍ以上１００μｍ以下である。接着層５００として絶縁接着シートを用いる場合、この絶縁シートは、熱硬化性であっても良いし、熱可塑性であってもよい。接着層５００は、熱硬化型である場合、例えばエポキシ系の樹脂、アクリル系の樹脂、又はこれらを混合した樹脂を主成分としている。
接着層５００は、平面視において、少なくとも第１インダクタ１３０及び第２インダクタ２３０が対向している領域に設けられている。図７に示す例において、接着層５００は第１半導体チップ１００と第２半導体チップ２００のうち互いに対向している領域のみに設けられている。ただし図８に示すように、接着層５００は第１半導体チップ１００及び第２半導体チップ２００の一方（例えば第１半導体チップ１００）において、他方に対向している領域の周囲にも設けられても良い。また図９に示すように、接着層５００は、第１半導体チップ１００及び第２半導体チップ２００の双方において、他方に対向している領域の周囲にも設けられても良い。
本実施形態に係る半導体装置の製造方法は、第２リードフレーム３２０に実装された第２半導体チップ２００を第１半導体チップ１００上に搭載する前に、接着層５００を第１半導体チップ１００上及び第２半導体チップ２００上の少なくとも一方に設ける点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。そして本実施形態では、第２半導体チップ２００を第１半導体チップ１００に重ねるときに、接着層５００によって第１半導体チップ１００と第２半導体チップ２００が互いにに固定される。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、封止樹脂３４０を金型に流し込む前に第１半導体チップ１００と第２半導体チップ２００を互いに固定しているため、封止樹脂３４０を金型に流し込むときに第１半導体チップ１００と第２半導体チップ２００の位置が互いにずれることを抑制できる。
また接着層５００が絶縁接着シートにより形成されている場合、この絶縁接着シートの厚さを変えることにより、第１インダクタ１３０と第２インダクタ２３０の距離を精度よく所望の値に制御することができる。そして第１インダクタ１３０と第２インダクタ２３０の距離のバラツキを抑制できるため、第１インダクタ１３０と第２インダクタ２３０の結合係数がばらつくことを抑制できる。
また接着層５００を設けない場合、封止樹脂３４０が第１半導体チップ１００と第２半導体チップ２００の間に入り込むことがある。封止樹脂３４０にはシリカなどのフィラーが導入されていることがほとんどである。そして第１インダクタ１３０と第２インダクタ２３０の間に入り込んだフィラーの量の大小によって、第１インダクタ１３０と第２インダクタ２３０の結合係数が変化してしまう。これに対して接着層５００が絶縁接着シートで形成されている場合、第１インダクタ１３０と第２インダクタ２３０の間に封止樹脂３４０が入り込むことを防止できる。従って、第１インダクタ１３０と第２インダクタ２３０の結合係数がばらつくことを抑制できる。
また図８及び図９に示すように、接着層５００が設けられている領域を第１半導体チップ１００と第２半導体チップ２００が互いに対向している領域より大きくすると、第１半導体チップ１００や第２半導体チップ２００と封止樹脂３４０の間に微小な剥離が生じても、この剥離の伝播経路の延長上に接着層５００を位置させることができるため、剥離が拡大することを抑制できる。
図１０は、第３の実施形態に係る半導体装置の平面図である。本図は第１の実施形態における図２に相当している。本実施形態に係る半導体装置は、第１半導体チップ１００と第２半導体チップ２００が双方向通信を行う点を除いて、第１又は第２の実施形態に係る半導体装置と同様である。
すなわち本実施形態において、第１半導体チップ１００は第１インダクタ１３０を２つ有しており、第２半導体チップ２００は第２インダクタ２３０を２つ有している。また第１半導体チップ１００は、図３に示した送信回路４００及び受信側回路４２０を有しており、第２半導体チップ２００も図３に示した送信回路４００及び受信側回路４２０を有している。第１半導体チップ１００の２つの第１インダクタ１３０の一方は送信回路４００に接続しており、他方は受信側回路４２０に接続している。また第２半導体チップ２００の２つの第２インダクタ２３０の一方は送信回路４００に接続しており、他方は受信側回路４２０に接続している。
そして送信回路４００に接続している第１インダクタ１３０は、平面視で受信側回路４２０と接続している第２インダクタ２３０と重なっている。また受信側回路４２０に接続している第１インダクタ１３０は、平面視で送信回路４００と接続している第２インダクタ２３０と重なっている。
本実施形態によっても、第１又は第２の実施形態と同様の効果を得ることができる。
図１１は、第４の実施形態に係る半導体装置の平面図であり、第３の実施形態における図１０に相当している。本実施形態に係る半導体装置は、第１半導体チップ１００と第２半導体チップ２００が平面視で斜めにずれている点を除いて、第３の実施形態に係る半導体装置と同様の構成である。
本実施形態によっても第１又は第２の実施形態と同様の効果を得ることができる。
図１２は、第５の実施形態に係る半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、第１インダクタ１３０が第１多層配線層１１０の最上層以外の配線層に形成されている点、及び第２インダクタ２３０が第２多層配線層２１０の最上層以外の配線層に形成されている点を除いて、第１の実施形態に係る半導体装置と同様の構成である。なお本図に示す例において第１インダクタ１３０及び第２インダクタ２３０は、上から２つ目の配線層に形成されているが、さらに下の配線層に形成されていても良い。また第１インダクタ１３０と第２インダクタ２３０は同じ配線層に形成されていなくても良い。
本実施形態によっても第１又は第２の実施形態と同様の効果を得ることができる。また第１インダクタ１３０と第２インダクタ２３０の間の距離を広くすることができるため、第１インダクタ１３０と第２インダクタ２３０の間の耐圧を高くすることができる。
図１３は、第６の実施形態に係る半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、第１半導体チップ１００が第１保護絶縁膜１７０を有しており、第２半導体チップ２００が第２保護絶縁膜２７０を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。第１保護絶縁膜１７０及び第２保護絶縁膜２７０、は例えば酸化シリコン膜及び窒化シリコン膜の少なくとも一方を含んでいる。第１保護絶縁膜１７０は、第１多層配線層１１０と第１ポリイミド層１６０の間に設けられており、第２保護絶縁膜２７０は、第２多層配線層２１０と第２ポリイミド層２６０の間に設けられている。
本実施形態によっても第１又は第２の実施形態と同様の効果を得ることができる。また第１インダクタ１３０と第２インダクタ２３０の間の距離を広くすることができるため、第１インダクタ１３０と第２インダクタ２３０の間の耐圧を高くすることができる。
図１４は、第７の実施形態に係る半導体装置の断面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、第１ポリイミド層１６０が、第１インダクタ１３０の上方に位置する領域には形成されておらず、かつ第２ポリイミド層２６０が、第２インダクタ２３０の上方に位置する領域には形成されていない点を除いて、第１の実施形態にかかる半導体装置と同様の構成である。
すなわち第１ポリイミド層１６０は、第１インダクタ１３０の上方に位置する開口１６４を有しており、第２ポリイミド層２６０は、第２インダクタ２３０の上方に位置する開口２６４を有している。開口１６４は開口１６２と同一工程で形成され、また開口２６４は開口２６２と同一工程で形成される。
本実施形態によっても第１又は第２の実施形態と同様の効果を得ることができる。また、第１インダクタ１３０と第２インダクタ２３０の間には第１ポリイミド層１６０及び第２ポリイミド層２６０が形成されておらず、開口となっている。従って、第１インダクタ１３０と第２インダクタ２３０の間に生じる容量成分を少なくすることができる。
なお第３〜第６の実施形態において、本実施形態のように第１ポリイミド層１６０に開口１６４を形成し、かつ第２ポリイミド層２６０に開口２６４を形成しても良い。
図１５〜図１７は、第８の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、第１半導体チップ１００の上に第２半導体チップ２００を搭載した後に、第２半導体チップ２００に第２リードフレーム３２０のダイパッド３２２を取り付ける点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。以下、詳細に説明する。
まず図１５に示すように、第１半導体チップ１００を第１リードフレーム３００のダイパッド３０２に銀ペーストなどを用いて固定する。
次いで図１６に示すように、第１半導体チップ１００の上に第２半導体チップ２００を搭載する。詳細には、例えば第１半導体チップ１００の表面のうち第２半導体チップ２００を搭載する領域に絶縁性の接着層を形成し、その後第２半導体チップ２００を第１半導体チップ１００の表面に搭載する。
このとき、第２半導体チップ２００の搭載位置は、第２半導体チップ２００の外形を直接認識し、さらに第１リードフレーム３００のダイパッド３０２又は第１半導体チップ１００の外形を認識することにより、定められる。
なお、第１半導体チップ１００に対する第２半導体チップ２００の搭載位置を決めるに当たり、第１半導体チップ１００の表面に、第２半導体チップ２００の搭載位置を定めるためのパターンを設けても良い。また第２半導体チップ２００の基板の裏面に、アライメントマークを設けてもよい。また第２半導体チップ２００を搭載装置のアームでつかんで持ち上げた後、第１半導体チップ１００に搭載する前に、第２半導体チップ２００の表面側のパターンを認識することにより第２半導体チップ２００の位置を認識しても良い。
次いで図１７に示すように、第２半導体チップ２００に第２リードフレーム３２０のダイパッド３２２を、銀ペーストなどを用いて固定する。このとき、第２リードフレーム３２０の搭載位置は、第１リードフレーム３００の位置を基準に定められる。例えば第２リードフレーム３２０の搭載位置は、第１リードフレーム３００のインナーリードのパターンやダイパッド３０２の位置に基づいて定められてもよいし、第１リードフレーム３００の外枠に設けられた位置決め用のガイドホールに基づいて定められても良い。これにより、第１リードフレーム３００の外部リードに対する第２リードフレーム３２０の外部リードの相対位置の精度が高くなる。
その後の工程は、第１の実施形態と同様である。なお、第２〜第７の実施形態に係る半導体装置を製造するときに、本実施形態に係る半導体装置の製造方法を適用しても良い。ただし本実施形態では、第１ボンディングワイヤ３１０を設けるタイミングは、第１リードフレーム３００に第１半導体チップ１００を搭載した後、封止樹脂３４０を設ける前であればよく、第２ボンディングワイヤ３１２を設けるタイミングは、第２半導体チップ２００に第２リードフレーム３２０を接合した後、封止樹脂３４０を設ける前であればよい。例えば、第１リードフレーム３００に第１半導体チップ１００を搭載し、さらに第１半導体チップ１００に第２半導体チップ２００を搭載した後に、まず第１ボンディングワイヤ３１０を設ける。その後、第１リードフレーム３００、第１半導体チップ１００、及び第２半導体チップ２００の積層体の上下を入れ替えてから、第２ボンディングワイヤ３１２を設ける。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また第２半導体チップ２００の外形を直接認識することによって、第１半導体チップ１００と第２半導体チップ２００の相対位置を定めることができる。従って、第１半導体チップ１００と第２半導体チップ２００の相対位置の精度を高くすることができる。特に第１半導体チップ１００と第２位半導体チップ２００の外形認識により第１半導体チップ１００と第２半導体チップ２００の相対位置を定めると、第１半導体チップ１００と第２半導体チップ２００の相対位置の精度は特に高くなる。このため、第１インダクタ１３０と第２インダクタ２３０を精度よく重ねることができる。
また、第１半導体チップ１００に第２半導体チップ２００を搭載した後、第２半導体チップ２００に第２リードフレーム３２０を取り付けているため、第１リードフレーム３００と第２リードフレーム３２０の相対位置の精度を高くすることができる。すなわち、第１リードフレーム３００に対する第２リードフレーム３２０の取り付け位置、及び第１リードフレーム３００と第２リードフレーム３２０の相対位置の何れも高精度にすることができる。
なお本実施形態においては、第２リードフレーム３２０はダイパッド３２２を有していなくても良い。この場合、第２リードフレーム３２０は、例えば外枠部分が第１リードフレーム３００の外枠部分に接合されているようにすることで、第２ボンディングワイヤ３１２を取り付ける前は第１リードフレーム３００によって支持される。そして第２ボンディングワイヤ３１２を取り付けた後に第１ボンディングワイヤ３１０を取り付けるのが好ましい。なお、第２リードフレーム３２０にダイパッド３２２を設けない場合、第１ボンディングワイヤ３１０を取り付けるときに、第１ボンディングワイヤ３１０を取り付けるためのツール（キャピラリ）が第２リードフレーム３２０と干渉しにくくなる。また第２リードフレーム３２０と第１リードフレーム３００の距離も離すことができるため、これらの間の絶縁信頼性を高くすることができる。
また本実施形態に係る製造方法においては、第１リードフレーム３００及び第２リードフレーム３２０の少なくとも一方を配線基板として、第１半導体チップ１００及び第２半導体チップ２００の少なくとも一方をフリップチップ実装にしてもよい。この場合、第１半導体チップ１００の多層配線層１１０と第２半導体チップ２００の裏面が互いに対向する向きに第１半導体チップ１００と第２半導体チップ２００を互いに固定しても良い。また、第１半導体チップ１００の裏面と第２半導体チップの多層配線層２１０を互いに固定しても良い。また、第１半導体チップ１００の裏面と第２半導体チップ２００の裏面が互いに対向してもよい。
図１８〜図２０は、第９の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、第１半導体チップ１００と第２半導体チップ２００の双方を第１リードフレーム３００に接続する点を除いて、第８の実施形態に係る半導体装置の製造方法と同様である。本実施形態において、第１半導体チップ１００は第２半導体チップ２００より発熱量が多い。以下、詳細に説明する。
まず図１８に示すように、第１半導体チップ１００を第１リードフレーム３００のダイパッド３０２に銀ペーストなどを用いて固定する。第１リードフレーム３００は、第１半導体チップ１００に接続するリード３０６のほかに、第２半導体チップ２００に接続するリード３０８を有している。そして第１リードフレーム３００は、リード３０６，３０８を有している。リード３０６は、ダイパッド３０２の一辺の近くから外側に向かって延伸している。リード３０８は、ダイパッド３０２の上記した一辺とは異なる辺の近くから外側に向かって延伸している。本実施形態においてリード３０６，３０８は、ダイパッド３０２を介して互いに対向する位置に設けられている。リード３０６のインナーリード部分の先端からダイパッド３０２までの距離は、リード３０８のインナーリード部分の先端からダイパッド３０２までの距離より狭い。
次いで図１９に示すように、第１半導体チップ１００に第２半導体チップ２００を搭載する。第２半導体チップ２００の搭載方法は、第８の実施形態と同様である。
次いで図２０に示すように、第１半導体チップ１００とリード３０６を第１ボンディングワイヤ３１０で互いに接続し、第２半導体チップ２００とリード３０８を第２ボンディングワイヤ３１２で互いに接続する。その後の工程は、第１の実施形態で説明した通りである。なおリード３０６，３０８は、第１半導体チップ１００側に曲げられている。
本実施形態によっても、第８の実施形態と同様の効果を得ることができる。また、ボンディングワイヤ３１２を取り付けるときに、ダイパッド３２２の厚さ分、ボンディングワイヤ３１２がボンディング装置のステージと干渉しにくくなる。
図２１は、第１０の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第２半導体チップ２００の基板の裏面に保護層２５０を設けた点を除いて、第９の実施形態に係る半導体装置と同様の構成である。保護層２５０は、平面視において第２半導体チップ２００より大きく、第２半導体チップ２００の全面を覆っている。
保護層２５０は、例えば放熱板であるが、放熱板ではなくても良い。保護層２５０は、例えばダイパッド３０２より厚い。保護層２５０は、ボンディングワイヤ３１０と干渉しない程度に大面積化するのが好ましい。保護層２５０は、第１半導体チップ１００に第２半導体チップ２００を搭載した後、封止樹脂３４０が形成される前に第２半導体チップ２００に取り付けられる。
本実施形態によっても、第９の実施形態と同様の効果を得ることができる。また、第２半導体チップ２００に欠けが生じることを抑制できる。また、保護層２５０をダイパッド３０２より厚くすると、ボンディングワイヤ３１０を設けるときの作業スペースを確保することができる。また保護層２５０を放熱板とすると、第２半導体チップ２００で生じた熱を効率よく放熱することができる。
図２２は、第１１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、リード３０６，３０８が第２半導体チップ２００側に曲げられている点を除いて、第９の実施形態にかかる半導体装置と同様の構成である。
本実施形態によっても、第９の実施形態と同様の効果を得ることができる。また図２２に示した半導体装置をマザーボード等に実装すると、第１半導体チップ１００側が上を向く。このため、第１半導体チップ１００側にヒートシンクを実装することが可能となる。これにより、第１半導体チップ１００からの発熱を効率よく放熱することができる。なお、第１０の実施形態に係る半導体装置において、本実施形態のようにリード３０６，３０８を第２半導体チップ２００側に曲げてもよい。
図２３は、第１２の実施形態に係る半導体装置の構成を説明するための平面図である。この半導体装置は、第１リードフレーム３００の吊りリード３０４を、ダイパッド３０２のうち第２半導体チップ２００とは反対側の２つの角にのみ設けており、第２半導体チップ２００側の２つの角には吊りリードを設けていない。なお、吊りリードの構成以外の構成は、第１〜第１１の実施形態のいずれかと同様である。
図２４は、比較例に係る半導体装置の平面図である。この半導体装置は、一般的なリードフレームと同様に、第１リードフレーム３００の吊りリード３０４を、ダイパッド３０２の４つの角に設けている。
図２４のようにすると、吊りリード３０４と第２リードフレーム３２０のリード３０８とが近接する。第１半導体チップ１００に入力される電気信号の電位と、と第２半導体チップ２００に入力される電気信号の電位が異なるため、吊りリード３０４とリード３０８が近接すると、実装時のフラックスやパッケージ表面の水の膜により、吊りリード３０４とリード３０８の間でイオンマイグレーションが生じ、封止樹脂３４０による絶縁が破壊されることがある。
これに対して本実施形態では、図２３に示すように、ダイパッド３０２のうち第２半導体チップ２００側の２つの角には吊りリードを設けていない。このため、吊りリード３０４とリード３０８が近接しないため、吊りリード３０４とリード３０８の間でイオンマイグレーションが生じて封止樹脂３４０による絶縁が破壊されることが抑制される。
図２５は、第１３の実施形態に係る半導体装置の構成を説明するための平面図である。この半導体装置は、ダイパッド３０２のうち第２半導体チップ２００側の２つの角に吊りリード３０５を設けている点を除いて、第１２の実施形態に係る半導体装置と同様である。
吊りリード３０５は、ダイパッド３０２のうち第２半導体チップ２００側の２つの角からボンディングワイヤ３１２及びリード３０８の何れの部分からも離れる方向に延伸している。すなわちつりリード３０５とリード３０８の最短距離は、リード３０５のうちダイパッド３０２の角に接続している部分から、ボンディングワイヤ３１２のうち第２半導体チップ２００に接続している部分までの距離である。
本実施形態によっても、吊りリード３０５とリード３０８が近接しないため、吊りリード３０４とリード３０８の間でイオンマイグレーションが生じて封止樹脂３４０による絶縁が破壊されることが抑制される。また、吊りリード３０５を設けているため、ダイパッド３０２の保持信頼性を高くすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、第１リードフレーム３００及び第２リードフレーム３２０に、Ｆｅ系やＦｅ−Ｎｉ系合金などの強磁性体からなる材料を用いても良い。この場合、第１リードフレーム３００及び第２リードフレーム３２０により、第１半導体チップ３００及び第２半導体チップ３２０を外部からの電磁ノイズからシールドすることができる。また第１リードフレーム３００及び第２リードフレーム３２０の強度が高くなるため、例えば図２３及び図２５に示した構造、すなわち吊りリードの位置をずらした構造においても、ダイパッドの位置ずれや変形を抑制することができる。
また第１リードフレーム３００と第２リードフレーム３２０が互いに異なる材料により形成されていても良い。例えば相対的に電圧の振幅が大きい、又は基準電圧が高い、又は発熱量が多い半導体チップを実装するリードフレームはＣｕ合金材料により形成し、他の半導体チップを実装するリードフレームは変形強度や長期接続信頼性に有利なＦｅ系合金により形成しても良い。
また第１リードフレーム３００と第２リードフレーム３２０は、リード端子部分のピッチが互いに異なっていても良い。
また図１５〜図１７に示した実施形態によれば、以下の発明が開示されている。
（付記１）
第１多層配線層、前記第１多層配線層に形成された第１インダクタ、及び前記第１多層配線層に形成された第１外部接続端子を有する第１半導体チップの裏面を、第１リードフレーム又は第１配線基板に固定する工程と、
第２多層配線層、前記第２多層配線層に形成された第２インダクタ、及び前記第２多層配線層に形成された第２外部接続端子を有する第２半導体チップを、前記第１半導体チップ上に対して位置決めしてから固定し、前記第１インダクタと前記第２インダクタを平面視において互いに重ねる工程と、
前記第１リードフレーム又は第１配線基板に対して第２リードフレームの位置決めを行い、その後前記第２半導体チップに前記第２リードフレームを固定する工程と、
を備える半導体装置の製造方法。
この発明によれば、第１半導体チップに対して第２半導体チップの位置を直接決めた上で、さらに第１リードフレーム又は第１配線基板に対する第２リードフレームの位置を直接定めることができる。従って、第１半導体チップと第２半導体チップの相対位置、及び第１リードフレーム又は第１配線基板と第２リードフレームの相対位置の双方を、高い精度にすることができる。
１００ 第１半導体チップ
１０２ 辺
１１０ 第１多層配線層
１２０ 配線
１３０ 第１インダクタ
１４０ 第１外部接続端子
１６０ 第１ポリイミド層
１６２ 開口
１６４ 開口
１７０ 第１保護絶縁膜
２００ 第２半導体チップ
２０２ 辺
２１０ 第２多層配線層
２２０ 配線
２３０ 第２インダクタ
２４０ 第２外部接続端子
２５０ 保護層
２６０ 第２ポリイミド層
２６２ 開口
２６４ 開口
２７０ 第２保護絶縁膜
３００ 第１リードフレーム
３０２ ダイパッド
３０４ 吊りリード
３０５ 吊りリード
３０６ リード
３０８ リード
３１０ 第１ボンディングワイヤ
３１２ 第２ボンディングワイヤ
３２０ 第２リードフレーム
３２２ ダイパッド
３４０ 封止樹脂
４００ 送信回路
４０２ 変調処理部
４０４ 送信側ドライバ回路
４２０ 受信側回路
４２２ 受信回路
４２４ 受信側ドライバ回路
５００ 接着層

Claims (11)

  1. 第１多層配線層と、前記第１多層配線層に形成された第１インダクタとを有する第１半導体チップと、
    第２多層配線層と、前記第２多層配線層に形成された第２インダクタとを有する第２半導体チップと、
    を備え、
    前記第１半導体チップと前記第２半導体チップは、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ねられており、
    平面視において前記第１インダクタと前記第２インダクタが重なっており、
    前記第１半導体チップ及び前記第２半導体チップは、それぞれ互いに対向していない非対向領域を有しており、
    前記第１多層配線層は、前記非対向領域に第１外部接続端子を有しており、
    前記第２多層配線層は、前記非対向領域に第２外部接続端子を有しており、
    ダイパッド、第１リード、及び第２リードを有するリードフレームを有しており、
    前記第１半導体チップは前記ダイパッドに搭載されており、
    前記第１リードは、第１ボンディングワイヤを介して前記第１外部接続端子に接続しており、前記第２リードは、第２ボンディングワイヤを介して前記第２外部接続端子に接続しており、
    前記第１半導体チップ及び前記第２半導体チップが積層されている方向において、前記第１リード及び前記第２リードは、いずれも、前記第１半導体チップ側に位置する第１面と、前記第２半導体チップ側に位置する第２面とを有しており、
    前記第１ボンディングワイヤは前記第１リードの前記第２面に接続しており、
    前記第２ボンディングワイヤは前記第２リードの前記第１面に接続しており、
    前記ダイパッド、前記第１リード、及び前記第２リードは、一枚のリードフレーム材から構成されており、
    前記ダイパッド、前記第１リードの一部、前記第２リードの一部、前記第１半導体チップ、前記第２半導体チップ、前記第１ボンディングワイヤ、および前記第２ボンディングワイヤは、封止樹脂によって封止されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１多層配線層は、平面視において前記第２半導体チップと重なる領域には、前記第１インダクタに接続する配線以外の配線を有していない半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第２多層配線層は、平面視において前記第１半導体チップと重なる領域には、前記第２インダクタに接続する配線以外の配線を有していない半導体装置。
  4. 請求項１〜３のいずれか一つに記載の半導体装置において、
    前記第１半導体チップと前記第２半導体チップを互いに固定する絶縁性の接着層をさらに備える半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記第２半導体チップの基板側に設けられ、平面視において前記第２半導体チップを覆っている保護層を備える半導体装置。
  6. 請求項１〜５のいずれか一つに記載の半導体装置において、
    前記第１半導体チップは、前記第１多層配線層上に位置する第１ポリイミド層を有しており、
    前記第２半導体チップは、前記第２多層配線層上に位置する第２ポリイミド層を有している半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１半導体チップは、前記第１多層配線層と前記第１ポリイミド層の間に第１保護絶縁膜を有しており、
    前記第２半導体チップは、前記第２多層配線層と前記第２ポリイミド層の間に第２保護絶縁膜を有している半導体装置。
  8. 請求項６又は７に記載の半導体装置において、
    前記第１ポリイミド層は、前記第１インダクタの上方に位置する領域には形成されておらず、
    前記第２ポリイミド層は、前記第２インダクタの上方に位置する領域には形成されていない半導体装置。
  9. 請求項１〜８のいずれか一つに記載の半導体装置において、
    前記第１半導体チップは、第１の辺の近傍に前記第１外部接続端子を有しており、
    前記第２半導体チップは、平面視において前記第１の辺とは反対側に位置する第２の辺の近傍に前記第２外部接続端子を有している半導体装置。
  10. 請求項１〜９のいずれか一つに記載の半導体装置において、
    前記第１インダクタ及び前記第２インダクタの直径をＤ、前記第１インダクタから前記第２インダクタまでの距離をｘとしたときに、ｘ≦Ｄである半導体装置。
  11. 第１多層配線層、前記第１多層配線層に形成された第１インダクタ、及び前記第１多層配線層に形成された第１外部接続端子を有する第１半導体チップを、第１リードフレームのダイパッドにフェイスアップ実装する工程と、
    第２多層配線層、前記第２多層配線層に形成された第２インダクタ、及び前記第２多層配線層に形成された第２外部接続端子を有する第２半導体チップを、前記第１半導体チップ上に、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ね、前記第１インダクタと前記第２インダクタとを重ねる工程と、
    を備え、
    前記第１半導体チップと前記第２半導体チップとを互いに重ねる工程において、
    前記第１半導体チップ及び前記第２半導体チップそれぞれに、互いに対向していない領域を設け、かつ前記第１外部接続端子及び前記第２外部接続端子を当該領域に位置させ、
    前記第１リードフレームは、第１リード及び第２リードを備えており、
    さらに、前記第２半導体チップを前記第１半導体チップ上に重ねる工程の後に、前記第１リードと前記第１外部接続端子とを第１ボンディングワイヤで接続し、かつ前記第２リードと前記第２外部接続端子とを第２ボンディングワイヤで接続する工程と、
    前記ダイパッド、前記第１リードの一部、前記第２リードの一部、前記第１半導体チップ、前記第２半導体チップ、前記第１ボンディングワイヤ、および前記第２ボンディングワイヤを、封止樹脂によって封止する工程と、
    を備え、
    前記第１半導体チップ及び前記第２半導体チップが積層されている方向において、前記第１リード及び前記第２リードは、いずれも、前記第１半導体チップ側に位置する第１面と、前記第２半導体チップ側に位置する第２面とを有しており、
    前記第１ボンディングワイヤを前記第１リードの前記第２面に接続し、かつ前記第２ボンディングワイヤを前記第２リードの前記第１面に接続する半導体装置の製造方法。
JP2009203040A 2009-09-02 2009-09-02 半導体装置、半導体装置の製造方法、及びリードフレーム Active JP5646830B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009203040A JP5646830B2 (ja) 2009-09-02 2009-09-02 半導体装置、半導体装置の製造方法、及びリードフレーム
US12/874,246 US8378470B2 (en) 2009-09-02 2010-09-02 Semiconductor device that performs signal transmission using induction coupling, method of said manufacturing semiconductor device, and lead frame thereof
US13/741,879 US8772914B2 (en) 2009-09-02 2013-01-15 Semiconductor device
US13/741,910 US8753922B2 (en) 2009-09-02 2013-01-15 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203040A JP5646830B2 (ja) 2009-09-02 2009-09-02 半導体装置、半導体装置の製造方法、及びリードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014225883A Division JP5856274B2 (ja) 2014-11-06 2014-11-06 半導体装置、半導体装置の製造方法、及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2011054800A JP2011054800A (ja) 2011-03-17
JP5646830B2 true JP5646830B2 (ja) 2014-12-24

Family

ID=43623613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203040A Active JP5646830B2 (ja) 2009-09-02 2009-09-02 半導体装置、半導体装置の製造方法、及びリードフレーム

Country Status (2)

Country Link
US (3) US8378470B2 (ja)
JP (1) JP5646830B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5297992B2 (ja) 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
US10111333B2 (en) 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
US9018730B2 (en) * 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
JP6045436B2 (ja) * 2013-05-02 2016-12-14 ルネサスエレクトロニクス株式会社 電子装置
US20150004902A1 (en) * 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods
US9466413B2 (en) * 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
JP6110769B2 (ja) * 2013-09-25 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6271221B2 (ja) * 2013-11-08 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
US9160423B2 (en) 2013-12-12 2015-10-13 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
KR20160066311A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US9219028B1 (en) 2014-12-17 2015-12-22 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US9997495B2 (en) * 2014-12-19 2018-06-12 Elwha Llc Non-contacting inductive interconnects
JP2016127162A (ja) * 2015-01-05 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017037911A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017112327A (ja) 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
US10629351B2 (en) * 2016-02-16 2020-04-21 Sony Corporation Semiconductor device, semiconductor chip, and system
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
JP6865644B2 (ja) 2017-06-20 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2019121640A (ja) * 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
CN110098156B (zh) * 2018-01-29 2023-04-18 光宝新加坡有限公司 用于电容耦合隔离器的电容耦合封装结构
JP7038570B2 (ja) 2018-03-02 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2019212729A (ja) 2018-06-04 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2018186280A (ja) * 2018-06-25 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
KR20200044497A (ko) * 2018-10-19 2020-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10923457B2 (en) * 2018-12-23 2021-02-16 Texas Instruments Incorporated Multi-die module with contactless coupler and a coupling loss reduction structure
JP7156105B2 (ja) * 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP7232137B2 (ja) 2019-06-25 2023-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102683202B1 (ko) * 2019-07-08 2024-07-10 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
CN110648991B (zh) * 2019-09-30 2021-08-31 华天科技(南京)有限公司 一种用于框架封装芯片的转接板键合结构及其加工方法
JP7244452B2 (ja) 2020-03-24 2023-03-22 株式会社東芝 アイソレータ
JP2021174955A (ja) 2020-04-30 2021-11-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2021244530A1 (zh) * 2020-06-02 2021-12-09 苏州旭创科技有限公司 一种电路板组件及组装方法和光模块
JP2024057304A (ja) * 2022-10-12 2024-04-24 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH07221260A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US20030038366A1 (en) * 1999-03-09 2003-02-27 Kabushiki Kaisha Toshiba Three-dimensional semiconductor device having plural active semiconductor components
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
WO2002096166A1 (en) * 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP4205412B2 (ja) 2002-12-02 2009-01-07 Ｎｅｃエンジニアリング株式会社 光結合半導体装置の製造方法
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
WO2008070673A2 (en) * 2006-12-04 2008-06-12 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
US7845954B2 (en) * 2005-07-14 2010-12-07 Panasonic Corporation Interconnecting board and three-dimensional wiring structure using it
JP2007073600A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007123650A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Works Ltd 半導体装置
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
JP2007165459A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp マルチチップモジュール
US8642383B2 (en) * 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
JP2008091627A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体集積チップ及び半導体装置
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5076725B2 (ja) 2007-08-13 2012-11-21 富士電機株式会社 絶縁トランスおよび電力変換装置
JP5088059B2 (ja) * 2007-09-18 2012-12-05 富士電機株式会社 アイソレータおよびアイソレータの製造方法
WO2009069532A1 (ja) * 2007-11-26 2009-06-04 Keio University 電子回路
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
JP5169985B2 (ja) * 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8474726B2 (en) * 2010-08-12 2013-07-02 Feinics Amatech Teoranta RFID antenna modules and increasing coupling
US8222716B2 (en) * 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US8450149B2 (en) * 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
US9013890B2 (en) * 2010-03-26 2015-04-21 Infineon Technologies Ag Semiconductor packages and methods for producing the same

Also Published As

Publication number Publication date
US20110049693A1 (en) 2011-03-03
JP2011054800A (ja) 2011-03-17
US20130130442A1 (en) 2013-05-23
US8753922B2 (en) 2014-06-17
US8772914B2 (en) 2014-07-08
US20130127033A1 (en) 2013-05-23
US8378470B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5646830B2 (ja) 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5675504B2 (ja) 半導体装置、電子装置、及び半導体装置の製造方法
JP6129659B2 (ja) 半導体装置およびその製造方法
JP6271221B2 (ja) 半導体装置
CN106449610B (zh) 半导体器件及其制造方法
CN103972198A (zh) 半导体装置及半导体装置的制造方法
CN104517944A (zh) 封装结构及其制造方法
US10297538B2 (en) Signal transmission apparatus including semiconductor chips and signal isolator
JP2017112327A (ja) 半導体装置
JP5088059B2 (ja) アイソレータおよびアイソレータの製造方法
JP5856274B2 (ja) 半導体装置、半導体装置の製造方法、及びリードフレーム
JP6110769B2 (ja) 半導体装置
JP5390246B2 (ja) 半導体装置
TWI651827B (zh) 無基板封裝結構
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
CN102623443B (zh) 半导体封装件
US20230086597A1 (en) Insulating device
JP6389941B2 (ja) 半導体装置、電子装置、及び半導体装置の製造方法
US20110241191A1 (en) Semiconductor lamination package and method of producing semiconductor lamination package
WO2023032611A1 (ja) 信号伝達装置および絶縁チップ
JP2007103680A (ja) 半導体装置
WO2011099356A1 (ja) パッケージ部品
HK1229534A1 (en) Semiconductor device and manufacturing method thereof
JP2006278884A (ja) 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置
KR20010062930A (ko) 덮개 가이드를 갖는 밀봉 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141106

R150 Certificate of patent or registration of utility model

Ref document number: 5646830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350