JP5657232B2 - 半導体パッケージ - Google Patents

Description

本発明は、半導体パッケージに関し、より詳細には、フィルム型配線基板を含む半導体パッケージに関する。

最近、電子機器、例えば、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、携帯情報端末機（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：ＰＤＡ）、液晶表示用パネル（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｐａｎｅｌ：ＬＣＤ ｐａｎｅｌ）及び携帯用コンピュータ（ｎｏｔｅｂｏｏｋ ｃｏｍｐｕｔｅｒ）などの小型化、薄型化、軽量化が進行している。これによって、このような電子機器に搭載される半導体装置及び各種部品も小型化、軽量化、高機能化、高性能化、高密度化が進行している。

このような半導体装置の薄型化、小型化、高集積化、高速化、高密度化の趨勢によって、半導体素子の実装技術分野ではテープ配線基板の使用が増えている。

特開２００３‐０９８９７３号公報 特開平１１−０９５２４３号公報

本発明は、上述の問題点に鑑みてなされたもので、その目的は、高集積化され、信号伝達速度が改善された半導体パッケージを提供することにある。

上述の目的を達成するため、半導体パッケージを提供する。このパッケージは、第１導電リード及び第２導電リードを含む配線基板と、信号が提供される第１セル領域と、前記信号と同一の信号が提供される第２セル領域と、前記第１セル領域と電気的に接続する第１導電パッドと、前記第２セル領域と電気的に接続する第２導電パッドと、を含み、前記配線基板上に実装され、前記第２導電リード上に前記第１及び第２導電パッドを配置する半導体チップと、を含む。

本発明の実施形態によると、前記第１及び第２セル領域は、隣接し、平面上に互いに左右又は上下対称に配置されることができる。

本発明の実施形態によると、前記第２導電リードは、前記第１導電パッドと前記第２導電パッドとの間に曲がった部分（ｂｅｎｄｉｎｇ ｐｏｒｔｉｏｎ）を有することができる。
前記第１導電パッドは、前記半導体チップの一側に配置され、前記第２導電パッドは、前記半導体チップの他の側に配置されることができる。

本発明の実施形態によると、前記半導体チップは、その上面に前記第１及び第２セル領域と前記第１及び第２導電パッドを提供することができる。

本発明の実施形態によると、前記半導体チップは、前記第１セル領域と前記第１導電パッドとの間及び前記第２セル領域と前記第２導電パッドとの間に配置され、互いに電気的に接続する内部配線パターンをさらに含むことができる。

本発明の実施形態によると、前記半導体チップは、前記第２導電リードと前記第１導電パッドとの間及び前記第２導電リードと前記第２導電パッドとの間に各々に介在する接続端子をさらに含むことができる。

本発明の実施形態によると、前記配線基板は、ベース基板及び前記ベース基板上の保護絶縁膜をさらに含むことができる。前記第１及び第２導電リードは、前記ベース基板上に互いに離隔されて配置されることができる。前記配線基板は、前記半導体チップが実装される実装領域及び前記実装領域の他の非実装領域をさらに含むことができる。前記第１及び第２導電リードは、前記実装領域で露出され、前記非実装領域で前記保護絶縁膜でさらに覆われることができる。

本発明の実施形態によると、高集積化及び高密度化された半導体パッケージを提供することができる。

本発明の実施形態によると、電圧降下などの特性異常と信号伝達速度の遅延現状が減少された半導体パッケージを提供することができる。

本発明の実施形態による半導体パッケージの斜視図である。 本発明の実施形態による配線基板の斜視図である。 本発明の実施形態による半導体チップの斜視図である。 図１の点線Ｉ−Ｉ’に沿って見られる断面図である。 図１の点線ＩＩ−ＩＩ’に沿って見られる断面図である。 図４又は図５の点線ＩＩＩ−ＩＩＩ’に沿って見られる平面図である。 図６の領域Ｍの拡大図である。 本発明の実施形態の変形形態による半導体パッケージの平面図である。 本発明の実施形態の変形形態による半導体パッケージの平面図である。 本発明の実施形態又は変形形態による半導体パッケージを含むメモリカードシステムを示すための図である。 本発明の実施形態又は変形形態による半導体パッケージを含む電子装置を説明するためのブロック図である。

添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されずに他の形態に具体化されることができる。正確には、ここで紹介される実施形態は、開示された内容が徹底され、完全になるように、そして当業者に本発明の思想が十分に伝えられるようにするために提供されるものである。明細書の全体にかけて同一の参照番号に示された部分は同一の構成要素を示す。

図１乃至図７を参照して、本発明の第１実施形態による半導体パッケージ５００が説明される。

図１は、本発明の実施形態による半導体パッケージの斜視図である。図１を参照すると、本発明の実施形態による半導体パッケージ５００は、配線基板１００と、配線基板１００上に実装された半導体チップ２００と、を含む。

図２は、本発明の実施形態による配線基板の斜視図である。図４は、図１の点線Ｉ−Ｉ’に沿って見られる断面図である。図５は、図１の点線ＩＩ−ＩＩ’に沿って見られる断面図である。図１、図２、図４、図５を参照すると、配線基板１００は、半導体チップ２００が実装される実装領域３０２と、実装領域３０２の他の非実装領域３０４と、を含むことができる。

配線基板１００は、ベース膜１１０（ｂａｓｅ ｌａｙｅｒ）と、ベース膜１１０上のリードパターン１２０、１２０Ａと、リードパターン１２０、１２０Ａを覆う保護絶縁膜１３０と、を含むことができる。ベース膜１１０は、例えばポリイミドを含むことができる。保護絶縁膜１３０は、例えばソルダレジスト膜であることができる。

配線基板１００は、配線基板１００と半導体チップ２００との間及び半導体チップ２００の側面２０４に配置される補充絶縁膜１４０をさらに含むことができる。補充絶縁膜１４０は、例えば絶縁性樹脂を含むことができる。保護絶縁膜１３０及び補充絶縁膜１４０は、外部環境からリードパターン１２０、１２０Ａを保護すると同時に前記半導体パッケージ５００を保護することができる。

リードパターン１２０、１２０Ａは、ベース膜１１０上に互いに離隔されている。リードパターン１２０、１２０Ａの各々は、例えば棒形状を有することができる。リードパターン１２０、１２０Ａは、例えば導電性が良い銅Ｃｕを含むことができる。リードパターン１２０、１２０Ａは、例えばダマシン工程（ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）を実行して形成されることができる。リードパターン１２０、１２０Ａの各々は、ベース膜１１０の側面に沿って外部に露出されることができる。例えば、リードパターン１２０、１２０Ａの各々は、非実装領域３０４の保護絶縁膜１３０の端の一部が除去されて、外部にその一部が露出されることができる。リードパターン１２０、１２０Ａは、半導体チップ２００と外部装置を電気的に接続させることができる電極の役割をすることができる。

保護絶縁膜１３０は、非実装領域３０４のリードパターン１２０、１２０Ａを覆うことができる。保護絶縁膜１３０は、互いに離隔されたリードパターン１２０、１２０Ａの間に介在されて、リードパターン１２０、１２０Ａの各々を電気的に分離することができる。保護絶縁膜１３０は、リードパターン１２０、１２０Ａを露出する開口部１３４を有することができる。前記開口部１３４は、例えば実装領域３０２に定義されることができる。

図６は、図４又は図５の点線ＩＩＩ−ＩＩＩ’に沿って見られる平面図である。図１、図２、図４、図５、図６を参照すると、リードパターン１２０、１２０Ａの各々は、実装領域３０２内に露出されることができる。リードパターン１２０、１２０Ａは、第１リード導電パターン１２０と、第２リード導電パターン１２０Ａと、を含むことができる。

第１リード導電パターン１２０は、第１内部リード１２０Ｉと、第１内部リード１２０Ｉから延びた第１外部リード１２０Ｔに構成されることができる。第１内部リード１２０Ｉは、実装領域３０２で露出されることができる。第１外部リード１２０Ｔは、非実装領域３０４で保護絶縁膜１３０でさらに覆われることができる。

第２リード導電パターン１２０Ａは、第２内部リード１２０ＡＩと、第２内部リード１２０ＡＩから延びた第２外部リード１２０ＡＴに構成されることができる。第２内部リード１２０ＡＩは、実装領域３０２で第１内部リード１２０Ｉより延びることができる。

図３は、本発明の実施形態による半導体チップの斜視図である。図３乃至図５を参照すると、半導体チップ２００は、互いに対向する上面２０２及び下面２０４と側面２０６を有することができる。前記上面２０２は、セル領域Ｃ、Ｃ１、Ｃ２及びチップパッド２１２が提供される活性面であることができる。

セル領域Ｃ、Ｃ１、Ｃ２の各々は、互いに分離されるように区画されることができる。区画されたセル領域Ｃ、Ｃ１、Ｃ２の各々には、トランジスタなどの電子素子（図示せず）が配置されることができ、電子素子は、セル領域Ｃ、Ｃ１、Ｃ２の各々の内で導電体（図示せず）によって電気的に接続されることができる。セル領域Ｃ、Ｃ１、Ｃ２は、例えばロジック領域と、出力駆動領域及び／又はメモリ領域を含むことができる。

セル領域Ｃ、Ｃ１、Ｃ２は、第１及び第２セル領域Ｃ１、Ｃ２と、第３セル領域Ｃに区分することができる。第１セル領域Ｃ１は、信号が提供される部分を含むことができる。第２セル領域Ｃ２は、前記信号と同一の信号が提供される部分を含むことができる。第３セル領域Ｃは、前記信号と同一の信号が提供されないことがありうる。第１及び第２セル領域Ｃ１、Ｃ２は、例えば平面上に互いに左右又は上下対称に配置されることができる。

第１乃至第３セル領域Ｃ１、Ｃ２、Ｃは、チップパッド２１２と電気的に接続されることができる。チップパッド２１２上にはチップパッド２１２の各々に対応する接続端子２１０、２１０Ａ、２１０Ｂが配置されることができる。接続端子２１０、２１０Ａ、２１０Ｂは、例えばバンプ（ｂｕｍｐ）であることができる。チップパッド２１２と、これに対応する接続端子２１０、２１０Ａ、２１０Ｂは、互いに電気的に接触する導電性を有する導電構造体に見ることができる。従って、導電体の配置の側面で、接続端子２１０、２１０Ａ、２１０Ｂの配置を中心に説明する。即ち、接続端子２１０、２１０Ａ、２１０Ｂの配置は、チップパッド２１２の配置と同一又は類似であることができる。

接続端子２１０、２１０Ａ、２１０Ｂは、セル領域Ｃ、Ｃ１、Ｃ２を囲むことができる。接続端子２１０、２１０Ａ、２１０Ｂの各々は、例えば半導体チップ２００の上面２０２の端に配列されることができる。接続端子２１０、２１０Ａ、２１０Ｂは、第１導電端子２１０及び第２導電端子２１０Ａ、２１０Ｂに区分されることができる。第１導電端子２１０は、例えば一個ずつにそれに該当する第１乃至第３セル領域Ｃ１、Ｃ２、Ｃの各々の部分に電気的に接続されることができる。第２導電端子２１０Ａ、２１０Ｂは、同一の信号を提供するための導電体であることができる。第２導電端子２１０Ａ、２１０Ｂは、互いに分際されて、対に配置されることができる。例えば、第２導電端子２１０Ａ、２１０Ｂは、第１端子パターン２１０Ａ及び第２端子パターン２１０Ｂに区分することができる。第１端子パターン２１０Ａは、第１セル領域Ｃ１と隣接することができる。第２端子パターン２１０Ｂは、第２セル領域Ｃ２と隣接することができる。互いに同一の信号が提供されるために、第１セル領域Ｃ１の部分と第１端子パターン２１０Ａ、そして第２セル領域Ｃ２の部分と第２端子パターン２１０Ｂが電気的に接続されることができる。第１端子パターン２１０Ａと第２端子パターン２１０Ｂとの間に第１及び第２セル領域Ｃ１、Ｃ２が配置されることができる。第１セル領域Ｃ１及び第２セル領域Ｃ２は、これらの間の活性面に導電体が提供されなく、互いに隣接することができる。

半導体チップ２００は、その上面２０２が実装領域３０２（図４又は図５に示す）内の配線基板１００に接するように実装されている。前記実装方式は、例えば熱圧着（ｔｈｅｒｍｏ−ｃｏｍｐｒｅｓｓｉｏｎ ｂｏｎｄｉｎｇ）方式又は熱超音波接合（ｔｈｅｒｍｏ−ｓｏｎｉｃ ｂｏｎｄｉｎｇ）方式であることができる。

図３乃至図６を参照すると、第１リード導電パターン１２０は、例えば一つの第１導電端子２１０と電気的に接続されることができる。即ち、実装領域３０２で露出された第１内部リード１２０Ｉと第１導電端子２１０が電気的に接触することができる。第２リード導電パターン１２０Ａは、第１端子パターン２１０Ａと第２端子パターン２１０Ｂと共に電気的に接続されている。即ち、実装領域３０２内で露出された第２内部リード１２０ＡＩが第１端子パターン２１０Ａ及び第２端子パターン２１０Ｂと同時に電気的に接触することができる。第１端子パターン２１０Ａ、第１セル領域Ｃ１、第２セル領域Ｃ２及び第２端子パターン２１０Ｂは、第２内部リード１２０ＡＩ上に配置されることができる。

接続端子２１０、２１０Ａ、２１０Ｂと、それに対応するセル領域Ｃ、Ｃ１、Ｃ２は、内部配線によって電気的に接続されることができる。内部配線は、接続端子２１０、２１０Ａ、２１０Ｂと、これに対応する区画されたセル領域Ｃ、Ｃ１、Ｃ２を電気的に接続する導電体に定義することができる。内部配線は、半導体チップ２００の上面２０２に提供されることができる。内部配線は、例えば接続端子２１０、２１０Ａ、２１０Ｂと、これらに相応するセル領域Ｃ、Ｃ１、Ｃ２の間に配置されることができる。内部配線のうち、同一の信号が提供される第１及び第２セル領域Ｃ１、Ｃ２と、電気的に接続する導電体を内部配線パターン２１５と定義することができる。内部配線パターン２１５は、第１端子パターン２１０Ａと第１セル領域Ｃ１との間及び第２端子パターン２１０Ｂと第２セル領域Ｃ２との間に配置されることができる。

一方、半導体チップが同一の信号が提供されるセル領域を含む場合、内部配線は、前記セル領域の各々の間又は／及び周囲の活性面に配置されることができる。本発明の実施形態によると、前記セル領域の間又は／及び周囲に提供される内部配線の代りに第２リード導電パターン１２０Ａの第２内部リード１２０ＡＩが使われることができる。即ち、半導体チップの上面にセル領域の間又は／及び周囲に提供される内部配線の代りに配線基板１００の第２内部リード１２０ＡＴが使われることができる。従って、前記内部配線が提供される領域に相当する半導体チップ２００の大きさ（ｓｉｚｅ）を減少させることができて、高集積化及び高密度化された半導体パッケージ５００を提供することができる。

図７は、図６の領域Ｍの拡大図である。図７を参照すると、第２内部リード１２０ＡＩが第１端子パターン２１０Ａ及び第２端子パターン２１０Ｂの直ぐ下に接触されることができる。本発明の実施形態によると、同一の信号が前記セル領域の間又は／及び周囲に提供される内部配線に迂回することに比べて速く伝えられることができる。従って、電圧降下などの特性異常と信号伝達速度の遅延現状が減少された半導体パッケージ５００を提供することができる。参照符号３００は、同一の信号の伝達経路である。

図８Ａ及び図８Ｂは、本発明の実施形態の変形形態による半導体パッケージの平面図である。前記変形形態による半導体パッケージは、上述した本発明の実施形態による半導体パッケージと類似であることができる。従って、説明の簡潔化のために以下では上述した実施形態による半導体パッケージと重複する技術的特徴に対する説明は概略的に言及される、或いは省略される。

図８Ａ及び図８Ｂを参照して、第２リード導電パターン１２０Ａ、１２０Ｂを含む本発明の実施形態の変形形態による半導体パッケージ５１０が説明される。第２リード導電パターン１２０Ａ、１２０Ｂは、第１リードパターン１２０Ａと、第２リードパターン１２０Ｂと、を含むことができる。

第１リードパターン１２０Ａは、半導体チップ２００の端に隣接するように配置されることができる。第１リードパターン１２０Ａを媒介体として第１及び第２セル領域Ｃ１、Ｃ２に同一の信号が伝達されることができる。前記第１及び第２セル領域Ｃ１、Ｃ２と、第１端子パターン２１０Ａ及び第２端子パターン２１０Ｂの配置によって、第１リードパターン１２０Ａは、半導体チップ２００の上面２０２の一側部上又は／及び中心部上に配置されることができる。

第２リードパターン１２０Ｂは、斜線形状部を含むことができる。第２リードパターン１２０Ｂを媒介体として第３及び第４セル領域Ｃ３、Ｃ４に同一の信号が伝達されることができる。前記第３及び第４セル領域Ｃ３、Ｃ４は、平面上の左右又は上下に対称でないことがありうる。従って、第３及び第４セル領域Ｃ３、Ｃ４の各々の同一の信号が伝達される部分に各々に対応する第３端子パターン２１０Ｃと第４端子パターン２１０Ｄも平面上の左右又は上下に対称でないことがありうる。本発明の変形形態によると、斜線形状部を含む第２リードパターン１２０Ｂによって、第３端子パターン２１０Ｃと第４端子パターン２１０Ｄに容易に電気的に接触することができる。前記第２リードパターン１２０Ｂは、前記第３端子パターン２１０Ｃと第４端子パターン２１０Ｄとの間に曲がった（ｂｅｎｔ）形態を有することができる。同一の信号を伝達するために、第２リードパターン１２０Ｂは、直線の棒形状の他にも多様な形状、例えば斜線形状を含むことができる。

図９は、本発明の実施形態又は変形形態による半導体パッケージを含むメモリカードシステムを示すための図である。

図９を参照して、本発明の実施形態又は変形形態による半導体パッケージ５００、５１０を含むメモリカードシステム８００が説明される。前記メモリカードシステム８００は、コントローラ８１０と、メモリ８２０と、インタフェース８３０と、を含むことができる。前記メモリ８２０は、例えば、前記コントローラ８１０によって実行されるコマンド（ｃｏｍｍａｎｄ）、及び／又は使用者のデータ（ｄａｔａ）を格納することに使われることができる。前記コントローラ８１０と前記メモリ８２０は、前記コマンド及び／又はデータを取り交わすことができるように構成されることができる。前記インタフェース８３０は、外部とのデータの入出力を担当することができる。

前記メモリカードシステム８００は、マルチメディアカード（ｍｕｌｔｉｍｅｄｉａ ｃａｒｄ：ＭＭＣ）、セキュアデジタルカード（ｓｅｃｕｒｅ ｄｉｇｉｔａｌ ｃａｒｄ：ＳＤ）又は携帯用データ格納装置であることができる。

図１０は、本発明の実施形態又は変形形態による半導体パッケージを含む電子装置を説明するためのブロック図である。

図１０を参照して、本発明の実施形態又は変形形態による半導体パッケージを含む電子装置１０００が説明される。前記電子装置１０００は、プロセッサ１０１０と、メモリ１０２０と、入出力装置Ｉ／Ｏ１０３０と、を含むことができる。前記プロセッサ１０１０、メモリ１０２０及び入出力装置１０３０は、バス１０４０を通じて接続されることができる。前記メモリ１０２０は、前記プロセッサ１０１０から、ＲＡＳ＊、ＷＥ＊、ＣＡＳ＊などの制御信号を受けることができる。前記メモリ１０２０は、バス１０４０を通じてアクセスされるデータを格納するように使われることができる。発明の具体的な実現及び変形のために、追加的な回路及び制御信号が提供されることができることは、通常の知識を有した者には自明である。

前記電子装置１０００は、コンピュータシステム、無線通信装置、例えば、ＰＤＡ、ラップトップ（ｌａｐｔｏｐ）コンピュータ、携帯用コンピュータ、ウェブタブレット（ｗｅｂｔａｂｌｅｔ）、無線電話機、携帯電話、デジタル音楽再生機（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、ＭＰ３プレーヤ、ナビゲーション、ソリッドステートディスク（ｓｏｌｉｄ ｓｔａｔｅ ｄｉｓｋ：ＳＳＤ）、家電製品（ｈｏｕｓｅｈｏｌｄ ａｐｐｌｉａｎｃｅ）又は情報を無線環境で送受信することができる全ての素子に使われることができる。

前記した実施形態の説明は、本発明のより徹底した理解を提供するために図面を参照して例としたものに過ぎず、本発明を限定するものではない。そして、本発明の技術分野で通常の知識を有した者に本発明の基本的な原理を逸脱しない範囲内で多様な変化と変更が可能である。

１００ 配線基板
１１０ ベース膜
１２０ リードパターン
１３０ 保護絶縁膜
１４０ 補充絶縁膜
２００ 半導体チップ
２０２ 半導体チップの上面
２０４ 半導体チップの下面
２０６ 半導体チップの側面
５００ 半導体パッケージ

Claims (10)

1. 第１導電リード及び第２導電リードを含む配線基板と、
   信号が提供される第１セル領域と、前記第１セル領域から離れて配置されかつ前記信号と同一の信号が提供される第２セル領域と、前記第１セル領域と電気的に接続する第１導電パッドと、前記第２セル領域と電気的に接続する第２導電パッドと、を含み、前記配線基板上に実装され、前記第２導電リード上に前記第１及び第２導電パッドを配置する半導体チップと、を含み、
   前記第１導電パッドと前記第２導電パッドは互いに対向するように配置され、
   前記第１セル領域と前記第２セル領域は、前記第１導電パッドと前記第２導電パッドとの間に配置され、
   前記第２導電リードは、前記第１導電パッドと前記第２導電パッドに接続される前記第１セル領域と前記第２セル領域を横切るように配置され、
   前記第１セル領域及び前記第２セル領域の双方は外部ソースから前記第２導電リードに伝達された信号を受信することを特徴とする半導体パッケージ。
2. 前記第１及び第２セル領域は、隣接し、平面上に互いに左右又は上下対称に配置されることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記第２導電リードは、前記第１導電パッドと前記第２導電パッドとの間に曲がった部分を有することを特徴とする請求項１に記載の半導体パッケージ。
4. 前記第１導電パッドは、前記半導体チップの一側に配置され、前記第２導電パッドは、前記半導体チップの他の側に配置されることを特徴とする請求項１に記載の半導体パッケージ。
5. 前記半導体チップは、前記第１セル領域と前記第１導電パッドとの間及び前記第２セル領域と前記第２導電パッドとの間に配置され、互いに電気的に接続する内部配線パターンをさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
6. 前記半導体チップは、前記第２導電リードと前記第１導電パッドとの間及び前記第２導電リードと前記第２導電パッドとの間に各々に介在される接続端子をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
7. 前記配線基板は、ベース基板と、前記ベース基板上の保護絶縁膜とをさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
8. 前記第１及び第２導電リードは、前記ベース基板上に互いに離隔されて配置されることを特徴とする請求項７に記載の半導体パッケージ。
9. 前記配線基板は、前記半導体チップが実装される実装領域及び前記実装領域の他の非実装領域をさらに含むことを特徴とする請求項７に記載の半導体パッケージ。
10. 前記第１及び第２導電リードは、前記実装領域で露出され、前記非実装領域で前記保護絶縁膜によって覆われることを特徴とする請求項９に記載の半導体パッケージ。

Images