JP5700247B2

JP5700247B2 - 画像処理装置および方法

Info

Publication number: JP5700247B2
Application number: JP2011065825A
Authority: JP
Inventors: 誠安河内
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2011-03-24
Filing date: 2011-03-24
Publication date: 2015-04-15
Anticipated expiration: 2031-03-24
Also published as: JP2012204956A; CN102695002B; US20120242879A1; US8830370B2; CN102695002A

Description

本技術は画像処理装置および方法に関し、特に電源電圧変動を抑制するとともに、ストリーキングの発生を抑制するようにした画像処理装置および方法に関する。

デジタルカメラにおいては、CMOSイメージセンサにより被写体が撮像され、撮像された画像が記憶されたり、表示される。

CMOSイメージセンサにおいては、電源電圧にノイズが重畳されると、出力信号線から読み出される信号のレベルに影響する。そこでこのような電圧変動を抑制する技術が提案されている（例えば特許文献１）。

図１は、従来のイメージセンサの構成を示す図である。このCMOSイメージセンサ１においては、１個の画素のみが示されている。RSTドライバ１１とTRGドライバ１２には、画素電源線２５から必要な電力が供給されている。SELドライバ１３には、画素電源線２５に接続されているSELドライバ電源線２６からスイッチ２０を介して必要な電力が供給されている。

バラツキを防ぐため、フォトダイオード１５の電圧が転送されるコンデンサ１６の電圧は、リセットした直後と、その後、所定の時間だけ経過したタイミングにおいて読み出され、その差がフォトダイオード１５が出力する画素信号とされる。

コンデンサ１６の電圧をリセットする場合、RSTドライバ１１は制御信号RSTが入力されるタイミングで、ＦＥＴ（Field Effect Transistor）１７をオンし、コンデンサ１６の電圧を基準電位にクランプする。このとき制御信号SELに応じてSELドライバ１３はSEL線２７を介してＦＥＴ１９を駆動するので、コンデンサ１６の電圧が、ＦＥＴ１８により増幅され、ＦＥＴ１９を介して信号出力線２４に出力される。

フォトダイオード１５は、その後にフォトダイオード１５に入射する被写体からの光の受光量に対応する電荷を発生する。所定のタイミングで制御信号TRGが入力されると、TRGドライバ１２はＦＥＴ１４をオンし、フォトダイオード１５の電荷をコンデンサ１６に転送させる。このときのコンデンサ１６の電圧は、ＦＥＴ１８により増幅され、ＦＥＴ１９を介して信号出力線２４に出力される。

スイッチ２０がオンしている場合、何らかの原因により画素電源線２５に電圧変動が発生すると、それがSELドライバ１３を介してSEL線２７に伝達され、さらに寄生容量２２を介して電荷蓄積部ＦＤに伝達される。そしてその変動が、ＦＥＴ１８，１９を介して信号出力線２４に出力される。また、浮遊容量２３を介しても伝達される。このようにして信号出力線２４に電圧変動が伝達される。

これを防ぐため、コンデンサ１６の電圧を読み出すタイミングにおいてはスイッチ２０がオフされる。これによりSEL線２７の電位が高レベルでフローティング状態になり、電圧変動を抑制することができる。すなわち、PSRR(power supply rejection ratio)を改善することができる。

特開２００９−２２５０２１号公報

しかしながら、このようなスイッチングを行うと、SEL線２７がフローティング状態になり、ストリーキングが発生する。つまり、SEL線２７の電圧変動が寄生容量２２を介して電荷蓄積部ＦＤに伝達されるということは、ある画素の電荷蓄積部ＦＤおよび信号出力線２４に電圧変動があると、それがSEL線２７を介してそれに接続されている他の画素の電荷蓄積部ＦＤおよび信号出力線２４に伝達され、他の画素の電荷蓄積部ＦＤおよび信号出力線２４の本来の電圧に誤差を与えることになる。すなわち、スイッチングにより電圧変動が発生するので、ストリーキングが発生することになる。

本技術はこのような状況に鑑みてなされたものであり、電源電圧変動を抑制するとともに、ストリーキングの発生を抑制する。

本技術の側面は、フォトダイオードから出力される電荷を保持する第１の保持部と、前記第１の保持部に保持された電圧をリセットするリセット部と、前記フォトダイオードから出力される電荷を前記第１の保持部に転送する転送部と、画素電源の供給線より供給される直流電圧をスイッチングするスイッチング部と、前記第１の保持部により保持された電圧を信号出力線に出力する出力部と、前記スイッチング部を介して供給された前記直流電圧を保持する第２の保持部と、前記第２の保持部により保持された前記直流電圧を電源として供給を受けて前記出力部を駆動する駆動部とを備え、前記スイッチング部は、画素電源の供給線より供給される直流電圧を保持している状態で、前記リセット部によるリセットが行われる前にオフされ、前記出力部による前記第１の保持部により保持された電圧の前記信号出力線への出力が完了した後にオンされる画像処理装置である。

前記画像処理装置は、CMOSイメージセンサとすることができる。

本技術の側面においては、第１の保持部が、フォトダイオードから出力される電荷を保持し、リセット部が、第１の保持部に保持された電圧をリセットし、転送部が、フォトダイオードから出力される電荷を第１の保持部に転送する。スイッチング部が、画素電源の供給線より供給される直流電圧をスイッチングし、出力部が、第１の保持部により保持された電圧を信号出力線に出力し、第２の保持部が、スイッチング部を介して供給された直流電圧を保持する。駆動部が、第２の保持部により保持された直流電力を電源として供給を受けて出力部を駆動する。

本技術の側面の画像処理方法は、上述した本技術の側面の画像処理装置に対応する画像処理方法である。

以上のように、本技術の側面によれば、電源電圧変動を抑制するとともに、ストリーキングの発生を抑制することができる。

従来のイメージセンサの構成を示す図である。本技術のCMOSイメージセンサの構成を示す図である。画素アレイ部と垂直駆動部の構成を示す図である。動作を説明するタイミングチャートである。ストリーキングの抑制を説明する図である。式を説明する図である。式を説明する図である。

以下、技術を実施するための形態（以下、実施の形態と称する）について説明する。

図２は、CMOSイメージセンサ１０１の構成を示す図である。CMOS（Complementary Metal Oxide Semiconductor）イメージセン１０１は、画素アレイ部１１１、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、制御部１１５、および信号処理部１１６を有している。

画素アレイ部１１１は、水平方向および垂直方向に配列された複数の画素を有している。この画素により被写体からの光が光電変換される。垂直駆動部１１２は、複数の画素が配列された各ラインを選択し、駆動する。水平駆動部１１４は、各ラインの所定の垂直方向の画素を選択し、駆動する。カラム処理部１１３は、選択された画素から読み出された画素データを保持し、信号処理部１１６に供給する。制御部１１５は、各部の動作を制御する。信号処理部１１６はカラム処理部１１３から読み出された画素データを処理する。以下に説明するSELドライバ１６３の制御は垂直駆動部１１２で行われる。

図３は、画素アレイ部１１１と垂直駆動部１１２の構成を示す図である。画素アレイ部１１１には、ｍ×ｎ個の画素１７１−ｉｊ（ｉ＝１，２，・・・，ｍ、ｊ＝１，２，・・・，ｎ）が配列されている。すなわち、第１行目には、画素１７１−１１，１７１−１２，・・・、１７１−１ｎが配置され、第２行目には、画素１７１−２１，１７１−２２，・・・、１７１−２ｎが配置されている。以下、同様に、第ｍ行目には、画素１７１−ｍ１，１７１−ｍ２，・・・，１７１−ｍｎが配置されている。なお、図３には、２×２個のみが示されている。以下、画素１７１−ｉｊを個々に区別する必要がない場合、単に画素１７１と記載する。他の要素についても同様である。

画素１７１−１１においては、フォトダイオード１８３−１１の電荷が、転送部としてのＦＥＴ１８２−１１を介してコンデンサ１８４−１１に転送されるように接続されている。保持部としてのコンデンサ１８４−１１の電荷蓄積部ＦＤは、リセット部としてのＦＥＴ１８１−１１を介して画素電源線１９２に接続されているとともに、ＦＥＴ１８５−１１のゲートに接続されている。ＦＥＴ１８５−１１の一端は画素電源線１９２に接続され、他端は出力部としてのＦＥＴ１８６−１１を介して信号出力線１９１−１に接続されている。

画素電源線１９２には、電力供給部１４１から直流電力が供給されている。電力供給部１４１は、電池あるいは交流電力を整流平滑する回路から構成され、電圧を安定するコンデンサも内蔵している。

RSTドライバ１６１−１の出力は、RST線２０１−１を介してＦＥＴ１８１−１１のゲートに接続されている。TRGドライバ１６２−１の出力は、TRG線２０２−１を介してＦＥＴ１８２−１１のゲートに接続されている。駆動部としてのSELドライバ１６３−１の出力は、SEL線２０３−１を介してＦＥＴ１８６−１１のゲートに接続されている。RSTドライバ１６１−１とTRGドライバ１６２−１には、画素電源線１９２から電力が供給されている。

保持部としてのコンデンサ１５２は、スイッチング部としてのＦＥＴ１５１を介して画素電源線１９２から充電されるように構成されている。ＦＥＴ１５１は、制御信号SWにより制御される。SELドライバ１６３−１の電力は、コンデンサ１５２の直流電力がSELドライバ電源線１５３を介して供給されている。

RSTドライバ１６１−１は、入力される制御信号RSTによりＦＥＴ１８１−１１を制御し、TRGドライバ１６２−１は、入力される制御信号TRGによりＦＥＴ１８２−１１を制御し、SELドライバ１６３−１は、入力される制御信号SELによりＦＥＴ１８６−１１を制御する。

説明は省略するが、他の画素１７１−ｉｊも同様に構成されている。

次に、図４を参照して垂直駆動部１１２と画素アレイ部１１１の動作について説明する。

図４は、動作を説明するタイミングチャートである。画素信号を読み出す前、垂直駆動部１１２は、制御信号SWを高レベルにしている（図４Ｄ）。制御信号SWが高レベルのとき、ＦＥＴ１５１がオンし、コンデンサ１５２は画素電源線１９２から充電される。これによりコンデンサ１５２は、SELドライバ１６３を駆動可能な電力を保持する。換言すれば、コンデンサ１５２は、SELドライバ１６３を駆動可能な電力を保持できるだけの容量を有している。つまり、このコンデンサ１５２は、単なる寄生容量では構成することができない。１つの部品として積極的に採用することが必要である。その容量については後述する。

画素信号を読み出すとき、垂直駆動部１１２は、制御信号SWを高レベルから低レベルに変更する（図４Ｄ）。これによりＦＥＴ１５１はオフし、SELドライバ１６３の電力源は画素電源線１９２から切り離される。従って、画素電源線１９２に電圧変動が発生しても、その変動はSELドライバ１６３の出力先であるSEL線２０３には伝達されない。その結果、PSRRを改善することができる。

さらに制御信号SWを高レベルから低レベルに変更した後、垂直駆動部１１２は、制御信号SELを低レベルから高レベルに変更する（図４Ｃ）。これにより、ＦＥＴ１８６がオンし、電荷蓄積部ＦＤの電圧の読み出しが可能な状態になる。

制御信号SELを低レベルから高レベルに変更した後、垂直駆動部１１２は、所定の期間高レベルの制御信号RSTを出力する（図４Ａ）。これによりRSTドライバ１６１によりＦＥＴ１８１がオンし、コンデンサ１８４が画素電力線１９２の電圧によりリセットされる。コンデンサ１８４の電圧は、その後の期間Ｔ_１において、ＦＥＴ１８５により増幅され、ＦＥＴ１８６を介して信号出力線１９１にＰ相信号として読み出される。

信号出力線１９１に読み出されたＰ相信号のレベルは、図示せぬＡ／Ｄ変換部によりＡ／Ｄ変換され、カラム処理部１１３に読み出され、水平駆動部１１４により信号処理部１１６に転送される。

Ｐ相信号のレベルの読み出しが完了した後、垂直駆動部１１２は、所定の期間高レベルの制御信号TRGを出力する（図４Ｂ）。これによりTRGドライバ１６２はＦＥＴ１８２をオンし、フォトダイオード１８３の電荷をコンデンサ１８４に転送させる。つまり、Ｐ相信号の読み出しが完了した後、制御信号TRGが出力されるまでの期間の入射光量に対応する電圧がコンデンサ１８４に保持される。

コンデンサ１８４の電圧は、その後の期間Ｔ_２において、ＦＥＴ１８５により増幅され、ＦＥＴ１８６を介して信号出力線１９１にＤ相信号として読み出される。

信号出力線１９１に読み出されたＤ相信号のレベルは、図示せぬＡ／Ｄ変換部によりＡ／Ｄ変換され、カラム処理部１１３に読み出され、水平駆動部１１４により信号処理部１１６に転送される。

信号処理部１１６は、Ｐ相信号のレベルとＤ相信号のレベルとの差を演算し、画素信号とする。

Ｄ相信号の読み出しが完了すると、垂直駆動部１１２は、制御信号SELを高レベルから低レベルに変更する（図４Ｃ）。これによりＦＥＴ１８６がオフする。

さらに制御信号SELを高レベルから低レベルに変更した後、垂直駆動部１１２は、制御信号SWを低レベルから高レベルに変更する（図４Ｄ）。これによりＦＥＴ１５１がオンし、コンデンサ１５２は再び画素電源線１９２から充電される。

次に、ストリーキングの抑制について、図５を参照して説明する。図５は、ストリーキングの抑制を説明する図である。

いま、選択状態にあるSEL線２０３−１に接続されているある電荷蓄積部ＦＤｘが、自身以外の全ての電荷蓄積部ＦＤの電位が変化した場合に受ける誤差であるストリーキングについて考える。

図５において、Ｃ_ＰＶＳＬは、SEL線２０３−１と信号出力線１９１−１との間の寄生容量であり、Ｃ_ＳＨは、SELドライバ１６３−１に電力を供給するコンデンサ１５２の容量である。また、Ｃ_ＰＦＤは、SEL線２０３−１と電荷蓄積部ＦＤの間の寄生容量であり、Ｃ_ＦＤは、電荷蓄積部ＦＤのコンデンサ１８４の容量である。

例えば信号出力線１９１−１に発生した電圧変化は、寄生容量Ｃ_ＰＶＳＬを介してSEL線２０３−１に伝達される。また、電荷蓄積部ＦＤに発生した電圧変化も、ＦＥＴ１８５−１１や寄生容量Ｃ_ＰＶＳＬを介してSEL線２０３−１に伝達される。SEL線２０３−１の電圧変化は、寄生容量Ｃ_ＰＦＤを介して、電荷蓄積部ＦＤｘに伝達される。

信号出力線１９１の数がｎ本、画素１７１−１ｘ以外の画素が接続されている信号出力線１９１−ｉ（ｉ＝１，２，・・・，ｘ−１,ｘ＋１，・・・，ｎ）の電位変化をＶ_ＶＳＬとすると、SEL線２０３−１の電位変化ΔＶ_ＳＥＬと、画素１７１−１ｘの電荷蓄積部ＦＤｘが受ける電位変化分ΔＶ_ＦＤＸは、次の式で表される。なお、図６は式（１）を説明する図であり、図７は式（２）を説明する図である。
ΔＶ_ＳＥＬ＝Ｖ_ＶＳＬ×（（ｎ−１）×Ｃ_ＰＶＳＬ）／（Ｃ_ＳＨ＋ｎ×Ｃ_ＰＶＳＬ）（１）
ΔＶ_ＦＤＸ＝ΔＶ_ＳＥＬ×Ｃ_ＰＦＤ／（Ｃ_ＦＤ＋Ｃ_ＰＦＤ）（２）

いま、Ｃ_ＦＤ＝１０ｆ［Ｆ］、Ｃ_ＰＦＤ＝１ｆ［Ｆ］、Ｃ_ＰＶＳＬ＝１ｆ［Ｆ］、Ｖ_ＶＳＬ＝１［Ｖ］、ｎ＝１０００本であるとする。この場合、Ｖ_ＶＳＬに対してΔＶ_ＦＤＸを１／１０００以下に抑えようとすると、Ｃ_ＳＨは、８９．２ｐ［Ｆ］以上の容量が必要となる。

このように、SELドライバ電源線１５３にコンデンサ１５２を接続することで、ストリーキングを抑制することができる。容量が大きいので、コンデンサ１５２は寄生容量で構成することはできず、独立した１つの部品で構成する必要がある。

コンデンサ１５２を各SEL線２０３−１乃至２０３−ｍのそれぞれに接続しても同様にストリーキングを抑制することができる。しかし、そうすると、各SELドライバ１６３に余分の負荷がかかってしまうばかりでなく、コンデンサの数が多くなり、広い面積が必要となり、実用的には実現が困難である。従って、SELドライバ電源線１５３に、各SEL線２０３−１乃至２０３−ｍのSELドライバ１６３−１乃至１６３−ｍに共通の１個のコンデンサ１５２を接続することが好ましい。

ＦＥＴ１５１によるスイッチングをしなければストリーキングの発生を防止することができる。しかしその場合、PSRRを改善することができない。

SELドライバ電源を別電源にしたり、チップ内に安定化電源を構成することでもストリーキングとPSRRの両方を抑制することが可能である。しかしその場合、部品点数が増え、コスト高となる。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

本技術は、CMOSイメージセンサなどの個体撮像装置の他、各種の画像処理装置に適用することができる。

１０１画像処理装置，１１１画素アレイ部, １１２垂直駆動部，１１３カラム駆動部，１１４水平駆動部，１１５制御部, １１６信号処理部, １５１ＦＥＴ，１５２コンデンサ, １６１ RSTドライバ，１６２ TRGドライバ, １６３ SELドライバ, １７１画素, １８３フォトダイオード, １８４コンデンサ，１８５，１８６ＦＥＴ

Claims

フォトダイオードから出力される電荷を保持する第１の保持部と、
前記第１の保持部に保持された電圧をリセットするリセット部と、
前記フォトダイオードから出力される電荷を前記第１の保持部に転送する転送部と、
画素電源の供給線より供給される直流電圧をスイッチングするスイッチング部と、
前記第１の保持部により保持された電圧を信号出力線に出力する出力部と、
前記スイッチング部を介して供給された前記直流電圧を保持する第２の保持部と、
前記第２の保持部により保持された前記直流電圧を電源として供給を受けて前記出力部を駆動する駆動部とを備え、
前記スイッチング部は、画素電源の供給線より供給される直流電圧を保持している状態で、前記リセット部によるリセットが行われる前にオフされ、前記出力部による前記第１の保持部により保持された電圧の前記信号出力線への出力が完了した後にオンされる
画像処理装置。
前記画像処理装置は、CMOSイメージセンサである
請求項１に記載の画像処理装置。
第１の保持部により、フォトダイオードから出力される電荷を保持し、
リセット部により、前記第１の保持部に保持された電圧をリセットし、
転送部により、前記フォトダイオードから出力される電荷を前記第１の保持部に転送し、
スイッチング部により、画素電源の供給線より供給される直流電圧をスイッチングし、
出力部により、前記第１の保持部により保持された電圧を信号出力線に出力し、
第２の保持部により、前記スイッチング部を介して供給された前記直流電圧を保持し、
駆動部により、前記第２の保持部により保持された前記直流電圧を電源として供給を受けて前記出力部を駆動するステップを含み、
前記スイッチング部によるスイッチングは、画素電源の供給線より供給される直流電圧を保持している状態で、前記リセット部によるリセットが行われる前にオフされ、前記出力部による前記第１の保持部により保持された電圧の前記信号出力線への出力が完了した後にオンされる
画像処理方法。