JP5738954B2 - 固体撮像素子 - Google Patents

Description

本発明の実施形態は、固体撮像素子に関する。

赤外線は、可視光よりも波長が長いため、可視光に比べて散乱しにくい。したがって、煙、霧に対して透過性が高いという特長をもっている。また、赤外線は生物等の熱源から発光されるため、赤外線を用いれば、夜間でも撮像することができる。このとき、赤外線は目に見えないため、夜間に被写体を赤外線で照らしても被写体に気づかれることなく撮影できる。さらに、熱源となる物体や生物から発せられる赤外線を検出して撮影すると、被写体の温度情報を得ることができる。このような性質をもつので、赤外線を利用した撮像は、防衛分野をはじめ監視カメラや火災検知カメラのような広い応用範囲に及んでいる。

近年、冷却機構を必要としない「非冷却型赤外線固体撮像素子」の開発が盛んになってきている。非冷却型すなわち熱型の赤外線固体撮像装置は、波長が１０μｍ程度の入射赤外線を吸収構造により熱に変換した上で、この微弱な熱により生じる感熱部の温度変化をなんらかの熱電変換手段により電気信号に変換し、この電気信号を読み出すことで赤外線画像情報を得る。

たとえば、一定の順方向電流を与えることにより、温度変化を電圧変化に変換するシリコンのｐｎ接合を用いた固体撮像素子がある。この固体撮像素子は、半導体基板としてＳＯＩ（silicon on insulator）基板を用いることによって、シリコンのＬＳＩ（large scale integrated circuit：大規模集積回路）製造プロセスを用いて量産することができるという特長がある。また、多数の赤外線検出画素をマトリクス状に配列させて、共通の配線に接続した場合でも、熱電変換手段であるｐｎ接合の整流特性を利用して、行選択の機能を実現できるため、画素を極めてシンプルに構成できるという特長もある。

固体撮像素子の性能をあらわす指標のひとつは、固体撮像素子の温度分解能を表現する等価雑音温度差（Noise Equivalent Temperature Difference：ＮＥＴＤ、以下「ＮＥＴＤ」という。）である。ＮＥＴＤを小さくすること、すなわち、雑音に相当する固体撮像素子の温度差を小さくすることが、固体撮像素子の感度を向上する上で重要である。

特開２００４−３６４２４１号公報 特開２００８−２６８１５５号公報

本発明の実施形態は、感度が高い固体撮像素子を提供する。

実施形態によれば、半導体基板に設けられ、赤外線を受光すると出力電位が変動する赤外線検出画素と、前記半導体基板に設けられ、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、前記半導体基板に設けられ、前記無感度画素に接続され、前記無感度画素に駆動電位を印加する第１の行選択線と、前記半導体基板に設けられ、前記赤外線検出画素に接続され、前記赤外線検出画素に駆動電位を印加する第２の行選択線と、前記半導体基板上に設けられ、前記第１及び第２の行選択線を順次選択して前記駆動電位を印加する駆動回路と、前記半導体基板に設けられ、前記赤外線検出画素及び前記無感度画素の双方に接続された垂直信号線と、前記半導体基板に設けられ、前記垂直信号線の一端に接続され、一定電流を流す第１の負荷トランジスタと、前記半導体基板に設けられ、前記垂直信号線の他端に接続され、前記第１の行選択線が選択されたときに入力される第１の電位を保持し、前記第１の電位と、前記第２の行選択線が選択されたときに入力される第２の電位との差に対応する電位を出力する相関２重サンプリング回路と、を備えた固体撮像素子が提供される。前記第１の行選択線は、第１方向に延び、前記第２の行選択線は、前記第１方向に延び、複数本設けられており、前記垂直信号線は、前記第１方向に対して交差する第２方向に延び、複数本設けられており、前記赤外線検出画素及び前記無感度画素はそれぞれ複数設けられており、前記第１の負荷トランジスタは、前記垂直信号線と同数設けられ、前記垂直信号線と１対１に対応づけられて接続され、前記相関２重サンプリング回路は、前記複数本の垂直信号線と同数個設けられ、前記複数本の垂直信号線と１対１に対応づけられて、前記対応づけられた垂直信号線に接続され、前記複数の赤外線検出画素は、前記複数本の第２の行選択線のそれぞれと前記複数本の垂直信号線のそれぞれとの間に接続され、前記複数の無感度画素は、前記第１の行選択線と前記複数本の垂直信号線との間に接続され、前記相関２重サンプリング回路は、一方及び他方の入力端子と１つの出力端子を有し、前記一方及び他方の入力端子に入力された電位の差に相当する電位を出力する差動アンプと、一端が前記垂直信号線に接続され、他端が前記差動アンプの一方の入力端子に接続された結合容量と、一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバックスイッチと、一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバック容量と、を有し、前記差動アンプの前記他方の入力端子には、一定電位が入力されており、前記複数本の垂直信号線は、第１の前記垂直信号線と、第２の前記垂直信号線と、を有し、前記第１の行選択線の、前記第１の前記垂直信号線に接続された前記無感度画素に接続された位置における第３の電位と、前記第１の行選択線の、前記第２の前記垂直信号線に接続された前記無感度画素に接続された位置における第４の電位と、は、互いに異なり、前記第２の行選択線の、前記第１の前記垂直信号線に接続された前記無感度画素に接続された位置における第５の電位と、前記第２の行選択線の、前記第２の前記垂直信号線に接続された前記無感度画素に接続された位置における第６の電位と、は、互いに異なり、前記第３の電位と前記第４の電位との差と、前記第５の電位と前記第６の電位との差と、は、等しい。

第１の実施形態に係る固体撮像素子を例示する回路図である。 第１の実施形態に係る赤外線検出画素を例示する斜視図である。 （ａ）及び（ｂ）は第１の実施形態に係る赤外線検出画素を例示する平面図及び断面図であり、（ａ）は（ｂ）に示すＢ−Ｂ’線による平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第１の実施形態に係る無感度画素を例示する斜視図である。 （ａ）及び（ｂ）は第１の実施形態に係る無感度画素を例示する平面図及び断面図であり、（ａ）は（ｂ）に示すＢ−Ｂ’線による平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 第１の実施形態に係る熱電変換部のｐｎダイオードにおける電圧と電流の関係を例示するグラフ図である。 第１の実施形態の変形例に係る固体撮像素子を例示する回路図である。 第２の実施形態に係る固体撮像素子を例示する回路図である。 第３の実施形態に係る固体撮像素子を例示する回路図である。

（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
本実施形態は、固体撮像素子の実施形態である。

図１は、第１の実施形態に係る固体撮像素子を例示する回路図である。
先ず、第１の実施形態に係る固体撮像装置の構成を説明する。

図１に示すように、固体撮像素子１は、半導体基板１１に設けられている。固体撮像素子１には、撮像領域１２が設定されている。撮像領域１２には、行方向（第１方向）に延びる複数本の行選択線１４と、行方向に対して交差、例えば直交する列方向（第２方向）に延びる複数本の垂直信号線１５とが格子状に設けられている。さらに、撮像領域１２には、列方向に延びる１本の参照電位線２０が設けられている。参照電位線２０は、上述の複数本の垂直信号線１５が設けられた領域の外側に配置されている。

撮像領域１２には、複数個の赤外線検出画素ＩＲ（Ｉｎｆｒａｒｅｄ）及び複数個の無感度画素ＴＢ（Ｔｈｅｒｍａｌ Ｂｒａｃｋ）が設けられている。赤外線検出画素ＩＲは、各行選択線１４と各垂直信号線１５との交差部に配置されている。無感度画素ＴＢは、各行選択線１４と参照電位線２０との交差部に配置されている。赤外線検出画素ＩＲ及び無感度画素ＴＢには、熱電変換部として、ｐｎダイオード１６が設けられている。

撮像領域１２の外部には、行選択回路１７及び駆動電位発生回路５５が設けられている。行選択回路１７及び駆動電位発生回路５５は、行選択線１４との接続を容易にするために、撮像領域１２から見て行方向における一方の側に、列方向に沿って配置されている。なお、行選択回路１７は行選択線１４を選択するための回路であり、駆動電位発生回路５５は、選択された行選択線１４に駆動電位を印加する回路である。そこで、本明細書においては、以後、行選択回路１７と駆動電位発生回路５５とを合わせた機能を発揮する回路を指す場合には、行選択回路１７と駆動電位発生回路５５を合わせて「駆動回路」と呼ぶ。したがって、駆動回路は、行選択線１４を選択して、その行選択線１４に駆動電位を印加する。

また、撮像領域１２から見て列方向における一方の側には、垂直信号線１５の本数及び参照電位線２０の本数の合計本数と同数個の負荷トランジスタ１８が設けられている。それぞれの負荷トランジスタ１８は、各垂直信号線１５及び参照電位線２０と１対１に対応づけられて配置されている。更に、撮像領域１２から見て負荷トランジスタ１８と同じ側には、行方向に延びる１本の電源線５６と、行方向に延びる１本の電源信号線５７が設けられている。

一方、撮像領域１２から見て列方向における他方の側には、垂直信号線１５の本数と同数個の差動アンプ１９が設けられている。それぞれの差動アンプ１９は、垂直信号線１５と１対１に対応づけられて配置されている。差動アンプ１９には、２つの入力端子と１つの出力端子が設けられている。

また、撮像領域１２から見て差動アンプ１９と同じ側には、１個のボルテージフォロワ回路２３が設けられている。ボルテージフォロワ回路２３とは、入力電位と同じ出力電位を発生させるオペアンプをいい、出力電位は入力電位のままで、インピーダンスを下げることができる回路である。ボルテージフォロワ回路２３には、２つの入力端子と１つの出力端子が設けられており、負極の入力端子は出力端子に接続されている。更に、撮像領域１２から見て差動アンプ１９と同じ側には、差動アンプ１９と同数の水平選択トランジスタ２６が設けられている。それぞれの水平選択トランジスタ２６は、差動アンプ１９と１対１に対応づけられて配置されている。更にまた、撮像領域１２から見て差動アンプ１９と同じ側には、列選択回路２５が設けられている。

次に、各構成部品の接続関係について説明する。
各行選択線１４には、その行選択線１４に沿って配置された複数個の赤外線検出画素ＩＲが接続されている。すなわち、行選択線１４には、赤外線検出画素ＩＲのｐｎダイオード１６のアノードが接続されている。また、各行選択線１４には、その行選択線１４の近傍に配置された１個の無感度画素ＴＢが接続されている。すなわち、行選択線１４には、無感度画素ＴＢのｐｎダイオード１６のアノードが接続されている。

各垂直信号線１５には、その垂直信号線１５に沿って配置された複数個の赤外線検出画素ＩＲが接続されている。すなわち、垂直信号線１５には、赤外線検出画素ＩＲのｐｎダイオード１６のカソードが接続されている。参照電位線２０には、参照電位線２０に沿って配置された複数個の無感度画素ＴＢが接続されている。すなわち、参照電位線２０には、無感度画素ＴＢのｐｎダイオード１６のカソードが接続されている。行選択回路１７には、すべての行選択線１４の一端が接続されている。

それぞれの負荷トランジスタ１８のソース・ドレインの一方には、対応づけられた垂直信号線１５及び参照電位線２０の一端が接続されている。したがって、赤外線検出画素ＩＲ及び無感度画素ＴＢのｐｎダイオード１６のカソードは、垂直信号線１５及び参照電位線２０を介して負荷トランジスタ１８のソース・ドレインの一方に接続されている。ソース・ドレインの他方は、電源線５６に接続されており、負荷トランジスタ１８のゲートは、電源信号線５７に接続されている。

参照電位線２０の他端は、ボルテージフォロワ回路２３の正極の入力端子に接続されている。ボルテージフォロワ回路２３の出力端子には、配線２４が接続されている。垂直信号線１５の他端は、差動アンプ１９の２つの入力端子のうち、正極の入力端子に接続されている。配線２４は、差動アンプ１９の個数分に分岐し、分岐した配線のそれぞれが、差動アンプの２つの入力端子のうち、負極の入力端子に接続されている。すなわち、各差動アンプ１９の負極の入力端子には、ボルテージフォロア回路２３及び配線２４を介して、参照電位線２０の電位が入力され、正極の入力端子には、垂直信号線１５の電位が入力される。

差動アンプ１９の出力端子は、それぞれの差動アンプ１９に対応づけられた水平選択トランジスタ２６のソース・ドレインの一方に接続されている。水平選択トランジスタ２６のソース・ドレインの他方は、固体撮像素子１の出力端子６０に接続されている。また、水平選択トランジスタ２６のゲートは列選択回路２５に接続されている。
なお、図を見やすくするために、図１においては、赤外線検出画素ＩＲは６個のみ示している。すなわち、赤外線検出画素ＩＲは、行方向に沿って２個、列方向に沿って３個配列されている。従って、行選択線１４は３本のみ示されており、無感度画素ＴＢは３個のみ示されている。一方、垂直信号線１５、差動アンプ１９及び水平選択トランジスタ２６はそれぞれ２つのみ示されている。但し、実際の固体撮像素子１においては、より多くの赤外線検出画素ＩＲ及び無感度画素ＴＢが設けられている。

次に、第１の実施形態に係る赤外線検出画素ＩＲ及び無感度画素ＴＢの構造について説明する。
図２は、第１の実施形態に係る赤外線検出画素ＩＲを例示する斜視図である。
図３（ａ）及び（ｂ）は第１の実施形態に係る赤外線検出画素を例示する平面図及び断面図であり、（ａ）は（ｂ）に示すＢ−Ｂ’線による平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。

図３（ａ）及び（ｂ）に示すように、半導体基板１１として、ＳＯＩ基板が用いられている。ＳＯＩ基板とは、支持基板２８上に絶縁性のＢＯＸ層２９が設けられ、ＢＯＸ層２９上にシリコン層３０が設けられた基板をいう。シリコン層３０は、シリコン単結晶によって形成されている。半導体基板１１上には、配線層４１が設けられており、配線層４１上には、赤外線吸収膜３５が設けられている。配線層４１においては、絶縁材料６１内にコンタクト６２及び接続配線３４が埋め込まれている。

支持基板２８の上面には、逆四角錐形の凹部４２が形成されている。凹部４２の直上域においては、ＢＯＸ層２９、シリコン層３０、配線層４１及び赤外線吸収膜３５が選択的に除去されており、２つの隙間４３ａ及び４３ｂ（以下、総称して「隙間４３」ともいう。）が形成されている。上方から見て、凹部４２の直上域におけるＢＯＸ層２９、シリコン層３０、配線層４１及び赤外線吸収膜３５の残留部分の形状は矩形であり、凹部４２の内側であって、凹部４２の外縁から離隔した領域に配置されている。この残留部分により、形状が略直方体の熱電変換部３２が形成されている。

熱電変換部３２のシリコン層３０においては、相互に離隔した２つのｐ形領域４４ａ及び４４ｂが形成されており、ｐ形領域４４ａ及び４４ｂのそれぞれの上層部分の一部に、ｎ形領域４５ａ及び４５ｂが形成されている。ｐ形領域４４ａ及びｎ形領域４５ａによりｐｎダイオード１６ａが形成されており、ｐ形領域４４ｂ及びｎ形領域４５ｂによりｐｎダイオード１６ｂが形成されている。ｐｎダイオード１６ａ及び１６ｂ（総称して「ｐｎダイオード１６」ともいう）の周囲には、素子分離絶縁膜４６が設けられている。

熱電変換部３２の配線層４１においては、絶縁材料６１内に、コンタクト６２ａ〜６２ｄ及び接続配線３４ａ〜３４ｃが設けられている。コンタクト６２ａ〜６２ｄは、それぞれ、ｐ形領域４４ａ、ｎ形領域４５ａ、ｐ形領域４４ｂ、ｎ形領域４５ｂに接続されている。接続配線３４ａはコンタクト６２ａに接続されており、接続配線３４ｂはコンタクト６２ｂ及び６２ｃに接続されており、接続配線３４ｃはコンタクト６２ｄに接続されている。

以下、本明細書においては、赤外線検出画素ＩＲ及び無感度画素ＴＢを説明するために、ＸＹＺ直交座標系を採用する。このＸＹＺ直交座標系においては、ｐ形領域４４ｂからｐ形領域４４ａに向かう方向を＋Ｘ方向とし、その逆方向を−Ｘ方向とし、半導体基板１１の上面に対して垂直な方向であって上方に向かう方向を＋Ｚ方向とし、下方に向かう方向を−Ｚ方向とし、＋Ｘ方向及び＋Ｚ方向の双方に対して直交する方向のうち一方を＋Ｙ方向とし、その逆方向を−Ｙ方向とする。Ｘ方向及びＹ方向は上述の行方向及び列方向と同一平面上にあるが、相互に独立して設定されている。

熱電変換部３２の＋Ｘ方向側の端部からは、配線層４１からなる支持部３３ａが＋Ｙ方向に延出している。支持部３３ａは熱電変換部３２の＋Ｙ方向に向いた側面のうち、＋Ｘ方向側の端部から＋Ｙ方向に延びた後、凹部４２の直上域内であって熱電変換部３２から見て＋Ｘ＋Ｙ方向側の位置において−Ｘ方向に屈曲し、熱電変換部３２の＋Ｙ方向側の側方を通過し、凹部４２の直上域内であって熱電変換部３２から見て−Ｘ＋Ｙ方向側の位置に到達した後、−Ｙ方向に向けて屈曲し、熱電変換部３２の−Ｘ方向側の側方を通過し、凹部４２の直上域の端縁に達し、隙間４３の周囲の配線層４１と一体化している。このように、支持部３３ａは２回屈曲して、熱電変換部３２の周囲を約半周している。また、支持部３３ａにおいては、絶縁材料６１内に、支持部３３ａの長手方向に沿って画素配線３６ａが設けられている。画素配線３６ａは接続配線３４ａと一体的に形成されている。

一方、熱電変換部３２の−Ｘ方向側の端部からは、配線層４１からなる支持部３３ｂが−Ｙ方向に延出している。支持部３３ｂは熱電変換部３２の−Ｙ方向に向いた側面のうち、−Ｘ方向側の端部から−Ｙ方向に延びた後、凹部４２の直上域内であって熱電変換部３２から見て−Ｘ−Ｙ方向側の位置において＋Ｘ方向に屈曲し、熱電変換部３２の−Ｙ方向側の側方を通過し、凹部４２の直上域内であって熱電変換部３２から見て＋Ｘ−Ｙ方向側の位置に到達した後、＋Ｙ方向に向けて屈曲し、熱電変換部３２の＋Ｘ方向側の側方を通過し、凹部４２の直上域の端縁に達し、隙間４３の周囲の配線層４１と一体化している。このように、支持部３３ｂは２回屈曲して、熱電変換部３２の周囲を約半周している。また、支持部３３ｂにおいては、絶縁材料６１内に、支持部３３ｂの長手方向に沿って画素配線３６ｂが設けられている。画素配線３６ｂは接続配線３４ｃと一体的に形成されている。

そして、支持部３３ａと支持部３３ｂとは相互に接触していない。また、支持部３３ａ及び３３ｂにおける両端部以外の部分は、熱電変換部３２及び隙間４３の周囲の配線層４１を含むどの部材とも接触していない。また、熱電変換部３２は、支持部３３ａ及び３３ｂの端部以外の部材とは接触していない。これにより、熱電変換部３２は、凹部４２の直上域において、支持部３３ａ及び３３ｂのみによって支持されている。そして、支持部３３ａ及び３３ｂは、熱電変換部３２の周囲を半周することによって、細長い構造とされている。一方、上方から見て、隙間４３ａ及び４３ｂはそれぞれ、熱電変換部３２の周囲を渦巻き状に略一周している。このように、赤外線検出画素ＩＲにおいては、熱電変換部３２の下方及び側方に、凹部４２並びに隙間４３ａ及び４３ｂからなる中空構造が形成されている。

また、画素配線３６ａ及び３６ｂは、熱電変換部３２のｐｎダイオード１６ａのアノードと行選択線１４との間及びｐｎダイオード１６ｂのカソードと垂直信号線２０との間を接続している。画素配線３６ａ及び３６ｂの材料としては、例えば窒化チタンが挙げられる。
このような構造とすることにより、赤外線検出画素ＩＲは、入射赤外線に応じて発生した熱を蓄積し、この熱に基づいた電位を垂直信号線１５に出力することができる。中空構造を形成することにより、熱電変換部３２の熱が半導体基板１１、配線層４１及び赤外線吸収膜３５の内部を伝達して周囲に放熱されることを抑制できるからである。

凹部４２の形成方法の一例は以下の通りである。先ず、半導体基板１１の表面における熱電変換部３２及び支持部３３を除いた部分のシリコン層３０及びＢＯＸ層２９をディープドライエッチング（ＤＥＥＰ ＲＩＥ）によって除去して隙間４３ａ及び４３ｂを形成する。その後、隙間４３ａ及び４３ｂからエッチング液を注入し、支持基板２８の表面部分をウェットエッチングすることにより凹部４２を形成する。本実施形態においては、支持基板２８として表面配向が（１００）面であるシリコン基板を用い、これをウェットエッチングすることにより、形状が下に凸の逆四角錘形の凹部４２が形成される。このとき、ＢＯＸ層２９は支持基板２８のウェットエッチングにおけるバリア層として働き、熱電変換部３２が設けられたシリコン層３０をウェットエッチングから守る。
なお、半導体基板１１は、ＳＯＩ基板に限られない。凹部４２上に、熱電変換部３２を支持部３３で架橋することができれば、ＳＯＩ基板以外の半導体基板１１を用いることができる。

次に、無感度画素ＴＢの構造について説明する。
図４は、第１の実施形態に係る無感度画素を例示する斜視図である。
図５（ａ）及び（ｂ）は第１の実施形態に係る無感度画素を例示する平面図及び断面図であり、（ａ）は（ｂ）に示すＢ−Ｂ’線による平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。

図４、図５（ａ）及び（ｂ）に示すように、無感度画素ＴＢにおいては、上述の赤外線検出画素ＩＲと比較して、隙間４３が形成されておらず、２ヶ所のエッチング用溝３９ａ及び３９ｂが形成されている。上方から見て、エッチング用溝３９ａの形状は、ｐｎダイオード１６ａにおける＋Ｘ方向に向いた端縁及び−Ｙ方向に向いた端縁に沿ったＬ字形である。また、エッチング用溝３９ｂの形状は、ｐｎダイオード１６ｂにおける−Ｘ方向に向いた端縁及び＋Ｙ方向に向いた端縁に沿ったＬ字形である。また、上方（＋Ｚ方向）から見て凹部４２の外縁はエッチング用溝３９ａ及び３９ｂの外側の外縁と一致しており、赤外線検出画素ＩＲの凹部４２よりも小さい。無感度画素ＴＢにおける上記以外の構成は、赤外線検出画素ＩＲと同様である。

無感度画素ＴＢにおける凹部４２の形成方法の一例は、以下の通りである。
まず、エッチング用溝３９を形成する。エッチング用溝３９は、半導体基板１１の表面からシリコン層３０及びＢＯＸ層２９をディープドライエッチング（ＤＥＥＰ ＲＩＥ）によって除去して形成する。ただし、エッチング用溝３９は、隙間４３よりもｐｎダイオード１６に近い位置に形成する。
本実施形態においては、熱電変換部３２の下に凹部４２を効率的に除去できるように、上方から見て、熱電変換部３２の相互に対向する角部に沿った２カ所にエッチング用溝３９を形成する。その後、エッチング用溝３９からエッチング液を注入し、ＢＯＸ層２９の直下であって、支持基板２８の上部をウェットエッチングすることにより凹部４２を形成する。

赤外線検出画素ＩＲにおいては、熱電変換部３２は、支持部３３ａ及び３３ｂによってのみ凹部４２上に支持される。一方、無感度画素ＴＢにおいては、熱電変換部３２は、凹部４２の直上域に配置されたＢＯＸ層２９、シリコン層３０、配線層４１及び赤外線吸収膜３５のうち、エッチング用溝３９ａ及び３９ｂを除く全ての部分（以下、「周辺部」という）によって支持される。
無感度画素ＴＢにおいても凹部４２を設ける理由は、ｐｎダイオード１６におけるｐｎ接合の特性を赤外線検出画素ＩＲと一致させるためである。凹部４２を形成することにより、ｐｎダイオード１６がシリコンを材料とする支持基板２８からの電界の干渉を受けずに済む。

したがって、赤外線検出画素ＩＲの熱電変換部３２の熱が支持部３３ａ及び３３ｂを伝わって、熱電変換部以外に熱伝導する量は、無感度画素ＴＢの熱電変換部３２の熱が周辺部を伝わって、熱電変換部３２以外に熱伝導する量より小さい。
すなわち、赤外線検出画素の熱電変換部と赤外線検出画素の外部との間の熱伝達効率は、無感度画素の熱電変換部と無感度画素の外部との間の熱伝達効率よりも高い。ここで、「熱電変換部と画素の外部との間の熱伝達効率」とは、熱電変換部において発生した熱が赤外線検出画素の外部に排出される際の効率をいい、例えば、一定の熱量が熱電変換部において発生したときに、この熱量のうちの所定の割合が赤外線検出画素の外部に伝達するまでに要する時間によって評価され、この時間が短いほど、熱伝達効率が高い。
したがって、赤外線検出画素ＩＲが赤外線を受光したときの出力電位の変動量は、無感度画素ＴＢが赤外線を受光したときの出力電位の変動量よりも大きくなる。

（第１の実施形態に係る固体撮像素子の動作）
次に、第１の実施形態に係る固体撮像素子の動作について説明する。
図１に示すように、駆動回路は、駆動電位としてのバイアス電位Ｖ_ｄを生成する。そして赤外線検出画素ＩＲ及び無感度画素ＴＢが接続された行選択線１４を１行ずつ順番に選択して赤外線検出画素ＩＲ及び無感度画素ＴＢにバイアス電位Ｖ_ｄを印加する。赤外線検出画素ＩＲ及び無感度画素ＴＢのｐｎダイオード１６のカソードが接続された負荷トランジスタ１８は、定電流源として用いられる。すなわち、負荷トランジスタ１８は、飽和領域で動作され、負荷トランジスタ１８のゲート電極に供給したゲート電位に応じて、選択されている行選択線１４に接続された赤外線検出画素ＩＲ及び無感度画素ＴＢのｐｎダイオード１６に、定電流を供給する。その時の負荷トランジスタ１８のソース電位をＶ_ｄ０とする。

駆動回路が、選択した行選択線１４のｐｎダイオード１６にバイアス電位Ｖ_ｄを印加すると、選択された行選択線１４のｐｎダイオード１６に直列電位（Ｖ_ｄ−Ｖ_ｄ０）が印加される。
選択されていない行選択線１４は、逆バイアスされる。よって、選択されていない行選択線１４に接続された赤外線検出画素ＩＲ及び無感度画素ＴＢの電位は、垂直信号線１５に反映されない。即ち、ｐｎダイオード１６は、画素選択機能を担っている。

赤外線検出画素ＩＲにおいては、熱電変換部３２が赤外線を受光すると、この赤外線が赤外線吸収膜３５において熱に変換され、熱電変換部３２の温度が上昇する。このとき、熱電変換部３２は支持部３３ａ及び３３ｂのみによって支持されており、周囲からほぼ断熱されているため、赤外線の受光により、温度が敏感に上昇する。そして、選択された行選択線１４における赤外線検出画素ＩＲにおいて、熱電変換部３２の温度上昇による電位の変化が垂直信号線１５に反映される。

これに対して、無感度画素ＴＢにおいては、熱電変換部３２が赤外線を受光すると、この赤外線が赤外線吸収膜３５によって熱に変換されるが、熱電変換部３２はその周辺部を介して周囲と熱的に接続されているため、変換された熱は速やかに熱電変換部３２から排出される。このため、無感度画素ＴＢにおいては、赤外線を受光しても、熱電変換部３２の温度はほとんど上昇しない。

図６は、第１の実施形態に係る熱電変換部のｐｎダイオードにおける電位と電流の関係を例示するグラフ図である。
図６に示すように、本実施形態においては、ｐｎダイオード１６の電圧と電流の関係を順方向特性の領域、すなわち、順方向に供給する電圧を増加させると、電流が増加する特性を示す領域で使用される。そのようなｐｎダイオード１６に一定の電流を流し、電位の変化を計測する。
図６に示すように、例えば、赤外線を受光していない時に、一定電流として１アンペア（［Ａ］）の電流を流した時のｐｎダイオード１６のアノードとカソードとの間の電位が５ボルトであったとする。赤外線吸収膜に赤外線が入射すると、赤外線検出画素ＩＲの赤外線吸収膜３５は、入射赤外線によって発熱する。そしてｐｎダイオードの示すＩ−Ｖ特性が変化する。そうすると、一定電流１アンペアを流している条件において、赤外線入射後におけるｐｎダイオード１６のアノード・カソード間の電圧は、例えば、図６に示すように、４．９９９ボルトに変化する。このようにして、熱電変換部３２におけるｐｎダイオード１６は、赤外線吸収膜３５で発生した熱を電気信号へ変換する。

赤外線非受光時のｐｎダイオードの順方向電位をＶ_ｆ０、赤外線による熱電変換部３２の温度上昇に基づく電位をＶ_ｓｉｇとすると、垂直信号線１５における電位は、Ｖ_ｄ−（Ｖ_ｆ０−Ｖ_ｓｉｇ）となる。
例えば、被写体温度が１Ｋ（ケルビン）変化すると、赤外線検出画素の温度は約５ｍＫ変化する。熱電変換効率を１０ｍＶ／Ｋとすると、ｐｎダイオードのアノード・カソード間の電位は、５０μＶ低下する。したがって、垂直信号線１５における電位の変化は、｛Ｖ_ｄ−（Ｖ_ｆ０−Ｖ_ｓｉｇ）−（Ｖ_ｄ−Ｖ_ｆ０）｝、すなわち、垂直信号線１５の電位はＶ_ｓｉｇの約５０μＶだけ上昇する。
そして、垂直信号線１５に発生した電位の変化は、垂直信号線１５を介して、差動アンプ１９の一方の入力端子に入力される。

参照電位線２０の電位は、選択された行選択線１４に接続された無感度画素ＴＢの出力電位（Ｖ_ｄ−Ｖ_ｆ０）となる。ここで、無感度画素ＴＢと赤外線検出画素ＩＲの赤外線非受光時の順方向電位は等しく設計されているため、互いのＶ_ｆ０は同じである。無感度画素ＴＢの参照電位線２０の電位は、ボルテージフォロワ回路２３によりインピーダンス変換され、同電位が出力され、差動アンプ１９の他方の入力端子に接続される。

差動アンプ１９では、２つの端子に入力された電位の差Ｖ_ｓｉｇが増幅され、出力される。出力された電位は、列選択回路２５によって選択された水平選択トランジスタ２６毎に、列ごとに読み出される。そして、駆動回路が行選択線１４を順次選択していくことにより、上述の動作を繰り返し、全ての赤外線検出画素ＩＲについて赤外線の受光による出力電位の変動量を読み出していく。

（第１の実施形態に係る固体撮像素子の効果）
次に、第１の実施形態に係る固体撮像素子の効果について説明する。
本実施形態に係る固体撮像素子は、赤外線検出画素ＩＲと無感度画素ＴＢに、バイアス電位を同一の行選択線１４によって印加し、差動アンプ１９の２つの入力端子に赤外線検出画素ＩＲの出力電位と無感度画素ＴＢの出力電位を入力して、差に対応する電位を出力する。このとき、無感度画素ＴＢから差動アンプ１９までの回路を、赤外線検出画素ＩＲと同じ半導体基板に形成しているため、単一の電源電位を使用することができる。これにより、固体撮像素子の検出感度を向上させることができる。また、回路構成を単純化することができるため、ノイズを低減できると共に、固体撮像素子を小型化できる。

また、赤外線検出画素ＩＲだけでなく無感度画素ＴＢにも凹部４２を設けている。よって、無感度画素ＴＢにおいて、半導体基板１１の電界の干渉をうけることがないため、固体撮像素子１の検出感度を向上することができる。
また、赤外線検出画素ＩＲ及び無感度画素ＴＢをＳＯＩ基板に設けることによって、凹部４２の形成時に熱電変換部３２をエッチングから保護することができる。よって、精度良く画素を形成することができ、感度が高い固体撮像素子１を提供することができる。
さらに、ｐｎダイオード１６はシリコン単結晶に形成されているので、ｐｎダイオード１６ごとに特性のばらつきが少ない。また、シリコン単結晶に形成されたｐｎダイオード１６は、キャリアがほぼエネルギーバンド図通りに振る舞うので、熱電変換部の特性を正確に制御することができる。これによっても、固体撮像素子の感度を高めることができる。

（第１の実施形態の変形例）
次に、第１の実施形態の変形例に係る固体撮像素子について説明する。
図７は、第１の実施形態の変形例に係る固体撮像素子を例示する回路図である。
第１の実施形態においては、図１に示すように、参照電位線２０は、駆動回路から見て、複数の垂直信号線１５よりも遠くに設けられている。

図７に示すように、本変形例においては、参照電位線２０は、駆動回路から見て、複数の垂直信号線１５よりも近くに設けられている。本変形例における上記以外の構成は、第１の実施形態と同様であり、差動アンプの２つの入力端子のそれぞれに入力された赤外線検出画素ＩＲ及び無感度画素ＴＢの出力電位の差に対応する電位が差動アンプの出力端子より出力される。したがって、本変形例においても、感度が高い固体撮像素子１を得ることができる。

（第２の実施形態）
次に、第２の実施形態について説明する。
第１の実施形態に係る固体撮像素子１においては、無感度画素ＴＢの出力電位を全列の差動アンプ１９に等しく入力している。ところが、行選択線１４にはダイオード１６の順方向電流が流れるために、行選択線１４の配線抵抗に応じて駆動電位としてのバイアス電位が降下する。このため、バイアス電位は駆動回路に近い列ほど高くなり、バイアス電位のシェーディングが発生する。これは結果的に、垂直信号線１５のシェーディングとなり、垂直信号線１５に対応づけられた差動アンプ１９毎に、垂直信号線１５から入力される電位が異なることを意味する。

第２の実施形態においては、無感度画素ＴＢにおける配線２４の電位にも同等のシェーディングを作り出すことにより、シェーディング補正をおこなう。
図８は、第２の実施形態に係る固体撮像素子を例示する回路図である。
図８に示すように、本実施形態に係る固体撮像素子２は、半導体基板１１に設けられている。固体撮像素子２には、撮像領域１２が設定されている。
また、撮像領域１２には、行方向（第１方向）に延びる複数本の行選択線１４と、行方向に対して交差、例えば直交する列方向（第２方向）に延びる複数本の垂直信号線１５とが格子状に設けられている。さらに、撮像領域１２には、列方向に延びる１本の参照電位線２０が設けられている。参照電位線２０は、上述の複数本の垂直信号線１５が設けられた領域の外側に配置されている。

本実施形態においては、駆動回路が配置される位置は重要である。駆動回路は、参照電位線２０から見て、隣り合う垂直信号線１５がない側に配置されている。撮像領域１２の外部における差動アンプ１９と同じ側には、第２の負荷トランジスタ４０が設けられている。第２の負荷トランジスタ４０は、垂直参照線１５と同数個が設けられている。また、撮像領域１２から見て差動アンプ１９と同じ側には、電源線５８と電源信号線５９が設けられている。

次に、各構成部品の接続関係について説明する。
ボルテージフォロワ回路２３の出力端子には、配線２４が接続されている。配線２４は、行選択線１４における参照電位線２０から垂直信号線１５までの長さと同じ長さの箇所で、その垂直信号線１５に対応づけられた差動アンプ１９の２つの入力端子の他方に接続されている。また、配線２４におけるボルテージフォロワ回路２３の出力端子と差動アンプ１９の入力端子との間、及び差動アンプ１９の入力端子間の部分には、それぞれ１個の負荷トランジスタ４０のソース・ドレインの一方が接続されている。負荷トランジスタ４０におけるソース・ドレインの他方は、電源線５８に接続されている。負荷トランジスタ４０のゲートは、電源信号線５９に接続されている。負荷トランジスタ４０は、飽和領域で動作し、そのゲートの電圧に応じて、接続された配線２４に定電流を供給する。即ち、負荷トランジスタ４０は、定電流源として作用する。負荷トランジスタ４０のソース電圧をＶ_ｄ０とする。

負荷トランジスタ４０は、前述の赤外線検出画素ＩＲの電流源として用いている負荷トランジスタ１８と同じ構造のものであり、形状及び材料も同一である。さらに、電源線５８は電源線５６に接続されており、電源信号線５９は電源信号線５７に接続されている。従って、負荷トランジスタ４０に印加されるソース電圧及びゲート電圧も、負荷トランジスタ１８のソース電圧及びゲート電圧とそれぞれ等しい。また、配線２４は、単位長さ当たりの抵抗値が行選択線１４における単位長さ当たりの抵抗値と同じになるようにされている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。

（第２の実施形態に係る固体撮像素子の動作）
次に、第２の実施形態に係る固体撮像素子の動作について説明する。
図８に示すように、駆動回路は、行選択線１４を介して赤外線検出画素ＩＲを１行ずつ順番に選択して赤外線検出画素ＩＲにバイアス電位を印加する。これによって赤外線検出画素ＩＲの熱電変換部３２におけるｐｎダイオード１６が順バイアスされる。そして、赤外線検出画素ＩＲの温度上昇による電位の変化を含んだ順バイアス電流が垂直信号線１５に流れる。

赤外線を受光した場合の赤外線検出画素ＩＲの電位の変化をＶ_ｓｉｇとすると、垂直信号線１５の電位は｛Ｖ_ｄ−（Ｖ_ｆ０−Ｖ_ｓｉｇ）｝となる。ここで、Ｖ_ｆ０は赤外線を全く受光していないときのｐｎ接合順方向電位、Ｖ_ｓｉｇは赤外線受光による熱電変換部３２の温度上昇に基づく電位の変化である。

第２の実施形態において、行選択線１４にはダイオードの順方向の電流が流されるために、行選択線１４の配線抵抗に応じてバイアス電位の降下が発生する。すなわち、差動アンプ１９には、（Ｎ−１）Ｉ_ｆ・Ｒ_０の電位が付加されて、結局、｛Ｖ_ｄ−（Ｖ_ｆ０−Ｖ_ｓｉｇ）＋（Ｎ−１）Ｉ_ｆ・Ｒ_０｝の電位が入力される。
ここで、Ｎは駆動回路から赤外線検出画素ＩＲ及び無感度画素ＴＢの列数、すなわち参照電位線２０及び垂直信号線１５の本数、Ｉ_ｆは定電流、Ｒ_０は、列間の行選択線１４の抵抗値である。参照電位線２０及び垂直信号線１５の間隔が等しいとき、Ｉ_ｆ・Ｒ_０が１列、すなわち、行選択線１４における隣り合う垂直信号線１５の間の電位の降下に相当する。
そのようにして、垂直信号線１５に発生した電位は、垂直信号線１５を介して、差動アンプ１９の一方の入力端子に入力される。

無感度画素ＴＢの参照電位線２０の電位は選択時に（Ｖ_ｄ−Ｖ_ｆ０）となる。ここで、無感度画素ＴＢと赤外線検出画素ＩＲの赤外線非受光時の順方向電位は等しく設計されているため、互いのＶ_ｆ０は同じである。
第２の実施形態においては、参照電位線２０側にも同等シェーディングを作り出すことにより、シェーディング補正をおこなう。そのため、配線２４に、１列、すなわち、参照信号線２０から垂直信号線１５までの長さまたは隣り合う垂直信号線１５の間の長さ毎に、１個の負荷トランジスタ４０を接続する。負荷トランジスタ４０は、定電流源として、一定の電流を配線２４に供給する。

したがって、配線２４の抵抗がＲ_０であり、配線２４には、定電流Ｉ_ｆが流れるので、ボルテージフォロワ回路の出力側の電位には、（Ｖ_ｄ−Ｖ_ｆ０）に｛（Ｎ−１）Ｉ_ｆ・Ｒ_０｝が加わる。
かかる構成により、配線２４に、行選択線１４と全く同等の電位勾配を作ることができ、差動アンプ１９の２つの入力端子に入力される電位の差は、いずれもＶ_ｓｉｇのみとなる。

（第２の実施形態に係る固体撮像素子の効果）
次に、第２の実施形態に係る固体撮像素子の効果について説明する。
第２の実施形態に係る固体撮像素子の構成により、配線２４に、行選択線１４と同等の電位の勾配を作ることができるため、差動アンプ１９の２つの入力端子に入力される電位の差は、いずれもＶ_ｓｉｇのみとなる。よって、シェーディングを抑制し、検出感度が高い固体撮像素子を提供することができる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。

（第３の実施形態）
次に、第３の実施形態について説明する。
第１及び第２の実施形態においては、無感度画素ＴＢが参照電位線２０に沿って配置されていたのに対して、本実施形態においては、無感度画素ＴＢは行選択線１４に沿って配置される。また、無感度画素ＴＢは赤外線検出画素ＩＲと同列の垂直信号線１５に接続される。そして、垂直信号線１５に対応づけられて相関２重サンプリング回路が設けられている。

図９は、第３の実施形態に係る固体撮像素子を例示する回路図である。
図９に示すように、固体撮像素子３は、半導体基板１１に設けられている。固体撮像素子３には、撮像領域１２が設定されている。
また、撮像領域１２には、行方向（第１方向）に延びる複数本の行選択線１４と、行方向に対して交差、例えば直交する列方向（第２方向）に延びる複数本の垂直信号線１５とが格子状に設けられている。本実施形態においては、上述した第１及び第２の実施形態と異なり、参照電位線２０は設けられていない。

撮像領域１２には、複数の赤外線検出画素ＩＲ及び複数の無感度画素ＴＢが設けられている。無感度画素ＴＢは、一本の行選択線１４と全ての垂直信号線１５との交差部に接続されている。一方、赤外線検出画素ＩＲは、残りの行選択線１４と全ての垂直信号線１５との交差部に接続されている。したがって、赤外線検出画素ＩＲと無感度画素ＴＢは、異なる行選択線１４に接続されている。
また、撮像領域１２の外部には、垂直信号線１５の本数と同数個の負荷トランジスタ１８が設けられている。それぞれの負荷トランジスタ１８は、各垂直信号線１５に１対１に対応づけられて配置されている。

さらに、撮像領域１２の外部の列方向における負荷トランジスタ１８と反対側には、垂直信号線１５の本数と同数個の相関２重サンプリング回路６６が設けられている。
相関２重サンプリング回路６６には、結合容量５１、差動アンプ５２、一定電圧電源Ｖ２、フィードバックスイッチ５３及びフィードバック容量５４が設けられている。 差動アンプ５２は、２つの入力端子及び１つの出力端子を含み、２つの入力端子に入力される電位の差に相当する電位を出力端子から出力する。

また、撮像領域１２の外部の列方向における相関２重サンプリング回路６６と同じ側には、相関２重サンプリング回路６６の個数と同数の水平選択トランジスタ２６が設けられている。それぞれの水平選択トランジスタ２６は、相関２重サンプリング回路６６に１対１に対応づけられて配置されている。

次に、第３の実施形態に係る固体撮像素子の接続関係について説明する。
相関２重サンプリング回路６６における結合容量５１の一端には、垂直信号線１５の他端が接続されている。結合容量５１の他端には、相関２重サンプリング回路６６における差動アンプ５２の正極が接続されている。相関２重サンプリング回路６６における差動アンプ５２の負極には一定電位Ｖ２が印加される。相関２重サンプリング回路６６におけるフィードバックスイッチ５３とフィードバック容量５４は並列に接続されている。そして、並列に接続されたフィードバックスイッチ５３及びフィードバック容量５４の一端は共に、差動アンプ５２の正極に接続され、他端は共に、差動アンプ５２の出力端子に接続されている。
相関２重サンプリング回路６６における差動アンプ５２の出力端子は、それぞれの相関２重サンプリング回路６６に対応づけられた水平選択トランジスタ２６のソース・ドレインの一方に接続されている。

（第３の実施形態に係る固体撮像素子の動作）
次に、第３の実施形態に係る固体撮像素子の動作について説明する。
本実施形態においては、無感度画素ＴＢと赤外線検出画素ＩＲは別の行選択線１４に接続されることになり、それらの行選択線１４は別の時間に駆動電位が印加されるため、無感度画素ＴＢと赤外線検出画素ＩＲとの出力電位を同時に比較することができない。
そのため、時間をずらして無感度画素ＴＢ及び赤外線検出画素ＩＲに駆動電位を印加し、両画素の出力電位の差を増幅して出力する回路を採用する。

まず第一の期間に、無感度画素ＴＢが接続された行選択線１４に、駆動電位としてバイアス電位Ｖ_ｄを印加する。そうすると、垂直信号線１５の電位は（Ｖ_ｄ−Ｖ_ｆ０）となる。この電位値を、ここでは例えば１．０Ｖとする。
このとき、フィードバックスイッチ５３をオン（短絡）とすると、差動アンプ５２及びフィードバックスイッチ５３による回路は、ボルテージフォロワ回路と同様の働きをする。したがって、差動アンプ５２の入力電位と出力電位が、一定電圧電源Ｖ２と等しくなる。ここで一定電位Ｖ２は全列の差動アンプ５２に与えられる一定電位であり、例えば１．５Ｖとする。このとき、結合容量５１の垂直信号線１５が接続された一端の電位は１．０Ｖ、結合容量５１の差動アンプ５２が接続された他端の電位は１．５Ｖとなる。続いて、フィードバックスイッチ５２をオフ（開放）とすると、上記の電位関係は保たれたままとなる。

次に、第二の期間に、赤外線検出画素ＩＲが接続された行選択線１４に、駆動電位としてバイアス電位Ｖ_ｄを印加すると、垂直信号線１５の電位はＶ_ｄ−（Ｖ_ｆ０−Ｖ_ｓｉｇ）となる。この電位を、例えば１．００１Ｖとする。
そうすると、結合容量５１の両端電位差は保たれているため、第一の期間よりも結合容量５１の垂直信号線１５が接続された一端の電位が０．００１Ｖ高くなる。それにより、結合容量５１の差動アンプ５２が接続された他端の電位も高くなり、１．５０１Ｖとなる。
そのとき、差動アンプ５２のゲインが十分に高いとすると、結合容量５１、差動アンプ５２、フィードバック容量５４で構成される相関２重サンプリング回路６６は積分回路となる。結合容量５１の容量値をＣ_ｃ、フィードバック容量５４の容量値をＣ_ｆｂとすると、出力される電位は、（Ｃ_ｃ／Ｃ_ｆｂ）・Ｖ_ｓｉｇとなる。例えば、Ｃ_ｃを５ｐＦ、Ｃ_ｆｂを０．５ｐＦとすると、出力電位は、（５／０．５）・０．００１より、０．０１Ｖとなり、赤外線検出画素ＩＲにおける赤外線吸収による電位の変化Ｖ_ｓｉｇが１０倍増幅される。

（第３の実施形態に係る固体撮像素子の効果）
次に、第３の実施形態に係る固体撮像素子の効果について説明する。
第２の実施形態で述べたシェーディングによりダイオードに供給される駆動電位Ｖ_ｄが垂直信号線毎に異なっている場合でも、本実施形態においては、差動アンプ５２の出力電位にＶ_ｄが全く反映されないため、シェーディングを打ち消すことができる。
よって、感度の高い固体撮像素子を提供することができる。

なお、本実施形態においては、熱電変換部３２として、ｐｎダイオード１６を用いたが、他の部材を設けて熱電変換部３２としてもよい。他の熱電変換部の材料としては、酸化バナジウム、アモルファスシリコン、アモルファスのシリコンゲルマニウムが挙げられる。これらの材料は、感度が優れている特徴を持つ。

以上説明した実施形態によれば、感度の向上を図ることができる固体撮像素子を提供することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１、２、３：固体撮像素子、１１：半導体基板、１２：撮像領域、１４：行選択線、１５：垂直信号線、１６：ｐｎダイオード、１７：行選択回路、１８：負荷トランジスタ、１９：差動アンプ、２０：参照電位線、２３：ボルテージフォロワ回路、２４：配線、２５：列選択回路、２６：水平選択トランジスタ、２８：支持基板、２９：ＢＯＸ層、３０：シリコン層、３２：熱電変換部、３３、３３ａ、３３ｂ：支持部、３４、３４ａ、３４ｂ、３４ｃ：接続配線、３５：赤外線吸収膜、３６、３６ａ、３６ｂ：画素配線、３９：エッチング用溝、４０：負荷トランジスタ、４１：配線層、４２：凹部、４３、４３ａ、４３ｂ：隙間、５１：結合容量、５２：差動アンプ、５３：フィードバックスイッチ、５４：フィードバック容量、５５：駆動電位発生回路、５６、５８：電源線、５７、５９：電源信号線、６０：出力端子、６１：絶縁材料、６２、６２ａ、６２ｂ、６２ｃ、６２ｄ：コンタクト、６６：相関２重サンプリング回路、ＩＲ：赤外線検出画素、ＴＢ：無感度画素、Ｖ２：一定電位

Claims (1)

1. 半導体基板に設けられ、赤外線を受光すると出力電位が変動する赤外線検出画素と、
   前記半導体基板に設けられ、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、
   前記半導体基板に設けられ、前記無感度画素に接続され、前記無感度画素に駆動電位を印加する第１の行選択線と、
   前記半導体基板に設けられ、前記赤外線検出画素に接続され、前記赤外線検出画素に駆動電位を印加する第２の行選択線と、
   前記半導体基板上に設けられ、前記第１及び第２の行選択線を順次選択して前記駆動電位を印加する駆動回路と、
   前記半導体基板に設けられ、前記赤外線検出画素及び前記無感度画素の双方に接続された垂直信号線と、
   前記半導体基板に設けられ、前記垂直信号線の一端に接続され、一定電流を流す第１の負荷トランジスタと、
   前記半導体基板に設けられ、前記垂直信号線の他端に接続され、前記第１の行選択線が選択されたときに入力される第１の電位を保持し、前記第１の電位と、前記第２の行選択線が選択されたときに入力される第２の電位との差に対応する電位を出力する相関２重サンプリング回路と、
   を備え、
   前記第１の行選択線は、第１方向に延び、
   前記第２の行選択線は、前記第１方向に延び、複数本設けられており、
   前記垂直信号線は、前記第１方向に対して交差する第２方向に延び、複数本設けられており、
   前記赤外線検出画素及び前記無感度画素はそれぞれ複数設けられており、
   前記第１の負荷トランジスタは、前記垂直信号線と同数設けられ、前記垂直信号線と１対１に対応づけられて接続され、
   前記相関２重サンプリング回路は、前記複数本の垂直信号線と同数個設けられ、前記複数本の垂直信号線と１対１に対応づけられて、前記対応づけられた垂直信号線に接続され、
   前記複数の赤外線検出画素は、前記複数本の第２の行選択線のそれぞれと前記複数本の垂直信号線のそれぞれとの間に接続され、
   前記複数の無感度画素は、前記第１の行選択線と前記複数本の垂直信号線との間に接続され、
   前記相関２重サンプリング回路は、
   一方及び他方の入力端子と１つの出力端子を有し、前記一方及び他方の入力端子に入力された電位の差に相当する電位を出力する差動アンプと、
   一端が前記垂直信号線に接続され、他端が前記差動アンプの一方の入力端子に接続された結合容量と、
   一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバックスイッチと、
   一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバック容量と、
   を有し、
   前記差動アンプの前記他方の入力端子には、一定電位が入力されており、
   前記複数本の垂直信号線は、第１の前記垂直信号線と、第２の前記垂直信号線と、を有し、
   前記第１の行選択線の、前記第１の前記垂直信号線に接続された前記無感度画素に接続された位置における第３の電位と、前記第１の行選択線の、前記第２の前記垂直信号線に接続された前記無感度画素に接続された位置における第４の電位と、は、互いに異なり、
   前記第２の行選択線の、前記第１の前記垂直信号線に接続された前記無感度画素に接続された位置における第５の電位と、前記第２の行選択線の、前記第２の前記垂直信号線に接続された前記無感度画素に接続された位置における第６の電位と、は、互いに異なり、
   前記第３の電位と前記第４の電位との差と、前記第５の電位と前記第６の電位との差と、は、等しいことを特徴とする固体撮像素子。

Images