JP5751265B2 - 高周波モジュール - Google Patents

Description

本発明は、無線通信装置のアンテナフロントエンドなどに用いられる高周波モジュールに関する。

無線通信装置のアンテナフロントエンドは、スイッチＩＣや、ＳＡＷフィルタ（ＳＡＷデュプレクサ）、整合回路などを積層基板に設け、高周波モジュールとして構成されることがある（例えば、特許文献１参照。）。

図１０は、高周波モジュールの従来例を説明する回路図である。

図１０に示す高周波モジュール１０１は、スイッチＩＣ１０２と、アンテナ整合回路１０３と、送信フィルタ回路１０４と、送信フィルタ回路１０５と、ＳＡＷデュプレクサ１０６と、整合回路１０７と、ＳＡＷデュプレクサ１０８と、整合回路１０９と、を備えている。

高周波モジュール１０１は、単一のアンテナを共用して、複数の通信システムに対応する送信信号と受信信号とを送受波する。スイッチＩＣ１０２は、アンテナ接続ポートＰｓＡと、接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ３，ＰｓＳ４と、を有している。スイッチＩＣ１０２は、接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ３，ＰｓＳ４のいずれかを切り替えてアンテナ接続ポートＰｓＡに接続する。アンテナ整合回路１０３は、アンテナ接続ポートＰｓＡを介してスイッチＩＣ１０２に接続されており、アンテナとスイッチＩＣ１０２との間でインピーダンスを整合させている。送信フィルタ回路１０４は、接続切替ポートＰｓＳ１を介してスイッチＩＣ１０２に接続されており、所定の通信システムの送信帯域の信号を通過させる。送信フィルタ回路１０５は、接続切替ポートＰｓＳ２を介してスイッチＩＣ１０２に接続されており、所定の通信システムの送信帯域の信号を通過させる。ＳＡＷデュプレクサ１０６は、接続切替ポートＰｓＳ３を介してスイッチＩＣ１０２に接続されており、通過帯域の異なる２種のＳＡＷフィルタからなる。整合回路１０７は、ＳＡＷデュプレクサ１０６とスイッチＩＣ１０２との間に接続されており、ＳＡＷデュプレクサ１０６が対応する帯域でのインピーダンスを整合させている。ＳＡＷデュプレクサ１０８は、接続切替ポートＰｓＳ４を介してスイッチＩＣ１０２に接続されており、通過帯域の異なる２種のＳＡＷフィルタからなる。整合回路１０９は、ＳＡＷデュプレクサ１０８とスイッチＩＣ１０２との間に接続されており、ＳＡＷデュプレクサ１０８が対応する帯域でのインピーダンスを整合させている。整合回路１０７と整合回路１０９とは、それぞれ単体のインダクタで構成されている。各インダクタは、それぞれ信号ラインに対して並列に接続されており、一端がグランドに接続されている。

特開２０１１−７７７２３号公報

上述した高周波モジュールのように、信号ラインに対して並列にインダクタを接続して整合回路を構成した場合、スイッチＩＣ側から視て、ＳＡＷデュプレクサが通過帯域よりも低い帯域での減衰量が比較的大きく、通過帯域よりも高い帯域での減衰量が比較的小さいハイパス型の減衰特性となってしまう。このため、受信信号の高調波を十分に減衰させることができず、ＳＡＷデュプレクサやＳＡＷデュプレクサに接続される後段の回路において、受信信号と高調波とによる混変調歪が生じることがあった。

そこで、スイッチＩＣ側から視て、ＳＡＷデュプレクサを、通過帯域よりも高い帯域で減衰量が比較的大きく、通過帯域よりも低い帯域で減衰量が比較的小さくなるローパス型の減衰特性とすることが考えられる。そのためには、整合回路を、信号ラインに対して並列にキャパシタを接続するような構成とするとよい。しかし、その場合に一対の結合電極を設けてキャパシタを構成するならば、積層基板の内部に一対の結合電極を配置するスペースを確保する必要があり、基板サイズが大型化することがあった。

また、整合回路を構成するインダクタや、キャパシタ、整合回路を接続する線路配線などは、積層基板の内層電極として構成されることになるが、整合回路を構成する内層電極が、別の信号ラインに接続される内層電極と結合することによって、アイソレーション特性の劣化や、混変調歪が生じることもあった。

さらには、整合回路を接続する線路配線では、損失やＱ値の劣化などが生じるために線路配線を制限無く伸ばすことができず、また、線路配線で信号の移相が生じてしまう。このため、整合回路の設計では、線路配線の線路長や配置に応じて、他の回路素子の配置や数値設定が必要となり、設計上の制約が大きく設計作業の難度が高かった。

そこで、本発明の目的は、基板サイズの大型化を招くことなく高調波を減衰し、また、別の信号ラインに接続される内層電極が整合回路に結合することを抑制し、その上、線路配線による整合回路の設計制約が小さい高周波モジュールを実現することにある。

この発明の高周波モジュールは、積層基板と、スイッチ回路と、フィルタ回路と、整合回路と、を備える。整合回路は、線路配線と、結合電極と、を備える。積層基板は、積層方向に積層されている複数の絶縁体層、および、前記絶縁体層の層間に設けられている内層電極を有している。スイッチ回路は、アンテナ接続端および複数の接続切替端を有している。フィルタ回路は、スイッチ回路の接続切替端に接続されている。整合回路は、スイッチ回路とフィルタ回路との間でフィルタ回路が対応する帯域でのインピーダンスを整合させている。線路配線は、内層電極の一部であって、スイッチ回路とフィルタ回路との間に接続されている。結合電極は、内層電極の一部であって、グランドに接続されており、絶縁体層のみを介して線路配線の積層方向に対向することにより線路配線に容量結合している。

この構成では、整合回路において、線路配線と結合電極とからなるキャパシタが、線路配線に並列に接続され、そのキャパシタの一端がグランドに接続されることになる。したがって、スイッチ回路から視て、フィルタ回路を、対応する帯域の信号に対する高調波が減衰するローパス型の減衰特性にすることができる。その上、キャパシタを構成する一方の電極として線路配線を用いるために、キャパシタを設けるために追加するスペースを最小限に抑えることができる。さらには、別の信号ラインに接続される内層電極に対して、グランドに接続される結合電極により線路配線が遮蔽されるので、別の信号ラインに接続される内層電極が整合回路に結合することを抑制できる。また、線路配線がキャパシタとして機能するので、線路配線としての損失やＱ値の劣化、信号の移相などが生じることを抑制できる。

上述の高周波モジュールにおいて、整合回路は、線路配線の一端に直列に接続されるインダクタ部を備えていてもよい。

上述の高周波モジュールにおいて、結合電極は、線路配線と対向する領域の一部に開口部を有していてもよい。このようにすれば、線路配線と結合電極とからなるキャパシタンスを低減して調整することができる。

上述の高周波モジュールにおいて、結合電極は、線路配線の積層方向の両側に設けられていると好適である。このようにすれば、線路配線と結合電極とが構成するキャパシタンスが増大するとともに、線路配線の両側が結合電極により遮蔽されるので、より確実に、別の信号ラインに接続される内層電極が整合回路に結合することを防ぐことができる。

上述の高周波モジュールにおいて、結合電極の間に線路配線のみが設けられていると好適である。また、結合電極に対して、線路配線が他の内層電極よりも近接していると好適である。

上述の高周波モジュールにおいて、フィルタ回路を複数備え、少なくとも一つのフィルタ回路は、線路配線と結合電極とからなる整合回路に接続されており、少なくとも他の一つのフィルタ回路は、インダクタのみからなる整合回路に接続されていると好適である。このようにすれば、これらのフィルタ回路の間で、キャパシタを介した結合が発生することが無くなり、アイソレーションを高めることができる。

この発明によれば、整合回路によって、フィルタ回路が対応する帯域の高周波信号に対する高調波を減衰させるローパス型の減衰特性を実現することができ、混変調歪の発生を防ぐことができる。その上、線路配線と結合電極とを配置するためのスペースを最小限に抑えることで、基板サイズの大型化を防ぐことができる。さらには、別の信号ラインに接続される内層電極が整合回路に結合することを防ぐことで、良好なアイソレーション特性を実現できる。また、線路配線としての損失やＱ値の劣化、信号の移相などを抑制することで、線路配線の線路長に係る制約を無くして整合回路の設計作業を容易化することができる。

本発明の第１の実施形態に係る高周波モジュールの模式的な回路図および断面図である。 第１の実施形態に係る高周波モジュールの実施例に係る積層図である。 高周波モジュールの実施例と比較構成例とに係る減衰特性の変化について説明する図である。 本発明の第２の実施形態に係る高周波モジュールの模式的な回路図および断面図である。 本発明の第３の実施形態に係る高周波モジュールの模式的な断面図である。 本発明の第４の実施形態に係る高周波モジュールの模式的な回路図である。 本発明の第５の実施形態に係る高周波モジュールの模式的な断面図である。 本発明の第５の実施形態に係る高周波モジュールの実施例に係る積層図の一部である。 本発明の第６の実施形態に係る高周波モジュールの模式的な断面図である。 従来例に係る高周波モジュールの模式的な回路図である。

まず、本発明の第１の実施形態に係る高周波モジュールについて説明する。

図１（Ａ）は、第１の実施形態に係る高周波モジュールの模式的な回路図である。図１（Ｂ）は、第１の実施形態に係る高周波モジュールの模式的な断面図である。以下の説明では、高周波モジュールにおける断面図中の上側を向く面を上面、断面図中の下側を向く面を下面と言う。

図１（Ａ）に示す高周波モジュール１０は、スイッチＩＣ１２と、アンテナ整合回路１と、送信フィルタ回路２と、送信フィルタ回路３と、ＳＡＷデュプレクサ１３と、整合回路１４と、ＳＡＷデュプレクサ７と、整合回路６と、を備えている。高周波モジュール１０は、単一のアンテナを共用して、複数の通信システムに対応する送信信号と受信信号とを送受波する機能を有している。

高周波モジュール１０は、アンテナ接続ポートＰｍＡと、接続切替ポートＰｍＳ１，ＰｍＳ２，ＰｍＳ３，ＰｍＳ４と、グランド接続ポートＰｍＧｎｄと、を有している。アンテナ接続ポートＰｍＡは、アンテナに接続される。接続切替ポートＰｍＳ１は、図示していない第１の送信回路に接続される。接続切替ポートＰｍＳ２は、図示していない第２の送信回路に接続される。接続切替ポートＰｍＳ３は、図示していない第１の受信回路と第２の受信回路とに接続される。接続切替ポートＰｍＳ４は、図示していない第３の受信回路と第４の受信回路とに接続される。グランド接続ポートＰｍＧｎｄは、グランドに接続される。

また、スイッチＩＣ１２は、アンテナ接続ポートＰｓＡと、接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ３，ＰｓＳ４と、を有している。スイッチＩＣ１２は、接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ３，ＰｓＳ４のいずれかを切り替えてアンテナ接続ポートＰｓＡに接続する機能を有している。アンテナ整合回路１は、アンテナ接続ポートＰｍＡとアンテナ接続ポートＰｓＡとの間に接続されており、アンテナとスイッチＩＣ１２との間でインピーダンスを整合させる。送信フィルタ回路２は、接続切替ポートＰｍＳ１と接続切替ポートＰｓＳ１との間に接続されており、所定の通信システムの送信帯域の信号を通過させる。送信フィルタ回路３は、接続切替ポートＰｍＳ２と接続切替ポートＰｓＳ２との間に接続されており、所定の通信システムの送信帯域の信号を通過させる。ＳＡＷデュプレクサ１３は、接続切替ポートＰｍＳ３と接続切替ポートＰｓＳ３との間に接続されており、対応する通過帯域の異なる２種のＳＡＷフィルタからなる。ＳＡＷデュプレクサ１３は、受信回路側のＳＡＷフィルタに平衡端子を備えている。整合回路１４は、ＳＡＷデュプレクサ１３とスイッチＩＣ１２の接続切替ポートＰｓＳ３との間に接続されており、ＳＡＷデュプレクサ１３が対応する帯域でのインピーダンスを整合させる。ＳＡＷデュプレクサ７は、接続切替ポートＰｍＳ４と接続切替ポートＰｓＳ４との間に接続されており、対応する通過帯域の異なる２種のＳＡＷフィルタからなる。ＳＡＷデュプレクサ７は、受信回路側のＳＡＷフィルタに平衡端子を備えている。整合回路６は、ＳＡＷデュプレクサ７とスイッチＩＣ１２の接続切替ポートＰｓＳ４との間に接続されており、ＳＡＷデュプレクサ７が対応する帯域でのインピーダンスを整合させる。

ここで、整合回路１４は、インダクタＬ１とキャパシタＣ１とで構成されている。インダクタＬ１は、ＳＡＷデュプレクサ１３とスイッチＩＣ１２の接続切替ポートＰｓＳ３との間に直列に接続されている。キャパシタＣ１は、インダクタＬ１に対して並列に接続されており、一端が、インダクタＬ１よりもスイッチＩＣ１２側に接続され、他端が、グランドに接続されている。このような回路構成の整合回路１４を介して、ＳＡＷデュプレクサ１３がスイッチＩＣ１２に接続されているため、スイッチＩＣ１２の接続切替ポートＰｓＳ３から視た、ＳＡＷデュプレクサ１３側の減衰特性は、ＳＡＷデュプレクサ１３の通過帯域よりも低い帯域での減衰量が比較的小さく、通過帯域よりも高い帯域での減衰量が比較的大きいローパス型になっている。したがって、高周波モジュール１０の接続切替ポートＰｍＳ３を、受信信号の高調波が通過することがなく、接続切替ポートＰｓＳ３の後段に接続される受信回路や、ＳＡＷデュプレクサ１３で、受信信号と高調波とによる混変調歪が発生することを防ぐことができる。

整合回路６は、単体のインダクタＬ２で構成されている。インダクタＬ２は、信号ラインに対して並列に接続されており、一端が信号ラインに接続され、他端がグランドに接続されている。このような回路構成の整合回路６を介して、ＳＡＷデュプレクサ７がスイッチＩＣ１２に接続されているため、スイッチＩＣ１２の接続切替ポートＰｓＳ４からみた、ＳＡＷデュプレクサ７側の減衰特性は、ＳＡＷデュプレクサ７の通過帯域よりも低い帯域での減衰量が比較的大きく、通過帯域よりも高い帯域での減衰量が比較的小さいハイパス型になっている。このため、高周波モジュール１０の接続切替ポートＰｍＳ４の後段に接続される受信回路には、受信信号の高調波が通過するおそれがある。しかしながら、整合回路６を、整合回路１４とは異なりインダクタＬ２単体で構成しているために、整合回路６と整合回路１４とがキャパシタおよびグランドを介して結合することを防ぐことができ、整合回路６と整合回路１４とのアイソレーションを高めることができる。

また、図１（Ｂ）に示すように、高周波モジュール１０は、積層基板１１を備えている。積層基板１１は、絶縁体層である複数の誘電体層１１Ａと、内層電極１１Ｂと、ビア電極１１Ｃと、上面電極１１Ｄと、下面電極１１Ｅと、を有している。複数の誘電体層１１Ａは、上下方向を積層方向として互いに積層されている。内層電極１１Ｂは、誘電体層１１Ａの層間に設けられている。ビア電極１１Ｃは、誘電体層１１Ａを上下方向に貫通して設けられており、誘電体層１１Ａの上下に設けられている電極間を接続している。上面電極１１Ｄは、積層基板１１の上面に設けられている。下面電極１１Ｅは、積層基板１１の下面に設けられている。

また、上面電極１１Ｄは、複数のチップ型部品を実装している。複数のチップ型部品には、スイッチＩＣ１２と、ＳＡＷデュプレクサ１３と、ＳＡＷデュプレクサ７（不図示）とが含まれている。したがって、スイッチＩＣ１２の接続切替ポートＰｓＳ３を含む各ポートは、図示していない上面電極１１Ｄを含む、いずれかの上面電極１１Ｄに接続されている。

下面電極１１Ｅは、外部回路に実装される。したがって、高周波モジュール１０のグランド接続ポートＰｍＧｎｄを含む各ポートは、図示していない下面電極１１Ｅを含む、いずれかの下面電極１１Ｅに対応している。

また、積層基板１１は、ビア配線１６Ａと線路配線１７とビア配線１６Ｂとインダクタ部１９とビア配線１６Ｃと内層グランド電極１８Ａ，１８Ｂとを備えている。ビア配線１６Ａと線路配線１７とビア配線１６Ｂとインダクタ部１９とビア配線１６Ｃと内層グランド電極１８Ａ，１８Ｂとは、前述の整合回路１４を構成するものであり、スイッチＩＣ１２とＳＡＷデュプレクサ１３との間に接続されている。インダクタ部１９は、前述のインダクタＬ１を構成するものである。また、線路配線１７と内層グランド電極１８Ａ，１８Ｂとは、前述のキャパシタＣ１を構成するものである。

より具体的には、内層グランド電極１８Ａ，１８Ｂは、それぞれ誘電体層１１Ａ間の異なる界面に設けられており、内層グランド電極１８Ａは内層グランド電極１８Ｂよりも上面側に位置している。

ビア配線１６Ｃは、複数の誘電体層１１に亘って設けられたビア電極１１Ｃから構成されており、内層グランド電極１８Ａよりも上面側に配置され、且つ、ＳＡＷデュプレクサ１３が実装されている上面電極１１Ｄの直下で上下方向に延伸するように設けられ、その上面電極１１Ｄに一端が接続されている。

インダクタ部１９は、複数の内層電極１１Ｂとビア電極１１Ｃとを接続してコイル状に形成されている。インダクタ部１９は、内層グランド電極１８Ａよりも上面側、且つ、ビア配線１６Ｃよりも下面側に配置されており、ビア配線１６Ｃに一端が接続されている。

ビア配線１６Ｂは、複数の誘電体層１１に亘って設けられたビア電極１１Ｃから構成されており、インダクタ部１９の直下で上下方向に延伸するように設けられている。ビア電極１６Ｂは、一端がインダクタ部１９に接続され、他端が内層グランド電極１８Ａと内層グランド電極１８Ｂとに挟まれる誘電体層１１Ａの層間まで、引き出されている。

ビア配線１６Ａは、複数の誘電体層１１に亘って設けられたビア電極１１Ｃから構成されており、スイッチＩＣ１２の接続切替ポートＰｓＳ３が実装されている上面電極１１Ｄの直下で上下方向に延伸するように設けられ、その上面電極１１Ｄに一端が接続されている。また、ビア電極１６Ａは、他端が内層グランド電極１８Ａと内層グランド電極１８Ｂとに挟まれる誘電体層１１Ａの層間まで、引き出されている。

線路配線１７は、内層電極１１Ｂの一部である。つまり、線路配線１７は、内層電極１１Ｂとして構成されており、内層グランド電極１８Ａと内層グランド電極１８Ｂとに挟まれる誘電体層１１Ａの層間に設けられ、ビア配線１６Ａとビア配線１６Ｂとの間に接続されている。この線路配線１７に対して、内層グランド電極１８Ａおよび内層グランド電極１８Ｂは、誘電体層１１Ａのみを間に介して対向すること、つまり平面視で重なることにより容量結合しており、特許請求の範囲に記載の結合電極に相当している。内層グランド電極１８Ａおよび内層グランド電極１８Ｂも、内層電極１１Ｂの一部である。つまり内層グランド電極１８Ａおよび内層グランド電極１８Ｂは、内層電極１１Ｂとして構成されている。

このように、キャパシタＣ１を構成する一方の電極として線路配線１７を用い、キャパシタＣ１を構成する他方の電極として内層グランド電極１８Ａ，１８Ｂを用いるために、キャパシタＣ１を配置するためのスペースを最小限に抑えることができる。したがって、積層基板１１が大型化することを防ぐことができ、小型の高周波モジュール１０を構成することができる。

さらには、内層グランド電極１８Ａ，１８Ｂの間に線路配線１７が挟まれるために、前述の接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ４などに接続される他の内層電極から、線路配線１７が遮蔽される。したがって、線路配線１７と、前述の接続切替ポートＰｓＳ１，ＰｓＳ２，ＰｓＳ４などに接続される他の内層電極との結合を防ぎ、アイソレーション特性を高めることができる。

また、線路配線１７は、通常の配線として機能するのではなく、キャパシタＣ１の一部として機能しているので、線路配線１７の実際の線路長を長くしても、スイッチＩＣ１２とＳＡＷデュプレクサ１３との間の実質的な配線長を短縮することができる。これにより、通常の配線で発生する損失やＱ値の劣化、信号の移相などが生じることを抑制できる。このことにより、整合回路１４の設計において、線路配線１７による設計制約が小さくなり、インダクタ部１９の配置や数値設定の自由度が増し、設計作業が容易化することになる。ここで、線路配線１７の線路の幅を変更することで、キャパシタＣ１のキャパシタンスを調整できる。

次に、第１の実施形態に係る高周波モジュールの具体的な実施例について説明する。図２は、実施例に係る高周波モジュールの積層図である。図２（１）〜（１３）は、実施例に係る高周波モジュールの下面電極と内層電極と上面電極との形態を、積層基板の下面側から順に示す図である。なお、この実施例に係る高周波モジュールは、スイッチＩＣ１２とＳＡＷデュプレクサ１３との間の配線構造および回路構造については、図１で示したものと一致しているが、一部の回路構造および積層構造は、図１で示したものと相違している。

積層基板の下面から第１層目には、下面電極が設けられている。積層基板の下面から第２層目には、内層グランド電極１８Ｂが設けられている。積層基板の下面から第４層目には、線路配線１７が設けられている。積層基板の下面から第５層目には、内層グランド電極１８Ａが設けられているとともに、ビア配線１６Ａ，１６Ｂが露出している。積層基板の下面から第６層目から第８層目までの各層には、インダクタ部１９の一部が設けられているとともに、ビア配線１６Ａが露出している。積層基板の下面から第９層目から第１２層目までの各層には、ビア配線１６Ａ，１６Ｃが露出している。積層基板の下面から第１３層目には、スイッチＩＣ１２が実装される上面電極と、ＳＡＷデュプレクサ１３が実装される上面電極と、を含む複数の上面電極が設けられている。

即ち、積層基板の下面から第４層目に設けられている線路配線１７は、積層基板の下面から第２層目に設けられている内層グランド電極１８Ｂと、積層基板の下面から第５層目に設けられている内層グランド電極１８Ｂとに挟まれており、ビア配線１６Ａとビア配線１６Ｂとの間に接続されている。

ビア配線１６Ａは、積層基板の下面から第４層目から第１３層目に掛けてビア電極のみで構成されており、積層基板の下面から第１３層目でスイッチＩＣ１２が実装される上面電極に接続されている。

ビア配線１６Ｂは、積層基板の下面から第４層目から第６層目に掛けてビア電極のみで構成されており、積層基板の下面から第６層目でインダクタ部１９に接続されている。

また、ビア配線１６Ｃは、積層基板の下面から第９層目から第１３層目に掛けてビア電極のみで構成されており、積層基板の下面から第９層目でインダクタ部１９に接続され、積層基板の下面から第１３層目でＳＡＷデュプレクサ１３が実装される上面電極に接続されている。

次に、上述の実施例に係る高周波モジュールの整合回路を一部変化させた場合の減衰特性の変化について説明する。図３は、上述の実施例（第１の実施例）に係る高周波モジュールと、第２の実施例に係る高周波モジュールと、比較例に係る高周波モジュールとにおいて、スイッチＩＣ１２の接続切替ポートＰｓＳ３から、ＳＡＷデュプレクサ１３側を視た場合の減衰特性を示している。

なお、第１の実施例は、図２に示した構成の高周波モジュールと同様、信号ラインに直列に接続されたインダクタＬ１と、信号ラインに並列に接続されたキャパシタＣ１とからなる整合回路を備える回路構成である。第２の実施例は、信号ラインに並列に接続された単体のキャパシタＣ１からなる整合回路を備える回路構成である。比較例は、整合回路が、信号ラインに並列に接続されたキャパシタではなく、信号ラインに並列に接続された単体のインダクタからなる整合回路を備える回路構成である。

また、ここでは、ＳＡＷデュプレクサ１３を構成する一方のＳＡＷフィルタにおける減衰特性を示している。このＳＡＷフィルタは約１９００ＭＨｚ帯に通過帯域を有するものである。

比較例は、通過帯域よりも低い帯域での減衰量が大きく、通過帯域よりも高い帯域での減衰量が小さいハイパス型の減衰特性となっている。これに対して、第１の実施例も第２の実施例も、比較例に比べて、通過帯域よりも低い帯域での減衰量が小さく、通過帯域よりも高い帯域での減衰量が大きいハイパス型の減衰特性となっている。

より具体的には、ＳＡＷフィルタの２倍高調波の周波数において、比較例に係る減衰量は約−５４．７ｄＢであったのに対して、第１の実施例に係る減衰量は約‐６５．５ｄＢ、第２の実施例に係る減衰量は約‐５８．６ｄＢであり、比較例よりも大きい減衰量が得られている。

したがって、比較例のようなハイパス型の減衰特性では無く、第１および第２の実施例のようなハイパス型の減衰特性を実現することにより、通過帯域の２倍高調波に対する減衰量を大きくでき、混変調歪の発生を抑制できることが分かる。

次に、本発明の第２の実施形態に係る高周波モジュールについて説明する。

図４（Ａ）は、本発明の第２の実施形態に係る高周波モジュールの模式的な回路図である。図４（Ｂ）は、本発明の第２の実施形態に係る高周波モジュールの模式的な断面図である。

図４（Ａ）に示す高周波モジュール２０は、スイッチＩＣ１２と、アンテナ整合回路１と、送信フィルタ回路２と、送信フィルタ回路３と、ＳＡＷデュプレクサ１３と、整合回路２４と、ＳＡＷデュプレクサ７と、整合回路６と、を備えている。

整合回路２４は、第１の実施形態で説明した構成と相違しており、キャパシタＣ１のみから構成されている。即ち、整合回路２４は、第１の実施形態の構成から、信号ラインに対して直列に接続されるインダクタを省いた構成である。

また、図４（Ｂ）に示すように、高周波モジュール２０は、積層基板２１を備えている。積層基板２１は、第１の実施形態で示したインダクタ部と、インダクタ部に接続されているビア配線とを省き、替わりにビア配線２６Ｂを備えた構成である。ビア配線２６Ｂは、ＳＡＷデュプレクサ１３が実装されている上面電極１１Ｄの直下で上下方向に延伸するように設けられている。

この高周波モジュール２０は、図３で減衰特性を示した第２の実施例として説明した構成と、同様の構成である。即ち、信号ラインに対して直列に接続されるインダクタを省いて、信号ラインに対して並列に接続されるキャパシタのみで整合回路を構成したものである。このような構成の場合でも、整合回路とスイッチ回路との接続点からみた、ＳＡＷデュプレクサ側の減衰特性は、ＳＡＷデュプレクサの通過帯域よりも高い帯域での減衰量が比較的大きいローパス型とすることができる。

次に、本発明の第３の実施形態に係る高周波モジュールについて説明する。

図５は、本発明の第３の実施形態に係る高周波モジュールの模式的な断面図である。

図５に示す高周波モジュール３０は、積層基板３１を備えている。積層基板３１は、第１および第２の実施形態で示した２つの内層グランド電極のうち、線路配線１７の上方に位置する内層グランド電極を省いた構成である。このような構成の高周波モジュール３０は、内層グランド電極１８Ｂと線路配線１７とが対向して形成されるキャパシタのみで、整合回路が構成されるため、信号ラインに対して並列に接続されるキャパシタを低減したい場合に好適である。

次に、本発明の第４の実施形態に係る高周波モジュールについて説明する。

図６は、本発明の第４の実施形態に係る高周波モジュールの模式的な回路図である。

図６に示す高周波モジュール４０は、整合回路４６を備えている。整合回路４６は、スイッチＩＣ１２の接続切替ポートＰｓＳ４に接続される整合回路であり、信号ラインに対して並列に接続されるキャパシタＣ２のみで構成されている。即ち、整合回路４６は、スイッチＩＣ１２の接続切替ポートＰｓＳ３に接続される整合回路２４と同様に構成されている。このような構成の高周波モジュール４０は、接続切替ポートＰｓＳ３からＳＡＷデュプレクサ１３側を視た減衰特性だけでなく、接続切替ポートＰｓＳ４からＳＡＷデュプレクサ７側を視た減衰特性も、ローパス型となるため、接続切替ポートＰｓＳ４からの受信信号に対しても、必要な通過帯域よりも高い帯域での減衰量を大きくして、受信信号の高調波を大きく減衰させることができる。

次に、本発明の第５の実施形態に係る高周波モジュールについて説明する。

図７は、本発明の第５の実施形態に係る高周波モジュールの模式的な断面図である。

図７に示す高周波モジュール５０は、積層基板５１を備えている。積層基板５１は、第１乃至第３の実施形態で示した内層グランド電極に、開口部５９を設けた構成である。図８は、この実施形態に係る高周波モジュールの積層図の一部であり、図２と異なる第５層目のみを示している。第５層目には、開口部５９が設けられている。このような構成の高周波モジュール５０は、開口部５９のサイズを調整することにより、内層グランド電極１８Ａ，１８Ｂと線路配線１７とが対向して形成されるキャパシタンスを低減することができる。

次に、本発明の第６の実施形態に係る高周波モジュールについて説明する。

図９は、本発明の第６の実施形態に係る高周波モジュールの模式的な断面図である。

図９に示す高周波モジュール６０は、積層基板６１を備えている。積層基板６１は、第１乃至第３の実施形態および第５の実施形態で示した内層グランド電極に加えて、内層グランド電極６８Ａ，６８Ｂを設けた構成である。内層グランド電極６８Ａ，６８Ｂは、内層グランド電極１８Ａ，１８Ｂよりも線路配線１７に近接する位置に設けられており、内層グランド電極６８Ａ，６８Ｂの間に線路配線１７のみが挟み込まれるようにしている。即ち、全ての信号ラインのうち、線路配線１７が最も内層グランド電極６８Ａ，６８Ｂに近接して対向するように構成されている。このような構成では、内層グランド電極６８Ａ，６８Ｂと線路配線６７とが対向して形成されるキャパシタンスを、より増大させることができる。

以上の実施形態で説明したように、本発明に係る高周波モジュールは構成することができるが、本発明に係る高周波モジュールはそれ以外の構成であってもよい。例えば、以上の実施形態では、スイッチ回路としてスイッチＩＣを採用する例を示したが、スイッチ回路として、ダイオードスイッチを積層基板に設けるようにしてもよい。また、フィルタ回路として、ＳＡＷデュプレクサを採用する例を示したが、フィルタ回路として、単体のＳＡＷフィルタや、受動素子からなるフィルタを設けるようにしてもよい。また、線路配線１７と内層グランド電極との間の誘電体層と、その他の誘電体層とで誘電率を変えることで、キャパシタンスの調整範囲を広くすることができる。なお、絶縁体層は誘電体層に限られず、磁性体など他の絶縁体を絶縁体層として用いることもできる。

Ｃ１，Ｃ２…キャパシタ
Ｌ１…インダクタ
ＰｍＡ，ＰｓＡ…アンテナ接続ポート（アンテナ接続端）
ＰｍＳ１，ＰｍＳ２，ＰｍＳ３，ＰｍＳ４，ＰｓＳ１，ＰｓＳ２，ＰｓＳ３，ＰｓＳ４…接続切替ポート（接続切替端）
ＰｍＧｎｄ…グランド接続ポート
１…アンテナ整合回路
２，３…送信フィルタ回路
６，１４，２４，４６…整合回路
７，１３…ＳＡＷデュプレクサ
１０，２０，３０，４０，５０，６０…高周波モジュール
１１，２１，３１，５１，６１…積層基板
１１Ａ…誘電体層
１１Ｂ…内層電極
１１Ｃ…ビア電極
１１Ｄ…上面電極
１１Ｅ…下面電極
１２…スイッチＩＣ
１５…配線部
１６Ａ，１６Ｂ，１６Ｃ，２６Ｂ…ビア配線
１７，６７…線路配線
１８Ａ，１８Ｂ，６８Ａ，６８Ｂ…内層グランド電極
１９…インダクタ部
５９…開口部

Claims (7)

1. 積層方向に積層されている複数の絶縁体層、および、前記絶縁体層の層間に設けられている内層電極を有する積層基板と、
   アンテナ接続端および複数の接続切替端を有するスイッチ回路と、
   前記スイッチ回路の接続切替端に接続されているフィルタ回路と、
   前記スイッチ回路と前記フィルタ回路との間で、前記フィルタ回路が対応する帯域でのインピーダンスを整合させている整合回路と、
   を備える高周波モジュールであって、
   少なくとも一つの前記整合回路は、
   前記内層電極の一部であって、前記スイッチ回路と前記フィルタ回路との間に接続されている線路配線と、
   前記内層電極の一部であって、グランドに接続されており、前記絶縁体層のみを介して前記線路配線の積層方向に対向することにより前記線路配線に容量結合する結合電極と、を備え、
   前記結合電極と前記線路配線とは全ての内層電極の組み合わせのうち最も近接している、
   高周波モジュール。
2. 前記整合回路は、前記線路配線の一端に直列に接続されるインダクタ部を備える、請求項１に記載の高周波モジュール。
3. 前記結合電極は、前記線路配線と対向する領域の一部に開口部を有する、請求項１または２に記載の高周波モジュール。
4. 前記結合電極は、前記線路配線の積層方向の両側に設けられている、請求項１〜３のいずれかに記載の高周波モジュール。
5. 前記結合電極の間に、前記線路配線のみが設けられている、請求項４に記載の高周波モジュール。
6. 前記結合電極は、前記線路配線が配置される側とは反対側に配置された別の内層電極を介してグランドに接続されている、請求項１〜５のいずれかに記載の高周波モジュール。
7. 前記フィルタ回路を複数備え、少なくとも一つのフィルタ回路は、前記線路配線と前記結合電極とからなる整合回路に接続されており、少なくとも他の一つのフィルタ回路は、インダクタのみからなる整合回路に接続されている、請求項１〜６のいずれかに記載の高周波モジュール。