JP5770100B2 - スプリアス音響モード抑制を持つ集積回路及びその製造方法 - Google Patents

Description

本発明のシステムは概して音響モード抑制を持つ集積回路、例えば集積トランスデューサ回路に関し、より具体的には、スプリアスモード抑制を持つ集積回路（ＩＣ）上に一体化して製造される音響トランスデューサ、及びその製造方法に関する。

超音波トランスデューサは、イメージング、検出などといった多くの目的のために使用される。通常、医用又は他の種類のイメージング用に使用される超音波トランスデューサにおいては、空間を節約しコストと複雑性を減らすために、これらのトランスデューサの音響的能動部位は集積回路（ＩＣ）上に直接製造されるか、又は薄い相互接続層を介してＩＣに接続されることができる。超音波トランスデューサは、シリコンウェハ上に直接製造される容量型微細加工超音波トランスデューサ（ｃＭＵＴ）及び圧電型微細加工超音波トランスデューサ（ｐＭＵＴ）アレイに組み込まれ得る（例えば米国特許第６，４３０，１０９号及び６，４９３，２８８号参照、これらは参照により本明細書に組み込まれる）。

トランスデューサの音響能動部位をＩＣ又はシリコンウェハ上に直接製造することの欠点は、シリコンウェハが、能動素子（例えば音響スタック）と、不要な音響振動を減衰させるために存在し得る任意のロスバッキングとの間にあることである。あいにく、シリコン（Ｓｉ）基板は音響エネルギーの不十分な減衰器であるため、適切な減衰が起こらず、スプリアス音響モードがＩＣにおいて励起され、ＩＣを介して取得される画像に不要なアーチファクトをもたらす可能性がある。

スプリアス音響モードを減衰させる様々な方法が知られている。例えば、参照により本明細書に組み込まれるＳａｖｏｒｄ ｅｔ ａｌ．の米国特許第６，６８５，６４７号、表題"Ａｃｏｕｓｔｉｃ Ｉｍａｇｉｎｇ Ｓｙｓｔｅｍｓ Ａｄａｐｔａｂｌｅ ｆｏｒ Ｕｓｅ ｗｉｔｈ Ｌｏｗ Ｄｒｉｖｅ Ｖｏｌｔａｇｅｓ"は、圧電トランスデューサ（ＰＺＴ）とバッキング層の間に置かれる音響デマッチング層を使用する。音響デマッチング層は好適にはＰＺＴの音響インピーダンスよりも大きい音響インピーダンスを示す。このインピーダンス差は音響エネルギーがバッキングに伝播するのを相当に防ぐが、常にいくらかの音響エネルギーがそれでもやはりバッキングに伝播し、スプリアス音響モードを励起させる可能性がある。

シリコン（Ｓｉ）などのバッキング層は極めて低い音響減衰特性を示すため、例えば初期送信パルスからＳｉバッキング層に漏出する音響エネルギーは、１００マイクロ秒間以上Ｓｉバッキングに蓄積される可能性がある。この時間の間、蓄積されたエネルギーは徐々に音響スタックへ戻って漏出し、受信信号（例えばエコー）と干渉し、画像にアーチファクトを生じる可能性がある。これらのアーチファクトは全体のヘイズとしてあらわれ得るか、又は画像中の特定角度における線など固有の空間特徴を持ち得る。これは、トランスデューサ構造内のＳｉバッキングにおけるスプリアス音響モードに起因するアーチファクト１１０を持つ画像１００である、図１を参照してより明らかに図示される。送信パルスは受信エコーよりもかなり大きい振幅を持つため、アーチファクトを除去するためには高レベルの抑制が実現されなければならない。従って、バッキング内のスプリアス音響モードを抑制するシステム及び方法が必要とされる。

スプリアス音響モードの抑制は、バッキング内に蓄積される音響エネルギーがラム波又は表面波などの様々な負荷平板モード（ｌｏａｄｅｄ ｐｌａｔｅ ｍｏｄｅ）のいずれかにおいて横方向に伝播し得るため、重要である。これらのモードの音速が十分に高く、バッキングが十分に小さい場合、バッキングの多くの横断が蓄積時間（例えば１００マイクロ秒以上）の間になされることができる。従って、この音響エネルギーを減衰させるシステム及び／又は方法が必要とされる。

本発明のシステム、方法、装置及び機器の１つの目的は、従来のシステム及び方法の欠点を克服することである。従って本発明のシステムは、伝播と干渉する、又はその他の方法で例えばシリコン（Ｓｉ）などのＩＣ基板材料の生来非常に低い音響減衰を超える損失を誘導するための、装置及び方法を提供する。減衰方法は、音響モードの伝播と干渉すること、及び／又はＳｉウェハなどの基板のエッジにおける反射を減衰させることを含み得る。

本明細書で使用される通り、スプリアス信号という語は基板に存在し得る不要信号をあらわす。スプリアス信号は、例えばノイズ信号、スプリアス音響モード、音響エネルギー、音響ノイズ、反射、ラム波又は表面波などの様々な負荷平板モードのいずれか、バルク縦波、バルクせん断波、ラム波、ストンレー波、ラブ波、レイリー波、水平せん断波、及び／又は、構造が支持する任意の他の信号若しくは導波モードを含み、これらは通常は構造自体に特有である。

一実施形態例によれば、集積回路（ＩＣ）装置は、対向する第１及び第２の主要側面と、基板の外周を画定する１つ以上のエッジとを持つ基板を含む。基板は半導体材料であり得る。ＩＣ装置はさらに、基板の第１の主要側面上にある１つ以上のトランスデューサ、及び、基板の第２の主要側面とエッジの１つ以上のうちの少なくとも１つに形成される減衰パターンを含み得る。

本発明の装置及びシステム及び方法の適用性のさらなる分野は、以下に提供される詳細な説明から明らかとなるだろう。詳細な説明と具体的実施例は、システム及び方法の実施形態例を示しているが、例示の目的を意図するに過ぎず、本発明の範囲を限定する意図ではないことが理解されるべきである。

本発明の装置、システム及び方法のこれらの及び他の特徴、態様、及び利点は、以下の説明、添付の請求項、及び添付の図面からよりよく理解される。

トランスデューサ構造内のＩＣ又はシリコン基板におけるスプリアス音響モードに起因するアーチファクトを持つ画像である。 本発明のシステムの一実施形態にかかる基板を含むトランスデューサの側面図である。 本発明のシステムの別の実施形態にかかる基板を含むトランスデューサの側面図である。 本発明のシステムの一実施形態にかかる溝のアレイを含む基板の持ち上げられた部分底面図である。 本発明のシステムの一実施形態にかかる複合基板の側面図である。 本発明のシステムの一実施形態にかかる面取りを持つ基板の側面図である。 本発明のシステムの一実施形態にかかる非平行側面を持つ基板の上面図である。 本発明のシステムの一実施形態にかかるトランスデューサアレイの上面図である。 本発明のシステムの一実施形態にかかるトランスデューサを形成するプロセスを示す。

以下の特定の実施形態例の説明は事実上例示に過ぎず、本発明、その応用、又は使用を限定することを決して意図しない。本発明のシステム及び方法の実施形態の以下の詳細な説明において、その一部を成す添付の図面が参照され、図面には記載のシステム及び方法が実施され得る具体的実施形態が例として示される。これらの実施形態は当業者が目下開示のシステム及び方法を実施することができるように十分詳細に記載され、他の実施形態が利用され得ること、及び本発明のシステムの精神及び範囲から逸脱することなく構造的及び論理的変更がなされ得ることが理解されるものとする。

従って以下の詳細な説明は限定的な意味でとられるものではなく、本発明のシステムの範囲は添付の請求項によってのみ規定される。本明細書の図中の参照数字の先頭数字は、複数の図にあらわれる同一部品が同じ参照数字で識別されることを除き、通常は図番号に対応する。さらに、明瞭化を目的に、特定の特徴の詳細な説明は、それらが当業者に明らかであろうときには、本発明のシステムの説明を分かりにくくしないために論じられない。

明瞭化のために、本発明のシステムにかかるトランスデューサ及び／又は基板の部分断面のみが一部の図に示され得る。

本発明のシステムの一実施形態にかかる基板を含むトランスデューサ２００の側面図が図２に示される。トランスデューサ２００は１つ以上のトランスデューサ素子２０４、１つ以上のトレンチ２０６、及び基板２０２を含む。

複数のトランスデューサ素子２０４は、図示の通り基板２０２上に構成されるトランスデューサ素子２０４のアレイを形成するように構成され得る。各トランスデューサ素子２０４は、例えば圧電素子（ＰＺＴ）２１４などの１つ以上の圧電素子を含み得る。例えば層２１０，２１２及び２１６などのマッチング層が、ＰＺＴ２１４からの音響エネルギーを身体に効率的に結合するために含まれ得る。従って周知の通り、層２１０，２１２及び２１６は例えばソーカットなどによってパターン化され得る導電層を含み得る。加えて、２つの電極層２１８，２２０がＰＺＴ層２１４の両側に設けられ得、これは基板２０２に含まれるコントローラなどによって駆動され得る。

典型的なトランスデューサは電極及びマッチング層などの様々な素子を含み、超音波トランスデューサ用のマッチング層構造の設計は当該技術分野で周知であり、例えばＯｓｓｍａｎｎの米国特許第７，４３９，６５６号、表題"Ｍｅｔｈｏｄ ｆｏｒ Ｄｅｓｉｇｎｉｎｇ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒｓ ｗｉｔｈ Ａｃｏｕｓｔｉｃａｌｌｙ Ａｃｔｉｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｅｌｅｃｔｒｏｎｉｃｓ"及びＳａｖｏｒｄ，ｅｔ ａｌ．の米国特許第６，６８５，６４７号、表題"Ａｃｏｕｓｔｉｃ Ｉｍａｇｉｎｇ Ｓｙｓｔｅｍｓ Ａｄａｐｔａｂｌｅ ｆｏｒ Ｕｓｅ ｗｉｔｈ Ｌｏｗ Ｄｒｉｖｅ Ｖｏｌｔａｇｅｓ"に記載のものがあり、これらの各々はその全容が参照により本明細書に組み込まれる。図２にはトランスデューサ素子２０４が垂直配向に示されるが、その１つ以上の層又は部分は例えば水平など他の位置に配向されてもよいことが留意されるべきである。

トレンチ２０６は各トランスデューサ素子２０４の１つ以上の側面上に位置し得る。トレンチ２０６は互いに同じ又は異なる幅及び／又は高さを持ち得る。さらに、トレンチ２０６は基板２０２の一部に及ぶか、及び／又は基板２０２の一部から形成され得る。

基板２０２は上部２０５、底部２０３を持ち得、１つ以上のエッジ２３０の間に及び得る。基板２０２は、その上に載せられるトランスデューサ２０４に適合する１つ以上の材料から形成され得る。例えば、基板２０２は半導体材料（例えばシリコン（Ｓｉ）、ヒ化ガリウムなど）、結晶質（例えば石英又はサファイアなど）、セラミック（例えばアルミナ、窒化ホウ素、ガラスなど）、金属（例えばアルミニウム、黄銅、鉄、銅、タングステン、チタン）、及び／又は、柔軟及び硬質プリント回路を含む幅広いポリマーから形成され得る。トランスデューサ２０４は基板２０２の上部２０５の上に形成されるか、及び／又は取り付けられ得る。さらに、トランスデューサ２０４の一部は基板２０２の上部２０５におけるトレンチ２０７の中に位置し得る。

基板２０２は、スプリアス信号を適切に減衰させる任意の適切な形状及び／又はサイズを持ち得る１つ以上の減衰器２０８を含む減衰パターンを含み得る。例えば、複数の減衰器２０８は、それぞれ低い領域２２２と高い領域２２４が交互になっている角度のある表面のアレイを形成するような形状とサイズであり得る、溝（又はトレンチ）２８０を含み、高い領域２２４は山に対応し低い領域は各々谷に対応する。隣接する山と谷の間の高さの差は互いに等しいように示されるが、隣接する山と谷の高さの差は互いに同じでなくてもよい。さらに、隣接する山及び／又は谷の間の距離は基板２０２の１つ以上の領域において同じであるか又は異なり得る。例えば、ｄ_ｐ１はｄ_ｐ２及び／又はｄ_ｐ３に関して異なり得る。同様に、ｄ_ｖ１はｄ_ｖ２及び／又はｄ_ｖ３に関して異なり得る。

基板２０２のエッジ２３０は音響波を減衰させるための抑制部２３２を含み得る。抑制部２３２は例えば基板２０２の１つ以上のエッジ２３０に沿って位置する面取り２３４を含み得る。しかしながら、抑制部２３２は他の形状、例えば円形、粗面領域、テーパ、非平坦エッジ、及び／又はそれらの組み合わせを含み得る。例えば、基板２０２の１つのエッジ２３０は単一の面取りエッジ２３４を含み、対向エッジ２３０は図２に示される通り２つの面取りエッジ２３４を含み得る。面取りエッジ２３４はスプリアス信号の複数の反射間の干渉を生じ得る。面取りエッジ２３４は方形エッジよりも効率の悪い反射器であり得るため、面取りエッジ２３４は基板２０２内の音響反射を減衰させ得る。従って、スプリアス信号に含まれる音響モードは従来の基板よりもより迅速に消失し得る。

基板２０２はウェハのエッジの１つ以上に隣接して位置する音響減衰材２４０も含み得る。減衰材２４０は音響モードを含むことができるスプリアス信号を減衰させ得る任意の材料を含み得る。例えば、減衰材２４０は充填（ｌｏａｄｅｄ）及び／又は非充填（ｕｎｌｏａｄｅｄ）エポキシ、硬化性エラストマー、例えば室温加硫ゴム（ＲＴＶ）などを含み得る。従って、使用中、エッジからの各反射に対し、減衰材２４０はスプリアス音響モードなどの少なくともいくらかのスプリアス信号エネルギーを吸収し、それらが迅速に減衰され、使用中に受信エコーと干渉しないようにし得る。

従って、抑制領域及び材料を基板のエッジにおいて含むことにより、さもなければ相当のエネルギーを失わずに基板のエッジにおいて何度も反射されかねない、音響波などのスプリアス信号が適切に減衰され、それらがトランスデューサ２００及び／又は基板２０２上の他の部品の動作を妨げないようになり得る。

減衰材２４０もまたそのエッジにおいて面取りを持ち得る。さらに、減衰材２４０は基板２０２の低い領域２２２の部分を満たし、スプリアス信号の少なくとも一部を減衰させ得ることもまた想定される。

本発明のシステムの別の実施形態にかかる基板を含むトランスデューサ３００の側面図が図３に示される。トランスデューサ３００は１つ以上のトランスデューサ素子３０４、１つ以上のトレンチ３０６、及び基板３０２を含む。トランスデューサ素子３０４とトレンチ３０６はそれぞれ図２に示されるトランスデューサ素子２０４とトレンチ２０６と同様であり得る。従って明瞭化のためにこれらの素子はさらに説明しない。例えば、基板３０２の１つ以上のエッジ４３０は面取りなどの１つ以上の減衰部分を含み得る。減衰材もまた、図２に関連して記載された減衰材２４０と同様にエッジにわたって設けられ得る。

図２とは対照的に、基板２０２と同様である図３に示される基板３０２は、メサ３２４を画定する１つ以上のトレンチ３２２を含み得る。メサ３２４の幅Ｗ_Ｍｉ及び／又は高さＨ_Ｍｉ、及び／又はトレンチ３２２の幅Ｗ_Ｔｉ（iは個々のメサ又はトレンチを示す）及び／又は高さＨ_Ｔｉは要望通りのサイズであり得る。従って、メサ３２４の幅Ｗ_Ｍｉ及び／又は高さＨ_Ｍｉ及び／又はメサ３２４間の距離は、必要に応じ、例えば１つ以上の周波数のスプリアス信号を減衰させるために調節されることができる。同様に、トレンチ３２２の幅Ｗ_Ｔｉ及び／又は高さＨ_Ｔｉは、必要に応じ、例えば１つ以上の周波数のスプリアス信号を減衰させるために調節され得る。

従って、隣接するメサ及び／又はトレンチの距離及び／又は高さを変えることによって、メサ及び／又はトレンチは対応する周波数を減衰させるように調整されることができる。従って、特定の不要な音響モードを含むスプリアス信号は本発明のシステムにかかる基板を用いて減衰されうる。

本発明のシステムの一実施形態にかかる溝のアレイを含む、例えばシリコン（Ｓｉ）基板などの溝付き基板４００の持ち上げられた部分底面図が図４に示される。溝付き基板４００は、トランスデューサへの組立前に中に基板４００が切り込まれる（ｓｃｏｒｅｄ）トランスデューサの製造の中間段階である。基板はダイシングテープなどの支持部４１０上に伏せてあり、互いに交差する、例えば互いに垂直である溝の第１及び第２のセット４２０，４３０を持つ。例えば、溝の第１のセット４２０は、隣接する溝が互いに平行にならないように１つ以上の第１の方向にのび得る。

同様に、溝の第２のセット４３０は、第２の溝４３０が第１の溝４２０の１つ以上と交差するように別の方向にのび得る。溝の第１のセット４２０は基板内に１つ以上の山４４０と谷４４５を画定し得、溝の第２のセット４３０は基板内に１つ以上の山４５０と谷４５５を画定し得る。

溝の第１及び第２のセット４２０，４３０が互いに交差するこれらの部分において、山と谷のアレイ形状、例えばピラミッド型部分４６０などの物体が形成され得る。ピラミッド型の物体４６０が示されるが、対応する形状は交差する溝の対応する領域の断面によって画定され得る。例えば、"Ｖ"字型断面を持つ溝４２０，４３０が示されるが、他の溝及び／又はその一部の１つ以上は他の種類の断面を含み得る。例えば、断面は方形、円形及び／又は"Ｕ"字型領域を含み得る。溝４２０，４３０の１つ以上が部分的に基板に広がり得ることもまた想定される。従って、"Ｕ"断面を持つ溝はトレンチとみなされ得る。

基板の１つ以上のエッジは面取り４７０などの１つ以上の減衰部分を含み得る。減衰材４７０もまた、図２に関連して記載された減衰材２４０と同様にエッジにわたって設けられ得る。従来の基板よりも迅速にスプリアス信号を消失させるインコヒーレント反射を作り出すために、任意の他の適切な（ランダム又は非ランダム）パターン及び／又はテクスチャ（溝４２０，４３０とは対照的に、又はそれに加えて）が基板内に位置し得ることもまた想定される。

トレンチ、溝、パターン、及び／又はテクスチャは、基板の下部及び／又はエッジなど、基板内に任意の適切な方法を用いて形成され得る。例えば、適切な方法は化学的及び／又は機械的方法を含む。例えば、溝４２０，４３０を作る１つの方法は、テクスチャアレイを形成するために１つ以上の異なる方向に基板４００の厚さの途中まで切断することである。基板４００の下面をテクスチャ加工する別の方法は、例えば化学及び／又はプラズマエッチングを用いて基板４００の下面に（ランダムに又は非ランダムに）エッチングすることを含み得る。

溝４２０，４３０、又は基板４００上に（例えばその下面上に）形成される他のパターン／テクスチャは、同様の及び／又は異なる形状を持ち得、規則的な及び／又は不規則／ランダムな間隔で繰り返され得る。例えば、単一周波数のスプリアス信号のみが減衰されることが望まれる場合、溝４２０，４３０（又は他のパターン／テクスチャ）はこの特定周波数を減衰させる間隔で繰り返され得る。しかしながら、複数の周波数のスプリアス信号が減衰されることが望まれる場合、溝４２０，４３０（又は他のパターン／テクスチャ）は所望の周波数を減衰させる不規則な、ランダムな、又は非対称なパターンを形成するように形成され得る。しかしながら、溝が一定距離で互いに間隔をあけられ得ることもまた想定される。しかしながらこの場合は、さもなければ一定間隔のためにゆっくりと消失することになる、望ましくない周波数に対する共鳴が減衰されるように、適切な減衰特性が確立されるように注意が払われるべきである。

しかしながら、広帯域の周波数を減衰させるために、不規則な間隔の溝又は他のテクスチャを形成することが望ましい可能性があり、これらは、スプリアス信号を減衰させるためにその反射がインコヒーレントであり破壊的に干渉するように、互いに平行ではない可能性がある。このようにして、スプリアス信号のモードの加速された減衰が実現されることができる。基板の下面上にテクスチャを形成する他の方法は、金網を通すサンドブラスト、レーザーアブレーション、又は化学エッチングを含み得る。従って、基板の裏面上の減衰パターンが形成されることができ、これはスプリアス信号が基板を通って伝播するときにその伝播と干渉し、従って減衰させ得る。

本発明のシステムの一実施形態にかかる複合基板の側面図が図５に示される。トランスデューサ５００（又はその一部）は、複合基板５１１を形成するためにＳｉウェハ５０９などの薄い半導体ウェハを基板５０２に接着又は他の方法で取り付けることによって形成され得る、複合基板５１１を含み得る。基板５０２はスプリアス信号を減衰させるための溝５０６を含むノイズ減衰部を含み得る。音響層５０４は薄い半導体ウェハ５０９が取り付けられる基板５０２の側面に取り付けられる。溝５０６のサイズ、及び基板５０２の厚さとサイズに応じて、複合基板５１１によって与えられる支持なしに製造中に基板５０２を処理することは困難であり得る。従って、これらの状況において、複合基板５１１を使用することが望ましい可能性がある。さらに、溝５０６は音響減衰材で満たされ、すなわちＳｉ基板５０２、減衰材（溝５０６内に満たされる）、及びＳｉウェハ５０９のサンドイッチを形成する。

本発明のシステムの一実施形態にかかる面取りを持つ基板の図が図６に示される。図６に示されるトランスデューサ６００は、基板６０２、必要に応じ相互接続層６９０、及びトランスデューサ素子６０６のうちの１つ以上を含む。相互接続層６９０は、例えば特定用途向け集積回路（ＡＳＩＣ）チップなどのコントローラとトランスデューサ素子間など、様々な素子間の接続を提供する。例として、相互接続層６９０は電気的接続及び／又は機械的支持をもたらすために金属相互接続を埋め込んだエポキシを有する。トランスデューサ素子６０４は高さと幅を持ち、高さと幅を持つ１つ以上のトレンチ６０６によって互いに分離される。空のトレンチ６０６が示されるが、トレンチ６０６は例えば制御コンジット、フィラーなどの素子を含み得る。

層６９０が存在する実施形態において、これは基板６０２と超音波素子６０４の間に位置し、集積チップ（ＩＣ）産業で周知のフリップチップ相互接続プロセスを用いて形成され得る。例えば、金属バンプがＩＣに取り付けられ、バンプは導電性エポキシを用いてトランスデューサ材料に取り付けられる。次に、エポキシアンダーフィル材が残りの空間に流し込まれ、硬化する。

図６に示される通り、基板６０２は上部６０５、底部６０３、及びエッジ６３０を持つ。基板６０２は任意の適切な材料から形成され、例えば任意の適切な半導体材料（例えばＳｉ）を含み得る。基板６０２のエッジ６３０の１つ以上は、例えば所望のスプリアス信号を減衰させるような形状とサイズの面取り６３４など、１つ以上の減衰部分を含み得る。基板６０２の底６０３は減衰パターン６９２を含み、これはエッジ６３０の１つ以上にまで及んでも及ばなくてもよい。

本発明のシステム７００の一実施形態にかかる非平行側面を持つ基板の上面図が図７に示される。基板７０２は上部７０５、底部、及び外周を画定する１つ以上のエッジ７３０Ａ‐Ｄを持つ。超音波トランスデューサアレイ７０４などのトランスデューサアレイは基板７０２の上部７０５上に位置し得る。エッジ７３０Ａ，７３０Ｂ，７３０Ｃ，及び／又は７３０Ｄはスプリアス信号を減衰させるのに適した形状を含み得る。例えば、側面エッジ７３０Ａ及び７３０Ｃは直線部分を含み、互いに平行ではない。従って、非平行側面エッジ（すなわち７３０Ａ及び７３０Ｃ）の間で反射する波は、エッジが平行である場合よりも迅速に消散する。さらに、非平行エッジのバリエーションは、曲線、鋸歯状、又は他の種類の非平坦エッジを含み得る。例えば、上部エッジ７３０Ｄは曲線形状を持ち、下部エッジ７３０は例えば鋸歯状形状を持ち得る粗面である。超音波トランスデューサアレイ７０４は、基板７０２の外周の一部に、外周の他の部分よりも近くなり得るように、例えば上部エッジ７３０Ｄよりも下部エッジ７３０Ｂに近くなるように、基板７０２上に位置し得る。さらに、基板７０４はその底部側上に減衰パターンを含み得る。４つのエッジを持つ基板７０２が図７に示されるが、基板が３又はそれ以上の側面を持ち得ることもまた想定される。さらに側面は等しい長さを持ち得るか、又は互いに異なり得る。基板７０４は任意の適切な半導体材料から形成され得る。

１つ以上の基板のエッジは、他の隣接する基板のエッジに一致するか、又は対応し得ることもまた想定される。例えば、２つの隣接する基板は互いにかみ合うことができる鋸歯状エッジを含み得る。これは図８を参照してより明確に図示され、本発明のシステムの一実施形態にかかるトランスデューサアレイの上面図が示される。トランスデューサアレイ８００はトランスデューサ素子８０４を持つ複数の基板８０２‐１乃至８０２‐４を含む。基板８０２‐１乃至８０２‐４は、基板が互いに隣接して配置されることができるように対応するエッジ８３０を持つ。

基板は、その厚さが、溝がない実施形態において上面と下面の間の厚さであり得るような形状とサイズであるべきである。こうした溝のない実施形態において、基板の厚さ（及び／又は形状／サイズ）は干渉を生じるために適切であるように選ばれ、従ってモードの伝播における高い損失につながる。他の厚さが想定されるが、基板に対する適切な厚さの範囲は例えば３０乃至１００ミクロンであり得る。従って、音響モードは、高い音響損失を持つ損失材料を含み得るＩＣの後ろのバッキング型支持構造の中にエネルギーを漏出し得る。これが有効であるために、損失材料は抑制される音響モードよりも低い音速を持たなければならない。

本発明のシステムの一実施形態にかかるトランスデューサを形成するプロセス９００が図９に示される。プロセス９００は以下のステップ、行為又は動作のうちの１つ以上を含むことができる。さらに、これらのステップの１つ以上は必要であれば組み合わされ、及び／又はサブステップに分離され得る。

ステップＡにおいて、側面図で示される、所望の形状とサイズを持つシリコン（Ｓｉ）などの半導体基板９０２が用意され洗浄される。基板９０２はトランスデューサ素子を駆動するための電子機器を含む集積回路を有する。

ステップＢにおいて、オプションマスク９１３が基板９０２の表面に適用され得る。

ステップＣにおいて、ボイド（トレンチ、溝、又は他の所定パターンを含むことができる）９２２が、基板９０２の一部を除去することによって基板９０２内に画定され得、この一部は例えば化学及び／又は機械的エッチング、機械加工又は切断などの任意の適切な方法を用いて除去され得る。ボイド９２２は、ボイド９２２の間に位置し得る隆起部又はメサ９２４を画定する。

ステップＤにおいて、オプションマスク９１３が基板９０２から除去され得る。

ステップＥにおいて、面取り９３４、鋸歯状パターンなどの（スプリアス信号を減衰させるのに適した）形状を画定するために、基板９０２のエッジ９３０に沿った領域が除去され得る。これは機械加工及び／又は研削プロセスによってなされ得る。

ステップＤ及びＥの間に、最終的に層９０２と９０９の間に必要に応じてさらなる層を形成するために（ステップＧに関連して記載される）、１つ以上の他の層が基板に適用され得る。様々な層が従来の切断、機械加工、及び／又はラッピングプロセスによって形成され得る。或いは又は加えて、ボイド９２２を満たすために様々な層が場所打ち（ｃａｓｔ ｉｎ ｐｌａｃｅ）され、そして任意の所望の厚さに機械加工され得る。ふさわしい材料は高い音響減衰を持つべきであり、例えば固体及び／又はゴム状粒子を充填したエポキシ、又はポリマー含浸多孔質体である。一般的に、場所打ちされない任意の層は、周知のトランスデューサ製造法を用いて組立品に接着される。

ステップＦにおいて、オプション半導体ウェハ９０９が基板９０２に適用されるか、又はその上に形成され得る。半導体ウェハ９０９は、処理中に基板９０２に必要な剛性を与えるような厚さを持つべきである。

ステップＧにおいて、トランスデューサ素子９０４のアレイが基板９０２に取り付けられるか又はその上に形成され、これは例えばＳｕｄｏｌの米国特許出願公報第２００６／０１１６５８４号、表題"Ｍｉｎｉａｔｕｒｉｚｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ"に記載され、これはその全容が参照により本明細書に組み込まれる。このステップはまた、トランスデューサ基板９０２から信号を駆動及び／又は受信するためのビア及び／又は制御回路を形成するステップも含み得る。さらに、このステップはまた、基板９０２上に音響層及び／又は他の回路を形成するステップも含み得る。一実施形態において、基板９０２はこのプロセス９００の前に完全に形成される集積回路を有する。ステップＧにおける任意のさらなる"回路"は例えばＩＣとトランスデューサ素子の間の電気相互接続であり得る。

ステップＨにおいて、上面図に示される基板９０２及び／又は取り付けられた半導体ウェハ９０９は、完成チップ又は集積回路（ＩＣ）９００Ｈの形状を画定するためにダイスカットされ得る。

本発明のシステムはトランスデューサに関して記載されているが、本発明は例えば電源、増幅器、固体メモリなどといったシステムオンチップ（ＳＯＣ）部品を含み得る他の種類のＩＣにも適合し得る。

本発明の特定のさらなる利点及び特徴は、開示を考察する際に当業者に明らかとなり得、或いは本発明の新規のシステム及び方法を利用する人によって経験され得る。勿論、当然のことながら、上記実施形態又はプロセスのいずれか１つが、１つ以上の他の実施形態及び／又はプロセスと組み合わされるか、或いは本発明のシステム、装置及び方法にかかる個別の装置又は装置群の間で分離されるか、及び／又は実行されてもよい。

最後に、上記考察は本発明のシステムの例示に過ぎないことを意図し、添付の請求項をいかなる特定の実施形態又は実施形態のグループにも限定するものと解釈されてはならない。従って、本発明のシステムは実施形態例を参照して特に詳細に記載されているが、また当然のことながら多数の変更及び代替的実施形態が、以下の請求項に記載の本発明のシステムの上位の及び意図された精神と範囲から逸脱することなく、当業者によって考案され得る。従って、明細書と図面は例示とみなされるものであり、添付の請求項の範囲を限定することを意図しない。

添付の請求項の解釈に当たり、以下のことが理解されるべきである。
ａ）"有する"という語は所与の請求項に列挙されたもの以外の要素又は行為の存在を除外しない。
ｂ）ある要素に先行する"ａ"又は"ａｎ"という語はかかる要素の複数の存在を除外しない。
ｃ）請求項における任意の参照符号はその範囲を限定しない。
ｄ）複数の"手段"は、同じ項目又はハードウェア若しくはソフトウェア実装構造若しくは機能によってあらわされ得る。
ｅ）開示された要素のいずれも、ハードウェア部分（例えば離散及び集積電子回路を含む）、ソフトウェア部分（例えばコンピュータプログラミング）、及びそれらの任意の組み合わせを有し得る。
ｆ）ハードウェア部分はアナログ及びデジタル部分の一方又は両方を有し得る。
ｇ）開示された装置又はその一部のいずれも、特に指定のない限り、一緒に組み合わされるか又はさらなる部分に分離されてもよい。
ｈ）特に明示されない限り、行為又はステップの特定の順番は必要とされないことが意図される。
ｉ）"複数の"要素という語は、請求された要素を２つ以上含み、要素の数のいかなる特定の範囲も示唆しない、つまり、複数の要素はわずか２つの要素であってもよく、莫大な数の要素を含んでもよい。

Claims (18)

1. 集積回路装置であって、
   対向する第１及び第２の主要側面、及び基板の外周を画定する１つ以上のエッジを持つ基板であって、半導体材料を有する基板と、
   前記基板の前記第１の主要側面上にある１つ以上のトランスデューサと、
   前記基板の前記１つ以上のエッジに形成される減衰パターンとを有し、
   前記減衰パターンが前記基板の前記第２の主要側面に形成される溝を有する、集積回路装置。
2. 前記減衰パターンが、前記基板の前記１つ以上のエッジのうちの少なくとも１つに形成される面取り、円形、及び鋸歯状パターンのうちの１つ以上を有する、請求項１に記載の集積回路装置。
3. 前記減衰パターンが、前記基板の前記第２の主要側面上にメサを画定するトレンチのアレイを有する、請求項１に記載の集積回路装置。
4. 隣接するトレンチ又はメサの間の距離が異なる、請求項３に記載の集積回路装置。
5. 前記基板が対向する非平行な非隣接側面を有する、請求項１に記載の集積回路装置。
6. 前記エッジの１つ以上のうちの少なくとも１つに取り付けられる減衰材をさらに有し、前記減衰材はポリマーを有する、請求項１に記載の集積回路装置。
7. 前記基板の前記第１の主要側面と前記１つ以上のトランスデューサの間にある音響層をさらに有する、請求項１に記載の集積回路装置。
8. 前記集積回路装置が、半導体材料から形成されるウェハをさらに有し、該ウェハは、前記溝が前記ウェハと前記基板の前記第１の側面の間にあるように前記基板の前記第２の主要側面に重なる、請求項１に記載の集積回路装置。
9. トランスデューサを形成するための方法であって、
   対向する第１及び第２の主要面を持つ閉領域を画定する半導体基板上の１つ以上のエッジを形成するステップと、
   前記半導体基板においてスプリアス信号を減衰させる減衰パターンを形成するために、前記半導体基板の前記１つ以上のエッジの一部分を除去するステップと、
   前記半導体基板の前記第１の主要面上にトランスデューサアレイを形成するステップとを有し、
   前記半導体基板においてスプリアス信号を減衰させる別の減衰パターンを形成するために前記半導体基板の前記第２の主要面から一部分を除去するステップをさらに有する、方法。
10. 前記半導体基板の前記第２の主要面上にウェハを重ねるステップをさらに有する、請求項９に記載の方法。
11. 前記１つ以上のエッジの一部分を除去するステップが、対応するエッジに鋸歯状又は曲線形状を形成するステップを含む、請求項９に記載の方法。
12. 前記第２の主要面から一部分を除去するステップが、メサを画定する山又はトレンチを画定する溝を有するボイドを形成するステップを有する、請求項９に記載の方法。
13. 集積回路装置であって、
    複数の圧電トランスデューサを有するトランスデューサアレイと、
    １つ以上のエッジによって画定される、対向する第１及び第２の主要部分を持つ半導体基板であって、前記トランスデューサアレイは前記第１の主要部分上に位置する、半導体基板と、
    前記半導体基板の前記１つ以上のエッジ上に位置する減衰パターンであって、前記半導体基板内のスプリアス信号を減衰させる減衰パターンとを有し、
    前記減衰パターンが前記基板の前記第２の主要部分に形成される溝を有する、集積回路装置。
14. 前記半導体基板の前記第２の主要部分上に重ねられるウェハをさらに有する、請求項１３に記載の集積回路装置。
15. 前記圧電トランスデューサが容量型微細加工超音波トランスデューサアレイ又は圧電型微細加工超音波トランスデューサアレイを有する、請求項１３に記載の集積回路装置。
16. 前記半導体基板の１つ以上のエッジが面取り部分を有する、請求項１３に記載の集積回路装置。
17. 前記減衰パターンが、前記半導体基板の前記第２の主要部分上に位置する交差する溝又はトレンチを有する、請求項１３に記載の集積回路装置。
18. さらに前記半導体基板の厚さが３０乃至１００ミクロンである、請求項１３に記載の集積回路装置。

Images