JP5886548B2 - 半導体装置 - Google Patents

Description

本発明は、トレンチゲートを有する半導体装置に関する。

半導体装置の一例として、ＩＧＢＴ（Insulated Gate Bipolar Transistor)が知られている。ＩＧＢＴは、低いオン電圧を実現するために、トレンチゲートを備えているとともに、コレクタ電極が半導体層の裏面に設けられ、エミッタ電極が半導体層の表面に設けられている縦型で構成されることが多い。この種の縦型ＩＧＢＴでは、オン電圧をさらに低減化する技術の開発が望まれている。

特許文献１には、低いオン電圧を実現する技術の一例が開示されている。特許文献１には、ＩＧＢＴのボディ領域内にキャリア蓄積層を形成して素子内の正孔濃度を向上させ、低いオン電圧を実現する技術が開示されている。

特開２００５−２１００４７号公報

ところで、ＩＧＢＴが形成されている半導体層に還流用のフリーホイールダイオードを一体で形成する技術が開発されている。特許文献１のキャリア蓄積層をこのようなダイオード内蔵ＩＧＢＴに適用する場合、以下の課題が生じることが本発明者らによって見出された。キャリア蓄積層をＩＧＢＴ範囲とダイオード範囲の双方に形成すると、ダイオード範囲では、ｐ型のアノード領域がｎ型のキャリア蓄積層によって上下に分断される。このため、ダイオード範囲には、上側のｐ型のアノード領域とｎ型のキャリア蓄積層と下側のｐ型のアノード領域とｎ型のカソード領域によって構成されるｐｎｐｎサイリスタが形成されてしまう。ｐｎｐｎサイリスタは、順方向電圧に対する応答性（電流の立ち上がり）が遅い。このため、ダイオード範囲にｐｎｐｎサイリスタが形成されると、ダイオードを介して還流電流を流すときの応答性が悪化してしまう。このような理由から、ダイオード内蔵ＩＧＢＴでは、キャリア蓄積層を半導体層のＩＧＢＴ範囲に選択的に形成することが望まれる。

図６に、ダイオード内蔵ＩＧＢＴにおいて、キャリア蓄積層をＩＧＢＴ範囲に選択的に形成するための工程を示す。図６に示されるように、キャリア蓄積層は、イオン注入技術を利用して形成される。図中の「×」が、キャリア蓄積層用に注入されたイオンの存在範囲を示す。通常、イオン注入は、チャネリング効果を考慮してチルト角を付けて斜め方向から実施される。このため、図６に示されるように、ダイオード範囲にレジスト層Ａが形成されていたとしても、「Ｂ」に示されるように、ＩＧＢＴ範囲とダイオード範囲の間に設けられている境界トレンチゲートＣの側面において、ダイオード範囲の一部にもキャリア蓄積層が形成されてしまう。

例えば、レジスト層Ａを境界トレンチゲートＣを超えてＩＧＢＴ範囲に僅かにオーバーラップさせるように形成すれば、「Ｂ」に示されるように、ダイオード範囲の一部にキャリア蓄積層が形成されてしまうことを防止できるかもしれない。しかしながら、トレンチゲートに充填されているポリシリコンの表面の平坦性は低いことから、そのようなポリシリコンの表面にレジスト層Ａの端部が形成されると、レジスト層Ａの端部の形態が安定しない。このため、レジスト層ＡをＩＧＢＴ範囲に僅かにオーバーラップさせる方法だと、レジスト層Ａの端部の形態が製造バッチ毎にばらつくので、ＩＧＢＴの品質も製造バッチ毎にばらついてしまう。このような事態を避けるために、レジスト層Ａは、境界トレンチゲートの表面を覆わないように、ダイオード範囲に収まっていることが望ましい。しかしながら、上記したように、レジスト層Ａがダイオード範囲に収まっていると、ダイオード範囲の一部にもキャリア蓄積層が形成されてしまう。

キャリア蓄積層は、ダイオード範囲に逆バイアスが印加されたときに（リカバリ時に）、アノードから引き出される正孔に対して障壁を形成する。このため、図６の「Ｂ」に示されるように、ダイオード範囲にキャリア蓄積層が偏在して設けられていると、正孔の排出量に不均一な分布が生じる。不均一に引き出される正孔は、ダイオード範囲に逆バイアスが印加されたときに（リカバリ時に）、破壊の要因となってしまう。

本明細書で開示される技術は、ダイオード内蔵ＩＧＢＴにおいて、ダイオード範囲のリカバリ耐量を改善することを目的としている。

本明細書で開示される技術では、ダイオード範囲に追加のキャリア蓄積層を分散して形成することを特徴としている。これにより、ダイオード範囲では、複数のキャリア蓄積層が分散して設けられているので、形態に関わる不均一性が改善される。この結果、ダイオード範囲の正孔の排出量の不均一性も改善され、リカバリ耐量が改善される。

本明細書で開示される半導体装置は、ＩＧＢＴ範囲とダイオード範囲を有する半導体層と、半導体層の表層部に設けられているトレンチゲートとを備えている。半導体層は、ＩＧＢＴ範囲において、半導体層の裏層部に形成されている第１導電型のコレクタ領域と、半導体層の表層部に形成されている第１導電型のボディ領域と、ボディ領域内に形成されている第２導電型の第１キャリア蓄積層とを有している。半導体層は、ダイオード範囲において、半導体層の裏層部に形成されている第２導電型のカソード領域と、半導体層の表層部に形成されている第１導電型のアノード領域と、アノード領域内に形成されている第２導電型の複数の第２キャリア蓄積層とを有している。トレンチゲートは、半導体層のＩＧＢＴ範囲に設けられている。第１キャリア蓄積層と複数の第２キャリア蓄積層は、半導体層の同一深さに設けられている。複数の第２キャリア蓄積層は、ＩＧＢＴ範囲とダイオード範囲の間に設けられているトレンチゲートから離れた位置に設けられている。さらに、複数の第２キャリア蓄積層は、半導体層の面内において、少なくとも一方向に沿って分散して設けられている。このように、複数の第２キャリア蓄積層がダイオード範囲に分散して設けられていることによって、第２キャリア蓄積層がＩＧＢＴ範囲とダイオード範囲の境界のみに偏在する場合に比して、第２キャリア蓄積層の形態に関わる不均一性が改善され、この結果、ダイオード範囲の正孔の排出量の不均一性も改善され、リカバリ耐量が改善される。

本明細書で開示される半導体装置は、ダイオード範囲において、半導体層の表層部に設けられている複数のダミートレンチゲートをさらに備えているのが望ましい。ダイオード範囲に設けられている複数のダミートレンチゲートは、平面視したときに、少なくとも一方向に沿って繰り返して設けられているのが望ましい。この場合、第２キャリア蓄積層は、複数のダミートレンチゲートの側面に接して設けられているのが望ましい。すなわち、第２キャリア蓄積層は、ダミートレンチゲートの繰り返しパターンに沿って形成されている。このような形態であると、ダミートレンチゲートの繰り返しパターンと第２キャリア蓄積層の繰り返しパターンが一致するので、ダイオード範囲のおける形態の均一性が向上する。

本明細書で開示される半導体装置によると、ダイオード範囲においてキャリア蓄積層が分散して設けられてることにより、リカバリ耐量が改善される。

図１は、実施例の半導体装置の要部断面図を概略して示す図である。 図２は、図１のII-II線に対応した断面図を示す図である。 図３は、実施例の半導体装置の第１及び第２キャリア蓄積層を形成する工程を示す図である。 図４は、実施例の半導体装置の１つの変形例を示す図である。 図５は、実施例の半導体装置の他の１つの変形例を示す図である。 図６は、従来の半導体装置の課題を説明する図である。

本明細書で開示される技術の特徴を整理しておく。
（第１特徴）ＩＧＢＴ範囲のボディ領域とダイオード範囲のアノード領域は、同一の製造工程で形成される。このため、ＩＧＢＴ範囲のボディ領域とダイオード範囲のアノード領域は、厚みが等しく、厚み方向の不純物濃度の分布が一致している。
（第２特徴）ダイオード範囲には、複数のダミートレンチゲートが形成されている。隣り合うダミートレンチゲートの間において、一方のダミートレンチの側面に接して第２キャリア蓄積層が形成されており、他方のダミートレンチゲートの側面に接して第２キャリア蓄積層が形成されており、それらの第２キャリア蓄積層は隣り合うダミートレンチゲートの間において離反している。このため、隣り合うダミートレンチゲートの間において、ボディ領域は厚み方向に分断されていない。
（第３特徴）第２特徴において、一方のダミートレンチゲートの側面に設けられている第２キャリア蓄積層の横方向の長さは、他方のダミートレンチゲートの側面に設けられている第２キャリア蓄積層の横方向の長さに一致する。

図１に、半導体装置１の要部断面図を概略して示す。図２に、図１のII-II線に対応した断面図を示す。半導体装置１は、縦型のダイオード内蔵ＩＧＢＴであり、シリコン単結晶の半導体層２０と、半導体層２０の裏面に形成されているアルミニウムの裏面電極１０と、半導体層２０の表面に形成されているアルミニウムの表面電極３０とを備えている。半導体層２０は、ＩＧＢＴ範囲とダイオード範囲に区画されている。ＩＧＢＴ範囲にはノンパンチスルー型のＩＧＢＴ構造が形成されており、ダイオード範囲にはＰＩＮ型のダイオード構造が形成されている。裏面電極１０は、ＩＧＢＴ範囲ではコレクタ電極と称され、ダイオード範囲ではカソード電極と称されてもよい。表面電極３０は、ＩＧＢＴ範囲ではエミッタ電極と称され、ダイオード範囲ではアノード電極と称されてもよい。

半導体層２０は、ダイオード範囲において、ｎ^＋型のカソード領域２１とｎ^＋型のバッファ領域２２とｎ⁻型の低濃度領域２３とｐ型のアノード領域２４を有している。カソード領域２１とバッファ領域２２は、イオン注入技術を利用して、半導体層２０の裏層部に形成されている。アノード領域２４は、イオン注入技術を利用して、半導体層２０の表層部に形成されている。低濃度領域２３は、半導体層２０に他の半導体領域を形成した残部である。

半導体層２０は、ＩＧＢＴ範囲において、ｐ^＋型のコレクタ領域２９とｎ^＋型のバッファ領域２２とｎ⁻型の低濃度領域２３とｐ型のボディ領域２７とｎ^＋型のエミッタ領域２６とを有する。コレクタ領域２９とバッファ領域２２は、イオン注入技術を利用して、半導体層２０の裏層部に形成されている。ボディ領域２７とエミッタ領域２６は、イオン注入技術を利用して、半導体層２０の表層部に形成されている。低濃度領域２３は、半導体層２０に他の半導体領域を形成した残部である。ここで、ＩＧＢＴ範囲とは、半導体層２０の裏面にコレクタ領域２９が形成されている半導体層２０の一部である。また、ダイオード範囲とは、半導体層２０の裏面にカソード領域２１が形成されている半導体層２０の一部である。

バッファ領域２２は、ＩＧＢＴ範囲とダイオード範囲において共通であり、同一の製造工程で作成される。このため、バッファ領域２２の厚み方向の濃度分布は、ＩＧＢＴ範囲とダイオード範囲において一致している。ボディ領域２７とアノード領域２４も、同一の製造工程で作成される。このため、ボディ領域２７の厚み方向の濃度分布とアノード領域２４の厚み方向の濃度分布が一致している。

半導体装置１はさらに、ＩＧＢＴ範囲に設けられてる複数のトレンチゲート４６と、ダイオード範囲に設けられている複数のダミートレンチゲート４３とを備えている。図２に示されるように、複数のトレンチゲート４６と複数のダミートレンチゲート４３はいずれも、平面視したときに（ｚ軸方向から観測したときに）、ｙ軸方向に沿って伸びているとともに、半導体層２０の面内において、ｘ軸方向に繰り返して設けられており、ストライプ状に配置されている。隣り合うトレンチゲート４６の間隔は、いずれの隣り合うトレンチゲート４７を選択しても一定である。同様に、隣り合うダミートレンチゲート４３の間隔は、いずれの隣り合うダミートレンチゲート４３を選択しても一定である。なお、複数のトレンチゲート４６のうち、ＩＧＢＴ範囲とダイオード範囲の間に設けられているトレンチゲート４６を特に、境界トレンチゲート４６と称する。

トレンチゲート４６は、ポリシリコンのトレンチゲート電極４４と、そのトレンチゲート電極４４を被覆している酸化シリコンのゲート絶縁膜４５を有している。トレンチゲート電極４４は、図示しないゲート配線に電気的に接続されており、駆動電圧が供給される。トレンチゲート電極４４は、エミッタ領域２６と低濃度領域２３の間のボディ領域２７に、ゲート絶縁膜４５を介して対向している。

ダミートレンチゲート４３は、ポリシリコンの導電部４１と、その導電部４１を被覆する酸化シリコンの絶縁被覆部４２を有している。導電部４１は、表面電極３０に電気的に接続されている。なお、導電部４１は、表面電極３０に代えて、図示しないゲート配線に電気的に接続されていてもよく、あるいは、その他の配線に接続されていてもよい。トレンチゲート４６とダミートレンチゲート４３は、同一の製造工程で作成される。

半導体装置１はさらに、ＩＧＢＴ範囲に設けられているｎ型の第１キャリア蓄積層２８と、ダイオード範囲に設けられているｎ型の複数の第２キャリア蓄積層２５とを備えている。第１キャリア蓄積層２８は、ボディ領域２７内に設けられており、ボディ領域２７によって低濃度領域２３及びエミッタ領域２６から隔てられている。このため、第１キャリア蓄積層２８の電位はフローティングである。複数の第２キャリア蓄積層２５は、アノード領域２４内に設けられており、アノード領域２４によって低濃度領域２３から隔てられている。このため、第２キャリア蓄積層２５の電位もフローティングである。

第１キャリア蓄積層２８と複数の第２キャリア蓄積層２５は、半導体層２０の共通の深さに設けられており、半導体層２０の同一面内に配置されている。図２に示されるように、第１キャリア蓄積層２８は、ＩＧＢＴ範囲の全域に亘って設けられている。換言すると、第１キャリア蓄積層２８は、隣り合うトレンチゲート４６の間において、一方のトレンチゲート４６の側面から他方のトレンチゲート４６の側面まで連続して設けられており、ボディ領域２７を上下に分断している。

複数の第２キャリア蓄積層２５は、ｘ軸方向に沿って分散して設けられており、ダミートレンチゲート４３の側面に接触して設けられている。また、第２キャリア蓄積層２５は、ダミートレンチゲート４３の側面に沿ってｙ軸方向に伸びて形成されている。複数の第２キャリア蓄積層２５は、隣り合うダミートレンチゲート４３の間において、一方のダミートレンチゲート４３の側面から他方のダミートレンチゲート４３の側面まで連続して設けられていない。一方のダミートレンチゲート４３の側面に設けられている第２キャリア蓄積層２５の横方向（ｘ軸方向）の長さは、他方のダミートレンチゲート４３の側面に設けられている第２キャリア蓄積層２５の横方向（ｘ軸方向）の長さに一致する。図１及び図２に示されるように、ダイオード範囲では、複数の第２キャリア蓄積層２５が分散して形成されており、隣り合うダミートレンチゲート４３の間を単位とすると、各単位の形態が一致している。

次に、半導体装置１の動作を説明する。半導体装置１は、例えば、モータ等の負荷に接続されるインバータ回路に用いられる。このようなインバータ回路では、ＰＭＷ制御に応じてＩＧＢＴ範囲がオフしているときに、ダイオード範囲には還流電流が流れる。第２キャリア蓄積層２５は、還流電流が流れるときに、表面電極３０から注入される正孔に対して障壁を形成する。半導体装置１では、上記したように、各単位の形態が一致しているので、正孔の注入量に関して各単位で均一となる。次に、ダイオード範囲に逆バイアスが印加されると（リカバリ時に）、注入された正孔はアノード電極３０から排出される。このとき、第２キャリア蓄積層２５は、アノード電極３０から排出される正孔に対して障壁を形成する。半導体装置１では、上記したように、各単位の形態が一致しているので、正孔の排出量に関して各単位で均一となる。このように、半導体装置１では、半導体層２０の面内で観測したときに、ダイオード範囲における正孔の注入量及び排出量が均一化されている。この結果、高電圧が印加されるリカバリー時に流れる電流量が均一化され、高いリカバリ耐量を有することが可能となる。

図３に、第１キャリア蓄積層２８と複数の第２キャリア蓄積層２５を形成する工程を示す。図３に示されるように、半導体層２０のダイオード範囲にレジスト５０が選択的に形成されている。さらに、レジスト５０は、ダイオード範囲のアノード領域２４の表面に選択的に形成されており、ダミートレンチゲート４３の表面を露出するように形成されている。レジスト５０がこのようにパターニングされると、チルト角を付けてイオン注入を実施したときに、ＩＧＢＴ範囲の全域には所定深さにイオンが注入され（２８ａ参照）、ダイオード範囲ではダミートレンチゲート４３の側面に沿って所定深さにイオンが注入される（２５ａ参照）。この結果、図１に示す半導体装置１が製造される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ダイオード範囲には、ダミートレンチゲートが設けられていなくてもよい。この場合も、複数の第２キャリア蓄積層がアノード領域内に分散して設けられていることにより、リカバリ耐量が改善される。
また、図４及び図５に示すように、終端範囲の耐圧構造６２内に、第３のキャリア蓄積層６４が設けられていてもよい。耐圧構造６２は、ｐ型の拡散領域であり、ＩＧＢＴ範囲のボディ領域２７及びダイオード範囲のアノード領域２４よりも深く形成されている。第３のキャリア蓄積層６４は、ＩＧＢＴ範囲の第１キャリア蓄積層２８とダイオード範囲の複数の第２キャリア蓄積層２５と共通の深さに設けられており、半導体層２０の同一面内に配置されている。図４では、第３のキャリア蓄積層６４がダイオード範囲との境界のみに設けられており、図５では、複数の第３のキャリア蓄積層６４が耐圧構造６２内に分散して設けられている。このように、第３のキャリア蓄積層６４が耐圧構造６２内に設けられていると、リカバリ時に流れる耐圧構造６２付近の電流（耐圧構造６２の表面をアノードとする寄生ダイオードのリカバリ電流）が不均一に流れることを抑制し、電流集中による破壊を抑制するという効果を有することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２０：半導体層
２１：カソード領域
２４：アノード領域
２５：第２キャリア蓄積層
２７：ボディ領域
２８：第１キャリア蓄積層
２９：コレクタ領域
４３：ダミートレンチゲート
４６：トレンチゲート

Claims (1)

1. 半導体装置であって、
   ＩＧＢＴ範囲とダイオード範囲を有する半導体層と、
   前記半導体層の表層部に設けられている複数のトレンチゲートと、
   前記半導体層の表層部に設けられている複数のダミートレンチゲートと、を備えており、
   前記半導体層は、前記ＩＧＢＴ範囲において、前記半導体層の裏層部に形成されている第１導電型のコレクタ領域と、前記半導体層の表層部に形成されている第１導電型のボディ領域と、前記ボディ領域内に形成されている第２導電型の第１キャリア蓄積層とを有しており、
   前記半導体層は、前記ダイオード範囲において、前記半導体層の裏層部に形成されている第２導電型のカソード領域と、前記半導体層の表層部に形成されている第１導電型のアノード領域と、前記アノード領域内に形成されている第２導電型の複数の第２キャリア蓄積層とを有しており、
   前記複数のトレンチゲートは、前記半導体層の前記ＩＧＢＴ範囲に設けられており、
   前記複数のダミートレンチゲートは、前記半導体層の前記ダイオード範囲に設けられており、平面視したときに、少なくとも一方向に沿って繰り返して設けられており、
   前記第１キャリア蓄積層と前記複数の第２キャリア蓄積層は、前記半導体層の同一深さに設けられており、
   前記複数の第２キャリア蓄積層は、前記ＩＧＢＴ範囲と前記ダイオード範囲の間に設けられているトレンチゲートから離れた位置において、且つ半導体層の面内において、少なくとも一方向に沿って分散して設けられており、
   隣り合うトレンチゲートの間において、一方のトレンチゲートの側面から他方のトレンチゲートの側面まで連続して前記第１キャリア蓄積層が形成されており、
   隣り合うダミートレンチゲートの間において、一方のダミートレンチゲートの側面に接して第２キャリア蓄積層が形成されており、他方のダミートレンチゲートの側面に接して第２キャリア蓄積層が形成されており、それらの第２キャリア蓄積層は前記隣り合うダミートレンチゲートの間において離反している半導体装置。

Images