JP5887403B2 - 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子 - Google Patents

複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子 Download PDF

Info

Publication number
JP5887403B2
JP5887403B2 JP2014512668A JP2014512668A JP5887403B2 JP 5887403 B2 JP5887403 B2 JP 5887403B2 JP 2014512668 A JP2014512668 A JP 2014512668A JP 2014512668 A JP2014512668 A JP 2014512668A JP 5887403 B2 JP5887403 B2 JP 5887403B2
Authority
JP
Japan
Prior art keywords
substrate
base plate
manufacturing
bonded
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014512668A
Other languages
English (en)
Other versions
JPWO2013161906A1 (ja
Inventor
英雄 会田
英雄 会田
奈津子 青田
奈津子 青田
秀俊 武田
秀俊 武田
慶司 本庄
慶司 本庄
仁志 星野
仁志 星野
舞 小笠原
舞 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Namiki Precision Jewel Co Ltd
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namiki Precision Jewel Co Ltd, Disco Corp, Adamant Namiki Precision Jewel Co Ltd filed Critical Namiki Precision Jewel Co Ltd
Priority to JP2014512668A priority Critical patent/JP5887403B2/ja
Publication of JPWO2013161906A1 publication Critical patent/JPWO2013161906A1/ja
Application granted granted Critical
Publication of JP5887403B2 publication Critical patent/JP5887403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0093—Working by laser beam, e.g. welding, cutting or boring combined with mechanical machining or metal-working covered by other subclasses than B23K
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1 ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/11—Separation of active layers from substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic materials other than metals or composite materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic materials other than metals or composite materials
    • B23K2103/52—Ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子に関するものである。
半導体素子などの各種の素子やデバイスを製造する際に、２枚の基板を接合した複合基板が用いられる場合がある。たとえば、半導体ウエハレベルパッケージの製造に際しては、半導体ウエハと支持基板とを接合した複合基板が用いられる（特許文献１）。この技術では、複合基板を構成する半導体ウエハまたは支持基板に対して、その表面から一定深さを持つカットラインが形成される。このため、カットラインを形成した後の加工処理工程において、半導体ウエハおよび／またはキャップウエハに発生する応力はカットラインにより緩和される。その結果、この複合基板の反り量が大幅に低減されるため、カットライン形成後の半導体プロセスにおいて複合基板の搬送エラー等の各種のトラブルの発生や、製品歩留まりの低下等を抑制することができる。
特開２００９−１７７０３４号公報（請求項１、段落番号００１０、００１２等）
特許文献１に例示されたような複合基板を用いて半導体素子などを製造する場合、複合基板を構成する少なくとも一方の基板（第一基板）の接合面は鏡面研磨されていることが望ましい場合が多い。一方、コスト面からは、第一基板の片面のみが鏡面研磨されていることが好ましい。この場合、図１３（Ａ）に示す接合前の状態において、鏡面研磨されていない面が粗面研磨された面１１０ＲＰからなる第一基板１１０Ａ（１１０）は、鏡面研磨された面１１０ＭＰが凹面を成すように反ってしまう。したがって、第一基板１１０Ａの鏡面研磨された面１１０ＭＰを接合面として、第一基板１１０Ａと他の基板（第二基板１２０）とを接合すると、複合基板１００Ａ（１００）の接合界面１０２に空洞Ｖが生じやすくなる（図１３（Ｂ））。従って、接合界面１０２にこのような空洞Ｖが生じた場合、複合基板１００Ａを用いて製造される半導体素子などの最終製品の品質低下や歩留まり低下を招く原因となる。
このような問題を回避するためには、図１４（Ａ）に示す接合前の状態において、両面が鏡面研磨された面１１０ＭＰＡ、１１０ＭＰＢからなる第一基板１１０Ｂ（１１０）を用いることが望ましい。しかし、この場合、研磨コストが大幅に増大する。これに加えて、第一基板１１０Ｂの両面を均等に鏡面研磨した場合でも、第一基板１１０Ｂ（１１０）の両面１１０ＭＰＡ、１１０ＭＰＢは、理論上は完全な平坦面となるはずであるが、実際には研磨ムラに起因して微小なうねりが発生する。このため、このような微小うねりに起因して複合基板１００Ｂ（１００）の接合界面１０２に空洞Ｖが生じる可能性が残る（図１４（Ｂ））。すなわち、第一基板１１０Ｂの両面を鏡面研磨した場合でも、接合界面１０２に空洞Ｖが生じることを十分に抑制できない上に、コストの増大も招く。なお、図１３および図１４では、第二基板１２０として両面が平坦面からなる基板を用いるが、第二基板１２０として、反りを有する基板を用いた場合でも上述した問題は生じ得る。
本発明は上記事情に鑑みてなされたものであり、接合界面における空洞（基板の表面形状に起因する空洞）の発生を抑制することができる複合基板の製造方法、これを用いた半導体素子の製造方法、当該複合基板の製造方法を用いて製造された複合基板および半導体素子を提供することを課題とする。
上記課題は以下の本発明により達成される。すなわち、
本発明の複合基板の製造方法は、少なくとも一方の面が鏡面である第一素板を、鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、該第一素板変形工程を経た後に、第一基板の凸面と、第二基板の一方の面とを接合する接合工程と、を少なくとも経て、第一基板と、該第一基板に対して接合された第二基板とを含む複合基板を製造し、第二基板が、その両面が略平坦面からなる基板、および、第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であることを特徴とする。
さらに、本発明の複合基板の製造方法においては、第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、第一素板が第一素板変形工程を経て第一基板となった後において第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、領域内に熱変性層を形成することにより、第一素板変形工程が実施される。
本発明の複合基板の製造方法の一実施形態は、第一基板と接合される側の面が凸面を成すように反った状態の第二基板が、少なくとも一方の面が鏡面である第二素板を、鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されることが好ましい。
本発明の複合基板の製造方法の他の実施形態は、第二素板に対して、当該第二素板を厚み方向に２分した２つの領域のうち、第二素板が第二素板変形工程を経て第二基板となった後において第一基板と接合される側の領域内に焦点を合わせてレーザを照射して、領域内に熱変性層を形成することにより、第二素板変形工程が実施されることが好ましい。
本発明の複合基板の製造方法の他の実施形態は、レーザの照射が、下記照射条件Ａ、下記照射条件Ｂ及び下記照射条件Ｃから選択されるいずれか１つに記載の照射条件を満たすように実施されることが好ましい。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜４００ｎｍ
・パルス幅：ナノ秒オーダー
＜照射条件Ｂ＞
・レーザ波長：３５０ｎｍ〜２０００ｎｍ
・パルス幅：フェムト秒オーダー〜ピコ秒オーダー
＜照射条件Ｃ＞
・レーザ波長：１０００ｎｍ〜１６００ｎｍ
・パルス幅：ナノ秒オーダー
本発明の複合基板の製造方法の他の実施形態は、第一素板の一方の面が鏡面であり、他方の面が粗面であり、さらに、第一素板は、（１）鏡面側が凹面を成すように反っており、かつ、その曲率が、７．３ｋｍ−１以上３０ｋｍ−１以下の範囲内である素板、および、（２）その両面が略平坦面からなる素板、からなる群より選択されるいずれか１種の素板であることが好ましい。
本発明の複合基板の製造方法の他の実施形態は、第二素板の一方の面が鏡面であり、他方の面が粗面であり、さらに、第二素板は、（１）鏡面側が凹面を成すように反っており、かつ、その曲率が、７．３ｋｍ−１以上３０ｋｍ−１以下の範囲内である素板、および、（２）その両面が略平坦面からなる素板、からなる群より選択されるいずれか１種の素板であることが好ましい。
本発明の複合基板の製造方法の他の実施形態は、第一基板及び第二基板から選択される少なくとも一方の基板の材質が、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣおよびダイヤモンドから選択されるいずれか１種の材料からなることが好ましい。
本発明の複合基板の製造方法の他の実施形態は、第一基板及び第二基板から選択される少なくとも一方の基板の直径が５０ｍｍ以上４５０ｍｍ以下であり、厚みが０．２ｍｍ以上２．０ｍｍ以下であることが好ましい。
第一の本発明の半導体素子の製造方法は、少なくとも一方の面が鏡面である第一素板を、鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、該第一素板変形工程を経た後に、第一基板の凸面と、第二基板の一方の面とを接合する接合工程と、を少なくとも経て、第一基板と、該第一基板に対して接合された第二基板とを含む複合基板を製造した後、複合基板の少なくともいずれか一方の面上に、１層以上の半導体層を含む薄膜を形成する薄膜形成工程をさらに経ることで、第一基板と、該第一基板に対して接合された第二基板と、１層以上の半導体層と、を含む半導体素子を製造し、第二基板が、その両面が略平坦面からなる基板、および、第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であることを特徴とする。
さらに、第一の本発明の半導体素子の製造方法においては、第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、第一素板が第一素板変形工程を経て第一基板となった後において第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、領域内に熱変性層を形成することにより、第一素板変形工程が実施される。
第一の本発明の半導体素子の製造方法の一実施形態は、第一基板と接合される側の面が凸面を成すように反った状態の第二基板が、少なくとも一方の面が鏡面である第二素板を、鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されることが好ましい。
第二の本発明の半導体素子の製造方法は、少なくとも一方の面が鏡面である第一素板を、鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、該第一素板変形工程を経た後に、第一基板の凸面と、第二基板の一方の面とを、１層以上の半導体層を含む薄膜を介して接合する接合工程と、を少なくとも経て、第一基板と、該第一基板に対して、薄膜を介して接合された第二基板とを含む半導体素子を製造し、第二基板が、その両面が略平坦面からなる基板、および、第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であることを特徴とする。
さらに、第二の本発明の半導体素子の製造方法においては、第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、第一素板が第一素板変形工程を経て第一基板となった後において第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、領域内に熱変性層を形成することにより、第一素板変形工程が実施される。
第二の本発明の半導体素子の製造方法の一実施形態は、第一基板と接合される側の面が凸面を成すように反った状態の第二基板が、少なくとも一方の面が鏡面である第二素板を、鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されることが好ましい。
第一および第二の本発明の半導体素子の製造方法の他の実施形態は、薄膜が、少なくとも１層の窒化物半導体層を含むことが好ましい。
本発明の複合基板は、第一基板と、第二基板とを少なくとも有し、第一基板の一方の面と、第二基板の一方の面とが接合されており、第一基板の一方の面が鏡面であり、第一基板を厚み方向に２分した２つの領域のうち、第二基板に接合されている面側の領域内、および、第二基板を厚み方向に２分した２つの領域のうち、第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする。
本発明の複合基板の一実施形態は、第二基板の一方の面が鏡面であることが好ましい。
第一の本発明の半導体素子は、第一基板と、第二基板と、１層以上の半導体層を含む薄膜と、を少なくとも有し、第一基板の一方の面と、第二基板の一方の面とが接合されており、薄膜が、第一基板の第二基板が接合された接合面と反対側の面、および、第二基板の第一基板が接合された接合面と反対側の面、から選択される少なくとも一方の面上に設けられ、第一基板の一方の面が鏡面であり、第一基板を厚み方向に２分した２つの領域のうち、第二基板に接合されている面側の領域内、および、第二基板を厚み方向に２分した２つの領域のうち、第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする。
第二の本発明の半導体素子は、第一基板と、第二基板と、１層以上の半導体層を含む薄膜と、を少なくとも有し、第一基板の一方の面と、第二基板の一方の面とが、薄膜を介して接合されており、第一基板の一方の面が鏡面であり、第一基板を厚み方向に２分した２つの領域のうち、第二基板に接合されている面側の領域内、および、第二基板を厚み方向に２分した２つの領域のうち、第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする。
第一および第二の本発明の半導体素子の一実施形態は、第二基板の一方の面が鏡面であることが好ましい。
第一および第二の本発明の半導体素子の他の実施形態は、薄膜が、少なくとも１層の窒化物半導体層を含むことが好ましい。
本発明によれば、接合界面における空洞（基板の表面形状に起因する空洞）の発生を抑制することができる複合基板の製造方法、これを用いた半導体素子の製造方法、当該複合基板の製造方法を用いて製造された複合基板および半導体素子を提供することができる。
本実施形態の複合基板の製造方法において、接合工程の一例を示す模式断面図である。ここで、図１（Ａ）は、接合を開始した直後の状態を示す図であり、図１（Ｂ）は、接合工程が完了した後の状態、すなわち、本実施形態の複合基板の一例を示す図である。 本実施形態の複合基板の製造方法において、接合工程の他の例を示す模式断面図である。ここで、図２（Ａ）は、接合を開始した直後の状態を示す図であり、図２（Ｂ）は、接合工程が完了した後の状態、すなわち、本実施形態の複合基板の他の例を示す図である。 本実施形態の複合基板の製造方法において、接合工程の他の例を示す模式断面図である。ここで、図３（Ａ）は、接合を開始した直後の状態を示す図であり、図３（Ｂ）は、接合がさらに進行した段階の状態を示す図である。 本実施形態の複合基板の製造方法において、第一素板変形工程を実施する前の第一素板の一例を示す模式断面図である。 本実施形態の複合基板の製造方法において、第一素板変形工程の一例を説明する模式断面図である。ここで、図５（Ａ）は、鏡面が凹面を成した状態の第一素板に対してレーザ照射している状態を示す図であり、図５（Ｂ）は、レーザ照射処理を終えた後の第一基板について示す図である。 図５（Ｂ）に示す第一基板を用いて作製された本実施形態の複合基板の他の例を示す模式断面図である。 本実施形態の複合基板の製造方法において、第一素板変形工程の一例を説明する模式断面図である。ここで、図７（Ａ）は、両面が鏡面研磨された状態の第一素板に対してレーザ照射している状態を示す図であり、図７（Ｂ）は、レーザ照射処理を終えた後の第一基板について示す図である。 本実施形態の複合基板の製造方法において、第二素板変形工程の一例を説明する模式断面図である。ここで、図８（Ａ）は、鏡面が凹面を成した状態の第二素板に対してレーザ照射している状態を示す図であり、図８（Ｂ）は、レーザ照射処理を終えた後の第二基板について示す図である。 図８（Ｂ）に示す第二基板を用いて作製された本実施形態の複合基板の他の例を示す模式断面図である。 内部に熱変性層が形成された第一基板および第二基板の平面方向に対する熱変性層の配置パターン形状の一例を示す平面図である。ここで、ここで、図１０（Ａ）は、複数本のラインを第一基板、第二基板のオリフラ面に対して垂直に形成したストライプ形状を示す平面図であり、図１０（Ｂ）は、複数本のラインを第一基板、第二基板のオリフラ面に対して水平に形成したストライプ形状を示す平面図であり、図１０（Ｃ）は、図１０（Ａ）および図１０（Ｂ）に示す配置パターン形状を組み合わせた格子形状を示す平面図であり、図１０（Ｄ）は、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状を示す平面図であり、図１０（Ｅ）は、同心円状を示す平面図である。 本実施形態の複合基板を用いて作製された第一の本実施形態の半導体素子の一例を示す模式断面図である。ここで、図１１（Ａ）は、複合基板の第一基板側の面に半導体層を含む薄膜が形成された半導体素子について示す図であり、図１１（Ｂ）は、複合基板の第二基板側の面に半導体層を含む薄膜が形成された半導体素子について示す図である。 第二の本実施形態の半導体素子の一例を示す模式断面図である。 片面のみが鏡面研磨された第一基板と、第二基板とを接合して複合基板を製造する場合の問題点について説明する模式断面図である。ここで、図１３（Ａ）は、第一基板と第二基板とを接合する前の状態を示す図であり、図１３（Ｂ）は、第一基板と第二基板とを接合した後の状態（複合基板）を示す図である。 両面が鏡面研磨された第一基板と、第二基板とを接合して複合基板を製造する場合の問題点について説明する模式断面図である。ここで、図１４（Ａ）は、第一基板と第二基板とを接合する前の状態を示す図であり、図１４（Ｂ）は、第一基板と第二基板とを接合した後の状態（複合基板）を示す図である。 Ａｕ接合により接合された、本発明の実施例に係る複合基板の接合界面を示すＳＡＭ写真である。 Ａｕ接合により接合された、比較例に係る複合基板の接合界面を示すＳＡＭ写真である。 円形状基板または素板の反り量から、基板又は素板の曲率を計算する方法を説明する模式説明図である。
（複合基板の製造方法および複合基板）
本実施形態の複合基板の製造方法では、少なくとも一方の面が鏡面である第一素板を、鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、該第一素板変形工程を経た後に、第一基板の凸面と、第二基板の一方の面とを接合する接合工程と、を少なくとも経て、第一基板と、該第一基板に対して接合された第二基板とを含む複合基板を製造する。ここで、第二基板としては、その両面が略平坦面からなる基板、および、第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板が用いられる。
図１は、本実施形態の複合基板の製造方法の接合工程の一例を示す模式断面図であり、具体的には、第二基板としてその両面が略平坦面からなる基板を用いて接合工程を実施する場合について示したものである。また、図２は、本実施形態の複合基板の製造方法の接合工程の一例を示す模式断面図であり、具体的には、第二基板として、第一基板と接合される側の面が凸面を成すように反った基板を用いて接合工程を実施する場合について示したものである。ここで、図１（Ａ）および図２（Ａ）は、接合工程を開始した直後の状態を示したものであり、図１（Ｂ）および図２（Ｂ）は、接合工程が完了した状態、すなわち複合基板について示したものである。
図１（Ａ）および図１（Ｂ）に示すように、第一基板１２Ａ（１２）は、一方の面が鏡面１０Ｍからなり、他方の面が粗面１０Ｒからなる。そして、第一基板１２Ａは、鏡面１０Ｍが凸面を成すように反っている。また、図１（Ｂ）に示す第二基板２２Ａ（２２）は、両面（接合面２０ＴＰ、非接合面２０ＢＴ）が略平坦面からなり、図２（Ｂ）に示す第二基板２２Ｂ（２２）は、一方の面（接合面２０ＴＰ）が凸面を成すように反っている。
ここで、図１（Ａ）および図２（Ａ）に示すように、接合工程を開始した直後では、第一基板１２Ａの凸面である鏡面１０Ｍの略中央部近傍と、第二基板２２の一方の面（接合面２０ＴＰ）の略中央部近傍とが接触する。そして、接合工程の進行に伴い、鏡面１０Ｍと接合面２０ＴＰとの接触領域は、第一基板１２Ａおよび第二基板２２の中央部側から周縁部側へと広がり、接合工程が完了した時点で、図１（Ｂ）および図２（Ｂ）に示すように鏡面１０Ｍの全面と接合面２０ＴＰの全面とが接触する。これにより、図１（Ｂ）に示すような第一基板１２Ａと第二基板２２Ａとを含む複合基板３０Ａ（３０）や、図２（Ｂ）に示すような第一基板１２Ａと第二基板２２Ｂとを含む複合基板３０Ｂ（３０）を得ることができる。
図１および図２に例示したような接合工程を実施した場合、接合工程開始前において、凸面である鏡面１０Ｍと接合面２０ＴＰとの間に存在する空気、あるいは、空気および接着剤などの流動性部材は、鏡面１０Ｍおよび接合面２０ＴＰの略中央部側から周縁部側の方向（図中、矢印ＥＸ１方向）へと徐々に押し出される。すなわち、接合時において、空気は、鏡面１０Ｍと接合面２０ＴＰとの間に巻き込まれることなく、外部へと確実に追い出される。このため、複合基板３０を構成する第一基板１２と第二基板２２との接合界面３２には、図１３および図１４に例示したような空洞Ｖの発生を防止でき、あるいは、仮に空洞Ｖが発生したとしてもそのサイズを極めて小さなものに抑制することができる。
なお、図１および図２に示す接合工程では、最初に凸面である鏡面１０Ｍの略中央部と接合面２０ＴＰの略中央部とを接触させた後、この接触部分を周囲に広げるように、第一基板１２Ａと第二基板２２とを互いに接近・接触させている。しかしながら、接合工程では、図３に示すように、まず最初に、凸面である鏡面１０Ｍの一端側と接合面２０ＴＰの一端側とを接触させた後（図３（Ａ））、この接触部分を鏡面１０Ｍおよび接合面２０ＴＰの中央部側から他端側へと広げるように（図３（Ｂ））、第一基板１２Ａと第二基板２２とを互いに接近・接触させてもよい。この場合、接合工程開始前において、凸面である鏡面１０Ｍと接合面２０ＴＰとの間に存在する空気、あるいは、空気および接着剤などの流動性部材は、鏡面１０Ｍおよび接合面２０ＴＰの一端側から他端側の方向（図中、矢印ＥＸ２方向）へと徐々に押し出される。よって、この場合も、接合時において、空気は、鏡面１０Ｍと接合面２０ＴＰとの間に巻き込まれることなく、外部へと確実に追い出される。
なお、図１３および図１４に例示される複合基板の製造方法では、減圧環境下にて第一基板１１０と第二基板１２０とを接合すれば、接合界面１０２に空洞Ｖが生じる可能性をより低くできる。この場合、真空チャンバー内にて接合を行う必要があるため、複合基板１００の生産性が低下する上に、接合に用いる装置もより高価かつ複雑なものとなる。しかしながら、本実施形態の複合基板の製造方法では、常圧環境下にて接合工程を実施しても、接合工程開始前において、凸面である鏡面１０Ｍと接合面２０ＴＰとの間に存在する空気、あるいは、空気および接着剤などの流動性部材を、接合界面３２内に空気を巻き込むことなく、鏡面１０Ｍおよび接合面２０ＴＰ間から外部へと効率的に押し出すことが容易である。それゆえ、常圧環境下（大気圧）において接合工程を実施しても、極めて容易に空洞Ｖの発生を防止・抑制できる。
なお、接合工程においては、第一基板１２と第二基板２２とは、いずれか一方の基板を固定した状態で他方の基板を移動させることで実施してもよく、双方の基板を互いに接近するように同時に移動させることで実施してもよい。また、接合工程では、鏡面１０Ｍ側が凸面を成すように反った第一基板１２が用いられるが、この反り具合は、第一基板１２の厚み方向における内部応力のアンバランスなどによって自発的に実現されたものであってもよく、第一素板に対して外力を加えることによって強制的に実現されたものであってもよく、両者を組み合わせて実現されたものであってもよい。なお、この点は、第二基板２２についても同様である。なお本願では、鏡面１０Ｍが凸面を成すように反った状態へと変形される前の第一基板１２を、第一素板１０と云う。また、第一基板１２と接合される側の面(接合面２０ＴＰ)が凸面を成すように反った状態の第二基板２２Ｂにおいて、鏡面が凸面を成すように反った状態へと変形される前の第二基板を、第二素板という。
また、接合界面３２における第一基板１２の鏡面１０Ｍと第二基板２２の接合面２０ＴＰとの接合形態については特に限定されず、たとえば、ファンデルワールス力による接合形態や、融着した接合形態や、接着剤を用いた接合形態などを適宜選択することができる。また、Ａｕによるメタライズ接合やプラズマ接合などの接合手法を用いてもよい。なお、融着させる場合には、接合工程において、鏡面１０Ｍおよび／または接合面２０ＴＰの温度が融着可能な温度に設定されるように、接合工程開始前および／または接合工程中に加熱処理が行われる。また、接着剤を用いて接着させる場合には、接合工程の開始前に、鏡面１０Ｍおよび／または接合面２０ＴＰに接着剤が塗布される。接着剤としては、常温環境下（２０℃〜２５℃程度）にて低粘性（たとえば、１．０Ｐａ・ｓ〜３．０Ｐａ・ｓ程度）のものを用いることが好ましく、粘性が高い場合には、予め加温するなどにより低粘性化したものを用いることが好ましい。
なお、接合工程で用いられる第一基板１２の一例としては、前述の通り一方の面が鏡面１０Ｍからなり、他方の面が鏡面１０Ｍよりも表面粗さの大きい粗面１０Ｒからなる基板が挙げられる。この場合、表面粗さも考慮した単位面積当たりの実質表面積は、鏡面１０Ｍよりも粗面１０Ｒの方が大きくなるため、第一基板１２の表裏面の実質表面積の違いのみを考慮するならば、第一基板１２は、本来であれば鏡面１０Ｍ側が凹面を成すように反ることになる。したがって、本実施形態の複合基板の製造方法では、接合工程の前に反りを反転させる第一素板変形工程を実施することで、鏡面１０Ｍ側が凸面を成すように反った状態の第一基板１２を準備する必要がある。
ここで、図４は、本実施形態の複合基板の製造方法の、第一素板変形工程を実施する前の第一素板の一例を示す模式断面図である。図４に示す第一素板１０Ｂ（１０）の面が鏡面１０Ｍからなり、他方の面が粗面１０Ｒからなる点では、図１および図２に示す第一基板１２Ａと同様であるが、鏡面１０Ｍが凹面を成すように反っている点で異なる。図４に示す第一素板１０Ｂの反りの向きを反転させて、図１および図２に示す第一基板１２Ａを得る方法としては特に限定されないが、たとえば、以下の（１）〜（３）に示す方法が挙げられる。
（１）第一素板１０Ｂに対して外力を加え続けることで、強制的に基板を変形させる方法。
（２）第一素板１０Ｂの厚み方向における内部応力のバランスを変化させる処理を施すことにより、自発的に基板を変形させる方法。
（３）上記（１）および（２）に示す方法を併用する方法。
ここで、上記（１）に示す方法を用いる場合、第一素板変形工程は、たとえば、以下のように実施できる。すなわち、凸面を有する固定治具の凸面に対して、第一素板１０Ｂの粗面１０Ｒを貼り合わせたり、あるいは、粗面１０Ｒの全面を高い吸引圧で真空チャックすることにより、第一素板１０Ｂを固定治具に対して固定することができる。また、第一素板１０Ｂの外周端を固定した状態で、粗面１０Ｒの中央部近傍を鏡面１０Ｍ側へと押し込むことで、反りの向きを反転させることができる。
しかしながら、上述した外力を強制的に加えて反りの向きを反転させる場合、接合工程が完了するまで外力を加え続ける必要がある。このため、既存の複合基板の製造ラインをそのまま利用することができない。言い換えれば、接合工程で用いる第一基板１２の反りの向きを維持し続けるために、第一素板１０Ｂ（第一基板１２）に対して強制的に外力を加え続ける治具や装置を新たに設ける必要がある。さらに、反りの向きを逆転させるために強制的に外力を加えるため、第一素板１０Ｂ、第一基板１２に割れ、クラックなどが生じる可能性もある。このため、第一素板１０Ｂ、第一基板１２の板厚が薄い場合には、割れや、クラックが生じるリスクが高くなる。これに加えて、Ｓｉ基板などの結晶性材料からなる基板では、外力が加わった場合に脆性破壊が生じやすいため、接合工程を完了させるまでの間、長時間に渡って外力を加え続けるのは余り望ましいとは言えない。更に、サファイアのように硬い材料から成る基板を用いた場合は、外力によって基板を変形させることは難しい。また、凸面を有する固定治具を用いる場合、第一素板１０Ｂ、第一基板１２のサイズ、板厚、材質などに応じて、凸面の曲率・形状が異なる固定治具を準備する必要もある。
これらの点を考慮すれば、上記（２）に示す方法を用いるか、上記（２）に示す方法に対して、上記（１）に示す方法を補助的に併用して、第一素板変形工程を実施することが好ましい。なお、図１７は円形状基板または素板の反り量から、基板または素板の曲率を計算する方法を説明する模式説明図である。図１７においては、基板または素板の曲率半径をＲ、曲率１／Ｒを有する基板または素板の反り量をＸ、基板または素板の直径を近似的にＤとして示した。これらの値の関係性として、三平方の定理を用いることで,（１／Ｒ）2 ＝（（１／Ｒ）−Ｘ）2＋（Ｄ／２）2と示すことができる。
ここで、上記（２）に示す方法では、第一素板変形工程は以下のように実施される。まず、図５（Ａ）に示すように、鏡面１０Ｍが凹面を成すように反った状態の第一素板１０Ｂに対して、第一素板１０Ｂを厚み方向に２分した２つの領域Ｒ１、領域Ｒ２のうち、第一素板１０Ｂが第一素板変形工程を経て第一基板１２Ｂとなった後において接合面側となる鏡面１０Ｍ側の領域Ｒ１内（第二基板２２と接合される側の領域内）に焦点を合わせて、レーザ照射装置２００からレーザＬを照射する。これにより、鏡面１０Ｍ側の領域Ｒ１内に熱変性層６０が形成される。このため、熱変性層６０が内部に形成された第一素板１０Ｂ（即ち第一基板１２Ｂ）では、板厚方向における内部応力のバランスが変化して、鏡面１０Ｍが凸面を成すように反る。なお、図５（Ｂ）に示す例では、４つの熱変性層６０Ａ（６０），６０Ｂ（６０）、６０Ｃ（６０）、６０Ｄ（６０）が領域Ｒ１内に形成されている。
ここで、熱変性層６０は、熱変性層６０が形成される領域Ｒ１側が凸面を成すように反らす作用を有する。この熱変性層６０は レーザ照射された領域に存在する原子の多光子吸収により、当該領域が局所的に加熱され、周囲の領域に対して結晶構造や結晶性の変化などの何がしかの変性が生じることで形成される。ここで、レーザ照射により反りの向きが逆転した第一基板１２Ｂの曲率の程度は、第一基板１２Ｂの材質、厚み、サイズなどを考慮の上、レーザ照射条件や領域Ｒ１内における熱変性層６０の形成位置などを適宜選択することで所望の度合に容易に制御することができる。なお、図５に例示したレーザ照射加工の詳細については後述する。
図１または図２に示す実施態様において、鏡面１０Ｍが凸面を成すように反った状態の第一基板１２Ａとして、図５（Ｂ）に例示した第一基板１２Ｂを用いた場合、図６に例示する複合基板３０Ｃ（３０）を得ることができる。ここで、図６に示す複合基板３０Ｃは、第一基板１２Ｂと、第二基板２２とを有し、第一基板１２Ｂの一方の面（鏡面１０Ｍ）と、第二基板２２の一方の面（接合面２０ＴＰ）とが接合された構成を有する。ここで、図６に示す複合基板３０Ｃでは、第一基板１２Ｂを厚み方向に２分した２つの領域のうち、第一素板１０Ｂが第一素板変形工程を経て第一基板１２Ｂとなった後において、接合されている面側である鏡面１０Ｍ側の領域Ｒ１内（第二基板２２と接合される側の領域内）に熱変性層６０が形成されている。
なお、本願明細書において、一方の面が鏡面である第一素板１０Ｂ（第一基板１２）の鏡面１０Ｍは、粗面１０Ｒと比較して相対的に平滑な面を意味する。この鏡面１０Ｍは、表面粗さが、算術平均粗さＲａで０．０５ｎｍ〜１００．０ｎｍの範囲内であり、算術平均粗さＲａは０．０５ｎｍ〜１０．０ｎｍの範囲内がより好ましい。鏡面１０Ｍは、どのような製造工程を経て形成された面であってもよい。たとえば、鏡面１０Ｍは、第一素板１０Ｂを、融液から直接基板状に形成する際に同時に形成された面、あるいは、支持体表面に成膜して基板状（厚膜状）に形成する際に同時に形成された面であってもよい。しかしながら、通常、鏡面１０Ｍは、算術平均粗さＲａが上述した範囲内となるように、鏡面研磨する鏡面研磨工程を経て形成された面であることが特に好ましい。
また、粗面１０Ｒは、鏡面１０Ｍと比較して相対的に粗さの大きい面を意味する。ここで、鏡面１０Ｍの算術平均粗さＲａ（Ｒａ（１０Ｍ））に対する粗面１０Ｒの算術平均粗さＲａ（Ｒａ（１０Ｒ））の比率、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）は、少なくとも１を超えていればよい。但し、第一素板変形工程を実施する前の第一素板１０Ｂの反りが大きい場合において、本実施形態の複合基板の製造方法を利用して複合基板を製造するメリットが大きくなるという観点からは、通常、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）は、４以上であることが好ましく、４０以上であることがより好ましい。なお、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）の上限は特に限定されないが、実用上の観点からは、２４０００以下とすることが好ましい。また、粗面１０Ｒの算術平均粗さＲａは、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）が少なくとも１を超える範囲内であれば特に限定されるものではないが、一般的には４００ｎｍ〜１２００ｎｍ程度の範囲内が好ましい。
粗面１０Ｒは、どのような製造工程を経て形成された面であってもよい。たとえば、粗面１０Ｒは、第一素板１０Ｂを、融液から直接基板状に形成する際に同時に形成された面、あるいは、支持体表面に成膜して基板状（厚膜状）に形成する際に同時に形成された面であってもよい。しかしながら、通常、粗面１０Ｒは、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）が上述した範囲内となるように、ラップ研磨、研削、あるいは、柱状インゴットのスライス切断に際して形成された面であることが特に好ましい。
ここで、鏡面１０Ｍおよび粗面１０Ｒの算術平均粗さＲａは、原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて、以下に示す測定条件により求めた値を意味する。
・測定装置：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ株式会社製）
・測定モード：ダイナミックフォースモード（ＤＦＭ：Ｄｙｎａｍｉｃ Ｆｏｒｃｅ Ｍｏｄｅ）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製、バネ定数４２Ｎ／ｍ、共振周波数２５０〜３９０ｋＨｚ、探針の先端Ｒ≦１０ｎｍ）
・測定面積：１０μｍ×１０μｍ
・測定点数：５１２×５１２点
なお第一素板１０Ｂ及び第一基板１２Ａとして、一方の面が鏡面１０Ｍからなり、他方の面が粗面１０Ｒからなる基板を例に取り説明を行ったが、第一素板１０および第一基板１２の他方の面は粗面１０Ｒではなく、鏡面であってもよい。すなわち第一素板１０および第一基板１２の両面が鏡面から構成されていてもよい。第一素板変形工程に利用される第一素板１０としては、少なくとも一方の面が鏡面であれば特に限定されないが、通常は、その両面が略平坦面かつ鏡面である素板、一方の面が鏡面で他方の面が粗面であり且つ鏡面側が凹面を成すように反った素板、あるいは、一方の面が鏡面で他方の面が粗面であり且つ両面が略平坦面からなる素板が用いられる。ここで、両面が略平坦面かつ鏡面からなる第一素板１０としては、たとえば、各々の面を鏡面研磨処理する工程を経て作製された基板を用いることができる。図７（Ａ）は、両面が鏡面１０Ｍからなる第一素板１０Ｃ（１０）について示す模式断面図である。ここで、第一素板１０Ｃが、両面の鏡面研磨処理によって作製されたものである場合、図７（Ａ）に示すように、研磨ムラに起因して微小なうねりが発生する。このため、このような微小うねりに起因して第二基板２２との接合界面３２に前記のような空洞Ｖが生じる可能性がある。
そこで図７（Ａ）に示すように、微小なうねりが発生した状態の第一素板１０Ｃの厚み方向に２分した２つの領域Ｒ１、領域Ｒ２のうち、第一素板１０Ｃが第一素板変形工程を経て第一基板１２Ｃ（１２）となった後において接合面側となる鏡面側の領域Ｒ１内（第二基板２２と接合される側の領域内）に焦点を合わせてレーザ照射装置２００からレーザＬを照射し、領域Ｒ１内に熱変性層６０を形成させても良い。領域Ｒ１内に熱変性層６０を形成することにより、第一素板１０Ｃを図７（Ｂ）に示すように変形し、領域Ｒ１側が凸面を成すように反った第一基板１２Ｃを形成すれば良い。
また、図２（Ａ）に示す第二基板２２Ｂとしては、最初から接合面２０ＴＰ側が凸面を成すように反った状態の基板をそのまま用いてもよいが、接合面２０ＴＰ側が凹面を成すように反った基板、あるいは、両面が略平坦かつ微小にうねった基板を変形させたものを用いてもよい。即ち第一基板１２Ａと接合される側の面が凸面を成すように反った状態の第二基板は、少なくとも一方の面が鏡面である第二素板を、前記鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されたものでも良い。この場合、第二素板変形工程は、たとえば、図８（Ａ）に示すように実施できる。すなわち、他方の面が粗面２０Ｒで、（一方の面を構成する）鏡面２０Ｍが凹面を成すように反った状態の第二素板２０Ｃに対し、第二素板２０Ｃを厚み方向に２分した２つの領域Ｒ１、領域Ｒ２のうち、第二素板２０Ｃが第二素板変形工程を経て第二基板２２Ｃ（２２）となった後において接合面側となる鏡面２０Ｍ側の領域Ｒ１内（第一基板１２と接合される側の領域内）に焦点を合わせて、レーザ照射装置２００からレーザＬを照射することで、第二素板変形工程を実施する。これにより図８（Ｂ）に示すように、鏡面２０Ｍ側の領域Ｒ１内に熱変性層６０Ａ（６０），６０Ｂ（６０）、６０Ｃ（６０）、６０Ｄ（６０）が形成され、領域Ｒ１側が凸面を成すように反った第二基板２２Ｃが形成される。このような第二基板２２Ｃを、図２（Ａ）に示す第二基板２２Ｂの代わりに用いて、第一基板１２と接合させればよい。ここで、図２（Ａ）に示す第一基板１２Ａの代わりに、図５（Ｂ）に示す第一基板１２Ｂを用いた場合、図９に示すような、複合基板３０Ｅ（３０）が得られる。この複合基板３０Ｅでは、第一基板１２Ｂ及び第二基板２２Ｃから構成される。ここで、第一基板１２Ｂを厚み方向に２分した２つの領域Ｒ１、Ｒ２のうち、接合されている面側である鏡面１０Ｍ側の領域Ｒ１内、および、第二基板２２Ｃを厚み方向に２分した２つの領域Ｒ１、Ｒ２のうち、接合されている面側である鏡面２０Ｍ側の領域Ｒ１内に、熱変性層６０が形成される。
なお、本願明細書において、一方の面が鏡面である第二素板２０Ｃ及び第二基板２２Ｃの鏡面２０Ｍは、粗面２０Ｒと比較して相対的に平滑な面を意味する。この鏡面２０Ｍは、表面粗さが、算術平均粗さＲａで０．０５ｎｍ〜１００．０ｎｍの範囲内であり、算術平均粗さＲａは０．０５ｎｍ〜１０．０ｎｍの範囲内がより好ましい。鏡面２０Ｍは、どのような製造工程を経て形成された面であってもよい。たとえば、鏡面２０Ｍは、第二素板２０Ｃを、融液から直接基板状に形成する際に同時に形成された面、あるいは、支持体表面に成膜して基板状（厚膜状）に形成する際に同時に形成された面であってもよい。しかしながら、通常、鏡面２０Ｍは、算術平均粗さＲａが上述した範囲内となるように、鏡面研磨する鏡面研磨工程を経て形成された面であることが特に好ましい。
また、粗面２０Ｒは、鏡面２０Ｍと比較して相対的に粗さの大きい面を意味する。ここで、鏡面２０Ｍの算術平均粗さＲａ（Ｒａ（２０Ｍ））に対する粗面２０Ｒの算術平均粗さＲａ（Ｒａ（２０Ｒ））の比率、Ｒａ（２０Ｒ）／Ｒａ（２０Ｍ）は、少なくとも１を超えていればよい。但し、第二素板変形工程を実施する前の第二素板２０Ｃの反りが大きい場合において、本実施形態の複合基板の製造方法を利用して複合基板を製造するメリットが大きくなるという観点からは、通常、Ｒａ（２０Ｒ）／Ｒａ（２０Ｍ）は、４以上であることが好ましく、４０以上であることがより好ましい。なお、Ｒａ（２０Ｒ）／Ｒａ（２０Ｍ）の上限は特に限定されないが、実用上の観点からは、２４０００以下とすることが好ましい。また、粗面２０Ｒの算術平均粗さＲａは、Ｒａ（２０Ｒ）／Ｒａ（２０Ｍ）が少なくとも１を超える範囲内であれば特に限定されるものではないが、一般的には４００ｎｍ〜１２００ｎｍ程度の範囲内が好ましい。
粗面２０Ｒは、どのような製造工程を経て形成された面であってもよい。たとえば、粗面２０Ｒは、第二素板２０Ｃを、融液から直接基板状に形成する際に同時に形成された面、あるいは、支持体表面に成膜して基板状（厚膜状）に形成する際に同時に形成された面であってもよい。しかしながら、通常、粗面２０Ｒは、Ｒａ（２０Ｒ）／Ｒａ（２０Ｍ）が上述した範囲内となるように、ラップ研磨、研削、あるいは、柱状インゴットのスライス切断に際して形成された面であることが特に好ましい。
ここで、鏡面２０Ｍおよび粗面２０Ｒの算術平均粗さＲａは、原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて、以下に示す測定条件により求めた値を意味する。
・測定装置：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ株式会社製）
・測定モード：ダイナミックフォースモード（ＤＦＭ：Ｄｙｎａｍｉｃ Ｆｏｒｃｅ Ｍｏｄｅ）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製、バネ定数４２Ｎ／ｍ、共振周波数２５０〜３９０ｋＨｚ、探針の先端Ｒ≦１０ｎｍ）
・測定面積：１０μｍ×１０μｍ
・測定点数：５１２×５１２点
第二素板２０Ｃ及び第二基板２２Ｃとして、一方の面が鏡面２０Ｍからなり、他方の面が粗面２０Ｒからなる基板を例に取り説明を行ったが、第二素板および第二基板２２の他方の面は粗面２０Ｒではなく、鏡面であってもよい。すなわち第二素板および第二基板２２の両面が鏡面から構成されていてもよい。この場合、第二素板および第二基板２２の両面は、双方共に均等に鏡面研磨さることで形成された鏡面であることが望ましい。なお、両面の鏡面研磨時の研磨ムラに起因したうねり（第一基板１２と接合後に、接合界面３２に前記空洞Ｖが発生する程度のうねり）が両面に発生した場合は、図７（Ａ）に示す第一素板１０Ｃと同様に、第二素板の厚み方向に２分した２つの領域Ｒ１、領域Ｒ２のうち、第二素板が第二素板変形工程を経て第二基板となった後において接合面側となる鏡面側の領域Ｒ１内（第一基板１２と接合される側の領域内）に焦点を合わせてレーザ照射装置２００からレーザＬを照射し、領域Ｒ１内に熱変性層６０を形成させても良い。領域Ｒ１内に熱変性層６０を形成することにより、第二素板も図７（Ｂ）に示すように変形し、領域Ｒ１側が凸面を成すように反った第二基板を得ることができる。
第二基板の第二素板変形工程は、第二素板に対して外力を加え続けることで、強制的に基板を変形させる方法により行っても良いし、このような外力を加え続ける方法を前記レーザＬ照射方法に対して補助的に併用しても良い。しかしながら、既存の複合基板の製造ラインの利用、第二素板の割れ、クラック、脆性破壊の防止の点からレーザＬ照射方法がより好ましい。
なお、図４および図８に例示したような第一素板変形工程および第二素板変形工程を実施する前における、鏡面１０Ｍ、２０Ｍが凹面を成すように反った状態の第一素板１０Ｂ、第二素板２０Ｃの曲率は、少なくとも７．３ｋｍ−１以上とされる。しかしながら、本実施形態の複合基板の製造方法を用いて複合基板３０を製造する場合において、本来ならば接合界面３２において生じる空洞をより効果的に抑制できるというメリットを十分に享受できる観点からは、曲率は１５ｋｍ−１以上であることが好ましく、２０ｋｍ−１以上であることがさらに好ましい。また、曲率の上限値は特に限定されないが３０ｋｍ−１以下とすることが好ましい。これにより、曲率が大きすぎる場合の弊害、すなわち、複合基板を製造する過程において第一素板１０Ｂ、第二素板２０Ｃが割れたりクラックが発生したりする可能性を小さくすることが容易となる。第一素板１０Ｂ、第二素板２０Ｃの曲率は、第一素板１０Ｂ、第二素板２０Ｃの厚み、縦横のサイズ、材質を考慮した上で、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）又はＲａ（２０Ｒ）／Ｒａ（２０Ｍ）を適宜選択することで、所望の値に調整することができる。なお、第一素板または第二素板として、その両面が略平坦面からなる素板を用いる場合、第一素板または第二素板の曲率は、実質的に０ｋｍ−１であることが特に好ましい。但し、多少の反りやうねりが存在することは許容され、その曲率は実質的に略平坦面とみなすことができる０ｋｍ−１以上７．３ｋｍ−１未満の範囲内であってもよい。この場合、一方の面が鏡面であれば、他方の面は鏡面でも粗面でもよい。
なお、第一素板変形工程または第二素板変形工程を実施する前における、第一素板１０Ｂ、第二素板２０Ｃの反り量とは、各素板１０Ｂ、２０Ｃの厚み方向における各鏡面１０Ｍ、２０Ｍの最も低い箇所の高さと、最も高い箇所の高さとの差分である。図４又は図８（Ａ）の場合は、各鏡面１０Ｍ、２０Ｍの最も低い箇所とは各素板１０Ｂ、２０Ｃの周縁部を指し、最も高い箇所とは各素板１０Ｂ、２０Ｃの中央部を指す。
また、図１（Ａ）、図２（Ａ）、図３（Ａ）、図５（Ｂ）、又は図７（Ｂ）に例示したような第一素板変形工程を実施した後、接合工程を実施する前における、鏡面１０Ｍが凸面を成すように反った状態の第一基板１２や、図８（Ｂ）に例示したような第二素板変形工程を実施した後、接合工程を実施する前における、鏡面２０Ｍが凸面を成すように反った状態の第二基板２２Ｃの曲率は、少なくとも７．３ｋｍ−１以上とされる。しかしながら、本実施形態の複合基板の製造方法を用いて複合基板３０を製造する場合において、本来ならば接合界面３２において生じる空洞をより効果的に抑制できるというメリットを十分に享受できる観点からは、曲率は９ｋｍ−１以上であることが好ましく、１５ｋｍ−１以上であることがより好ましい。また、第一素板変形工程又は第二素板変形工程を実施した後、接合工程を実施する前における第一基板１２、第二基板２２Ｃの曲率の上限値は特に限定されないが５０ｋｍ−１以下とすることが好ましい。これにより、曲率が大きすぎる場合の弊害、すなわち、接合工程を実施する過程において第一基板１２、第二基板２２Ｃが割れたりクラックが発生したりする可能性を小さくすることが容易となる。
なお図２（Ａ）に示すような、第二素板変形工程を実施せずに、第一基板１２Ａと接合される側の面（接合面２０ＴＰ）が凸面を成すように反った状態の第二基板２２Ｂの曲率も、第二基板２２Ｃの曲率と同様に設定されることが好ましい。第一素板変形工程または第二素板変形工程を実施した後、接合工程を実施する前における第一基板１２、第二基板２２Ｃの曲率は、第一素板変形工程または第二素板変形工程を実施する前の第一素板１０Ｂ、第二素板２０Ｃの厚み、縦横のサイズ、材質、曲率を考慮した上で、第一素板変形工程または第二素板変形工程の実施条件を適宜選択することで、所望の値に調整することができる。たとえば、第一素板変形工程または第二素板変形工程が、図５又は図８に例示したようなレーザ照射処理によって実施される場合、レーザ光の波長・強度・スポットサイズ・照射時間、第一素板１０Ｂ、第二素板２０Ｃの平面方向および厚み方向に対するレーザの照射位置・照射範囲・照射パターンなどを適宜選択することで曲率を所望の値に調整することができる。
なお、第一素板変形工程または第二素板変形工程を実施した後における、第一基板１２、第二基板２２Ｃの反り量とは、各基板１２、２２Ｃの厚み方向における各鏡面１０Ｍ、２０Ｍの最も低い箇所の高さと、最も高い箇所の高さとの差分である。図１（Ａ）、図２（Ａ）、図５（Ｂ）、又は図８（Ｂ）の場合は、各鏡面１０Ｍ、２０Ｍの最も低い箇所とは各基板１２、２２Ｃの中央部を指し、最も高い箇所とは各基板１２、２２Ｃの周縁部を指す。ちなみに、図３の場合は、鏡面１０Ｍ、２０Ｍの最も低い箇所とは基板１２Ａの左側周縁部（第二基板２２Ａと接している箇所）を指し、最も高い箇所とは基板１２Ａの右側周縁部を指す。
接合工程に用いられる第二基板２２のうち、前記第二素板変形工程を経ない第二基板２２として、図１（Ａ）に例示したような両面（接合面２０ＴＰおよび非接合面２０ＢＴ）が略平坦面からなる第二基板２２Ａを用いる場合、第二基板２２Ａの曲率は、実質的に０ｋｍ−１であることが特に好ましい。但し、第二基板２２Ａには、多少の反りやうねりが存在することは許容される。前記第二素板変形工程を経ない第二基板２２Ａは、鏡面が凹面を成すように僅かに反っており、その曲率は実質的に略平坦面とみなすことができる０ｋｍ−１以上７．３ｋｍ−１未満の範囲内であってもよい。
なお、本実施形態の複合基板の製造方法では、接合工程に用いる第二基板２２の反りの有無や曲率の度合に応じて、接合工程に用いる第一基板１２の曲率を、第一素板変形工程において適宜調整することが好ましい。第二基板２２が、図２（Ａ）に例示したような接合面２０ＴＰが凸面を成すように反った第二基板２２Ｂである場合において、接合工程に用いる第一基板１２の曲率も大きいと、凸面である鏡面１０Ｍと接合面２０ＴＰとを全面隙間なく接合することが困難となる場合がある。これに加えて、鏡面１０Ｍと接合面２０ＴＰとを全面隙間なく接合できたとしても、複合基板３０を構成する第一基板１２および／または第二基板２２にクラックや割れが生じやすくなる場合がある。したがって、このような場合には、接合工程に用いる第一基板１２の曲率をより小さめに設定することが好ましい。
次に、図５、図７、及び図８に例示した第一素板変形工程または第二素板変形工程を実施する際のレーザ照射加工の詳細について説明する。まず、レーザの照射は、熱変性層６０が形成できるのであれば、如何様な照射条件で実施してもよい。しかしながら、一般には、短い時間幅の中にエネルギーを集中させることが出来るため、高いピーク出力が得ることができるという点で、断続的にレーザ光を出すパルスレーザを用いて、下記（１）および（２）に示す範囲内で実施することが好ましい。
（１）レーザ波長：２００ｎｍ〜５０００ｎｍ
（２）パルス幅：フェムト秒オーダー〜ナノ秒オーダー（１ｆｓ〜１０００ｎｓ）
ここで、レーザ波長やパルス幅は、レーザ照射の対象となる第一素板１０、第二素板２０Ｃの材質に起因する光透過性／光吸収性や、第一素板１０Ｂ内、第一素板１０Ｃ内、第二素板２０Ｃ内に形成される熱変性層６０のサイズ・パターン精度、実用上利用可能なレーザ装置などを考慮して適宜選択される。しかしながら、レーザ照射に際しては、特に下記照射条件Ａ、下記照射条件Ｂ、及び照射条件Ｃのいずれかを選択することが好ましい。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜４００ｎｍ
・パルス幅：ナノ秒オーダー（１ｎｓ〜１０００ｎｓ）。なお、より好ましくは、１０ｎ
ｓ〜１５ｎｓ。
＜照射条件Ｂ＞
・レーザ波長：３５０ｎｍ〜２０００ｎｍ
・パルス幅：フェムト秒オーダー〜ピコ秒オーダー（１ｆｓ〜１０００ｐｓ）。なお、よ
り好ましくは、２００ｆｓ〜８００ｆｓ。
＜照射条件Ｃ＞
・レーザ波長：１０００ｎｍ〜１６００ｎｍ
・パルス幅：ナノ秒オーダー。なお、より好ましくは、５０ｎｓ〜５００ｎｓ。
ここで、第一素板１０、及び第二素板２０Ｃから選択される少なくとも一方の素板（基板）がサファイア基板である場合は、上記照射条件Ａ、Ｂを利用できる。この場合、レーザ波長およびパルス幅以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・繰り返し周波数：５０ｋＨｚ〜５００ｋＨｚ
・レーザパワー：０．０５Ｗ〜０．８Ｗ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ（より好ましくは２μｍ前後）
・試料ステージの走査速度：１００ｍｍ／ｓ〜１０００ｍｍ／ｓ
また、第一素板１０、第二素板２０Ｃが、Ｓｉ基板の場合は、上記照射条件Ｃが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：５０ｎｓ〜５００ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜１２μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍ
ｍ／ｓ〜１０００ｍｍ／ｓ）
また、第一素板１０、第二素板２０Ｃが、ＧａＡｓ基板の場合は、上記照射条件Ｃが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：３０ｎｓ〜８０ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：８μＪ〜２０μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍ
ｍ／ｓ〜１０００ｍｍ／ｓ）
また、第一素板１０、第二素板２０Ｃが、水晶基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、たとえば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：２００ｆｓ〜８００ｆｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜６μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍ
ｍ／ｓ〜１０００ｍｍ／ｓ）
なお、表１に、Ｓｉ基板、ＧａＡｓ基板および水晶基板に対して熱変性層６０を形成する場合のレーザ照射条件の一例を示す。また、レーザ照射する場合、第一素板１０、第二素板２０Ｃのレーザ照射される側の面は、鏡面１０Ｍ、２０Ｍまたは粗面１０Ｒ、２０Ｒのいずれでもよいが、通常、図５（Ａ）、図７（Ａ）、図８（Ａ）に例示したように鏡面１０Ｍ、２０Ｍであることが好ましい。なお、レーザ照射時の光散乱を抑制する観点からは、鏡面１０Ｍ、２０Ｍの算術平均粗さＲａは１ｎｍ以下程度であることが好ましい。
ここで、図５（Ａ）、図７（Ａ）、図８（Ａ）に示す例において、第一素板１０、第二素板２０Ｃ対するレーザ照射は、通常、第一素板１０、第二素板２０Ｃを不図示の試料ステージに固定した状態で実施される。なお、固定は、たとえば、真空吸着などにより実施することが好ましい。この場合、第一素板１０Ｂについては粗面１０Ｒ、第二素板２０Ｃについては粗面２０Ｒ、そして、第一素板１０Ｃについてはいずれか一方の鏡面１０Ｍの略全面を真空吸着すると共に、第一素板１０、第二素板２０Ｃの反りを矯正して、凹面を成す鏡面１０Ｍ、２０Ｍあるいは微小なうねり面を成す鏡面１０Ｍを強制的に平坦化させることが特に好ましい。なお後述のレーザＬの照射時に、第一素板１０Ｂ、第二素板２０Ｃの反りあるいは第一素板１０Ｃのうねりを、強制的に平坦化することが望ましいと供に、完全に平坦化できない場合にも、加工対象物である第一素板１０、第二素板２０Ｃの表面高さに追従する機能を使用することによって、レーザＬの集光位置を安定させることが可能である。なお、第二素板が、図８（Ａ）に示す第二素板２０Ｃのように反ったものではなく、両面研磨処理を受けてうねっている場合、図７に例示した第一素板１０Ｃの場合と同様のレーザ加工を行うことで第二基板を作製してもよい。これにより接合面２０ＴＰ側が凸面を成すように反った第二基板を得ることができる。
そして、試料ステージに固定された素板（第一素板１０あるいは第二素板２０Ｃ）の試料ステージが配置された側と反対側の面（鏡面１０Ｍ、２０Ｍ）から、レーザ照射装置２００によりレーザＬを照射する。この際、領域Ｒ１内にレーザＬを集光させると共に、レーザ照射装置２００と素板（第一素板１０あるいは第二素板２０Ｃ）とを、水平方向（図５（Ａ）、図７（Ａ）、図８（Ａ）中では両矢印Ｘで示される左右方向）に相対的に移動させることで、熱変性層６０を形成する。ここで、レーザＬのスポットサイズ、レーザパワー、パルス幅などを適宜選択することで、素板（第一素板１０あるいは第二素板２０Ｃ）の平面方向や厚み方向に対する熱変性層６０のサイズや変性度合などを制御できる。また、素板（第一素板１０あるいは第二素板２０Ｃ）に対するレーザ照射装置２００の相対的な移動速度（たとえば試料ステージが移動可能な場合は、試料ステージの走査速度）、レーザの繰り返し周波数を適宜選択することにより、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの平面方向に対する個々の熱変性層６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ間の間隔を制御することができる。
また、接合工程に用いる第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃについては、熱変性層６０は、領域Ｒ１内以外に必要に応じて領域Ｒ２内に形成されてもよい。但し、この場合においても、鏡面１０Ｍ、２０Ｍが凸面を成す状態が維持できる範囲内で領域Ｒ２内に熱変性層６０が設けられる。たとえば、領域Ｒ１内に熱変性層６０を形成した際に、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの曲率が必要以上に大きくなり過ぎた場合において、曲率を調整する目的で、領域Ｒ２内に熱変性層６０を形成できる。
なお、レーザ加工された第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃは、鏡面１０Ｍ、２０Ｍが凸面を成すように反っているが、この凸面は、鏡面１０Ｍ、２０Ｍの中央部に対して略点対称を成すように湾曲した面であることが好ましい。凸面（鏡面１０Ｍ、２０Ｍ）の対称性が低い場合、および／または、凸面（鏡面１０Ｍ、２０Ｍ）がうねっている場合、接合界面３２に空洞Ｖが生じやすくなる。
このような問題の発生を抑制・回避するためには、熱変性層６０は、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの凸面である、鏡面１０Ｍ、２０Ｍと平行に設けられていることが好ましい。また、この場合、図５（Ｂ）、図７（Ｂ）に示されるように第一基板１２Ｂ、１２Ｃの厚み方向の相対位置を、第二基板２２と接合される側の一方の面（第一基板１２Ｂについては鏡面１０Ｍ、第一基板１２Ｃについては一方の鏡面１０Ｍ）を０％と仮定し、他方の面（第一基板１２Ｂについては粗面１０Ｒ、第一基板１２Ｃについては他方の鏡面１０Ｍ）を１００％とし仮定した際に、熱変性層６０が、第一基板１２Ｂ、１２Ｃの厚み方向の５％以上５０％未満の範囲内に設けられていることが好ましく、５％以上３０％以下の範囲内に設けられていることがより好ましい。同様に、図８（Ｂ）に示されるように、第二基板２２Ｃの厚み方向の相対位置を、他方の第一基板１２と接合される側の一方の面（鏡面２０Ｍ）を０％と仮定し、他方の面（粗面２０Ｒ）を１００％とし仮定した際に、熱変性層６０が、第二基板２２Ｃの厚み方向の５％以上５０％未満の範囲内に設けられていることが好ましく、５％以上３０％以下の範囲内に設けられていることがより好ましい。
熱変性層６０を第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの厚み方向の５％以上の範囲内に設けることにより、熱変性層６０が基板表面を貫通することや、該貫通による基板表面の表面粗さへの悪影響の発生を防止して、熱変性層６０を形成することが出来る。また、熱変性層６０を第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの厚み方向の５０％未満の範囲内に設けることにより、鏡面１０Ｍ、２０Ｍが凸面を成すように第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃを反らすことができる。
また、上述した凸面（鏡面１０Ｍ、２０Ｍ）の対称性の低下、および／または、うねりの発生を抑制・回避するためには、熱変性層６０は、以下に示されるパターン形状で設けられることが好ましい。すなわち、熱変性層６０は、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの平面方向に対して、下記ｉ）〜ｖｉｉｉ）から選択される少なくともいずれか１つのパターン形状で設けられていることが好ましい。
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状
ｉｉｉ）同心円状
ｉｖ）第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの中心点に対して略点対称に形成された形状
ｖ）第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの中心点を通る直線に対して略線対称に形成された形状
ｖｉ）ストライプ形状
ｖｉｉ）らせん形状
ｖｉｉｉ）格子形状
なお、凸面（鏡面１０Ｍ、２０Ｍ）の対称性の低下、および／または、うねりの発生をより効果的に抑制・回避する観点からは、上記８つのパターン形状の中でも、ｉ）〜ｉｖ）、ｖｉｉｉ）に示されるパターン形状がより好ましい。
また、熱変性層６０の形成に際して、レーザ走査、すなわち、第一素板１０、第二素板２０Ｃに対するレーザ照射装置２００の相対的な移動が、他のパターン形状と比べて比較的単純でレーザ加工が容易となる観点からは、パターン形状は、ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状、あるいは、ｖｉｉｉ）格子形状であることが好ましい。この場合、レーザ走査が縦方向および横方向の２方向のみでよく、レーザ加工がより容易となる上に、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの曲率制御や形状制御の設計もより容易となる。
ここで、格子形状を成すパターンを構成するラインのピッチは、５０μｍ〜２０００μｍの範囲内であることが好ましく、１００μｍ〜１０００μｍの範囲内であることがより好ましい。ピッチを５０μｍ以上とすることにより、レーザ加工に要する時間が必要以上に増大するのを抑制できる。また、ピッチを２０００μｍ以下とすることにより、接合工程に用いる第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃを、鏡面１０Ｍ、２０Ｍが凸面を成すように適度に反らせることが容易となる。
図１０は、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの平面方向に対する熱変性層６０の配置パターン形状の一例を示す平面図であり、具体的には、第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃの平面形状がオリフラ面を有する円形状であると仮定した場合における熱変性層６０の配置パターン形状の一例を示したものである。熱変性層６０の配置パターン形状は、図１０に示すように、たとえば、複数本のラインを第一基板１２Ｂ、１２Ｃ、第二基板２２Ｃのオリフラ面に対して垂直又は平行に形成したストライプ形状（図１０（Ａ）、図１０（Ｂ））、それら両方を組み合わせた格子形状（図１０（Ｃ））などが挙げられる。また、この他の配置パターン形状として、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状（図１０（Ｄ））、同心円状（図１０（Ｅ））なども挙げられる。なお、図１０（Ａ）に示す幅Ｗは、ライン間のピッチを意味する。
第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の材質としては特に限定されず、基板状に加工・形成可能な固体材料であれば公知の固体材料が利用でき、セラミックス、ガラス、金属などの無機材料や、アクリル樹脂などの樹脂材料が利用できる。また、第一基板１２（あるいは第一素板１０）、第二基板２２（あるいは第二素板２０Ｃ）が結晶性の材料から構成される場合、第一基板１２（あるいは第一素板１０）、第二基板２２（あるいは第二素板２０Ｃ）は、サファイア基板などの単結晶基板であってもよく、多結晶基板であってもよい。なお、第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の材質としては、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣ、ダイヤモンドがより好ましく、これらの材料は、レーザ照射による熱変性層６０の形成にも好適である。
第一基板１２（あるいは第一素板１０）、第二基板２２（あるいは第二素板２０Ｃ）の平面方向の形状は特に限定されるものではなく、たとえば、方形などでもよいが、公知の各種素子の製造ラインでの適用が容易であるという観点からは、円形状であることが好ましく、特にオリフラ面又はノッチが設けられた円形状であることが好ましい。
第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の形状が、円形状またはオリフラ面又はノッチが設けられた円形状である場合、第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の直径は５０ｍｍ以上であることが好ましく、７５ｍｍ以上であることがより好ましく、１００ｍｍ以上であることが更に好ましい。なお、直径が１００ｍｍ以上である場合、第一素板１０、第二素板２０Ｃの反りもより大きくなりやすい。このため、この第一素板１０、第二素板２０Ｃをそのまま用いて接合すると、接合界面にはより空洞Ｖが生じやすくなる。しかしながら、変形させた第一基板１２、第二基板２２を用いて接合工程を実施すれば、このような問題は回避できる。なお、直径の上限値は特に限定されるものではないが、実用上の観点からは４５０ｍｍ以下が好ましい。
また、第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の厚みは特に限定されず、複合基板３０の用途に応じて適宜選択できるが、第一素板１０、第二素板２０Ｃの剛性確保および第一素板変形工程または第二素板変形工程の実施を容易とする観点からは、０．２ｍｍ〜２．０ｍｍ程度の範囲内とすることが好ましい。なお、複合基板３０を用いて半導体素子などの各種の素子を製造する際に、粗面１０Ｒ、２０Ｒを研磨する必要がある場合、研磨代を小さくして生産性を向上させる観点から第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の厚みは１．５ｍｍ以下であることがより好ましい。また、レーザ照射により熱変性層６０を形成することで第一素板１０、第二素板２０Ｃを変形させる場合、熱変性層６０を形成するための十分な領域を確保する観点から、第一基板１２および第二基板２２（あるいは、第一素板１０および第二素板２０Ｃ）から選択される少なくとも一方の基板（素板）の厚みは０．４ｍｍ以上であることがより好ましい。
（半導体素子の製造方法および半導体素子）
本実施形態の複合基板の製造方法により作製された複合基板３０については、これをそのまま完成品として用いてもよく、複合基板３０に対して更に後加工を実施することで半導体素子等の種々の製品を製造してもよい。複合基板３０から、発光素子、光電変換素子、メモリ素子、トランジスタ等の各種の半導体素子を作製する場合、複合基板３０の少なくともいずれか一方の面上に１層以上の半導体層を含む薄膜を形成する薄膜形成工程を少なくとも実施することで、第一基板１２と、第一基板１２に対して接合された第二基板２２と、１層以上の半導体層を含む薄膜と、を含む半導体素子を製造することができる。なお、薄膜は、複合基板３０のいずれか一方の面上または双方の面上に形成できる。この場合、第一基板１２と第二基板２２とを接合後に、第一基板１２および／または第二基板２２の非接合面を研磨処理した後の面上に薄膜を形成してもよい。また、複合基板３０の片面又は両面（複合基板３０の製造後に研磨処理等された場合も含む）に形成される薄膜は、１層の半導体層のみから構成される単層膜であっても、通常、１層以上の半導体層を含む多層膜であることが好ましい。この多層膜の層構成は、半導体素子の用途・種類に応じて適宜選択される。なお、多層膜中に半導体層以外のその他の層が含まれる場合、当該その他の層としては、下地層、中間層、電極層、保護層などを例示できる。
図１１は、本実施形態の複合基板３０を用いて作製された半導体素子の一例を示す模式断面図である。ここで、図１１（Ａ）に示す半導体素子４０Ａ（４０）は、第一基板１２Ｄ（１２）および第二基板２２Ｄ（２２）から構成される複合基板３０Ｄ（３０）と、複合基板３０Ｄの一方の面（第一面４０ＴＰ、第一基板１２側の面）に形成された薄膜５０とを有する。また、図１１（Ｂ）に示す半導体素子４０Ｂ（４０）は、複合基板３０Ｄと、複合基板３０Ｄのもう一方の面（第二面４０ＢＴ、第二基板２２側の面）に形成された薄膜５０とを有する。ここで、薄膜５０は、少なくとも１層以上の半導体層を含む。第一面４０ＴＰは第一基板１２Ｄの、第二基板２２Ｄが接合された接合面（鏡面１０Ｍ）と反対側の面である。一方、第二面４０ＢＴは第二基板２２Ｄの、第一基板１２Ｄが接合された接合面２０ＴＰと反対側の面である。
なお、第一面４０ＴＰは、薄膜５０を形成する前の状態において粗面または鏡面であってもよく、薄膜５０を形成する前の粗面が鏡面研磨処理やエッチング処理等された面であってもよい。また、複合基板３０Ｄを構成する第一基板１２Ｄとして、内部に熱変性層６０が形成された第一基板１２Ｂを用いる場合、粗面１０Ｒの鏡面研磨あるいはエッチング処理は、熱変性層６０を完全に除去するまで実施してもよく、熱変性層６０が除去されない範囲で実施してもよい。また、第二面４０ＢＴも、非接合面２０ＢＴそのものであってもよく、非接合面２０ＢＴが鏡面研磨処理やエッチング処理等された面であってもよい。なお、複合基板３０Ｄを構成する第二基板２２Ｄとして、内部に熱変性層６０が形成された第二基板２２Ｃを用いる場合、粗面２０Ｒ（図１１では第二面４０ＢＴに相当）の鏡面研磨あるいはエッチング処理も、熱変性層６０を完全に除去するまで実施してもよく、熱変性層６０が除去されない範囲で実施してもよい。
また、図１１の第一基板１２Ｄ又は第二基板２２Ｄに、両面が鏡面研磨された基板を用いても良い。
なお、半導体素子４０Ａ、４０Ｂの作製に際して、薄膜５０は、ａ）第一素板１０、第二素板２０Ｃ、もしくは、第二基板２２Ｄの片面に予め設けられたものであってもよく、ｂ）第一素板変形工程を経た後に第一基板１２Ｄの片面（鏡面１０Ｍ）に成膜されたものであってもよく、あるいは、ｃ）第二素板変形工程を経た後の第二基板２２Ｄの片面（接合面２０ＴＰ）に成膜されたものであってもよい。
なお、図１１に示す半導体素子４０Ａ、４０Ｂを構成する複合基板３０Ｄの作製に際して、第一基板１２の凸面と、第二基板２２の一方の面とを接合する接合工程を実施する代わりに、第一基板１２の凸面と、第二基板２２の一方の面とを、薄膜５０を介して接合する接合工程を実施してもよい。この場合、第一面４０ＴＰあるいは第二面４０ＢＴのいずれか一方の面上に薄膜５０を形成する薄膜形成工程は省くことができる。また、これら以外の工程については、半導体素子４０Ａ、４０Ｂを製造する場合と同様とすることができる。
この場合、図１２に示すように、第一基板１２Ｄと、第二基板２２Ｄと、薄膜５０と、を少なくとも有し、第一基板１２Ｄの一方の面と、第二基板の一方の面とが、薄膜５０を介して接合されており、第一基板１２Ｄの一方の面が鏡面１０Ｍである半導体素子４０Ｃ（４０）を得ることができる。図１２に示す半導体素子４０Ｃは、図１１に示す半導体素子４０Ａの第一面４０ＴＰ上、あるいは、半導体素子４０Ｂの第二面４０ＢＴ上に形成された薄膜５０を、第一基板１２Ｄと第二基板２２Ｄの間に配置した構成とした以外は、半導体素子４０Ａ、４０Ｂと実質同様の構成を有するものである。
なお、図１２に示す半導体素子４０Ｃは、これをそのまま各種の半導体デバイスの作製に用いてもよいが、半導体素子４０Ｃに対してレーザリフトオフまたはウエットエッチング等の基板剥離工程を適用することで、第一基板１２Ｄまたは第二基板２２Ｄのいずれか一方の基板を除去してもよい。例えば、薄膜５０を第一基板１２Ｄの片面（鏡面１０Ｍ）に成膜した後、この膜付きの第一基板１２Ｄを用いて半導体素子４０Ｃを製造する。そして、その後、半導体素子４０Ｃに対して上述した基板剥離工程を実施することで第一基板１２Ｄを除去する。この場合、当初、第一基板１２Ｄの片面上に設けられた薄膜５０を、第二基板２２Ｄの片面上に移設することができる。それゆえ、半導体素子４０Ｃでは、半導体素子４０Ａ、４０Ｂと比べて、より幅広い用途での利用が可能である。
半導体素子４０Ｃの作製に際して、薄膜５０は、ａ）第一素板１０、第二素板２０Ｃ、もしくは、第二基板２２Ｄの片面に予め設けられるか、ｂ）第一素板変形工程を経た後に第一基板１２Ｄの片面（鏡面１０Ｍ）に成膜されるか、あるいは、ｃ）第二素板変形工程を経た後の第二基板２２Ｄの片面（接合面２０ＴＰ）に成膜される。
なお、薄膜５０に含まれる半導体層を構成する半導体材料としては、半導体素子４０の用途・種類に応じて公知の半導体材料を用いることができ、たとえば、Ｓｉ系半導体、ＧａＮやＧａＡｓなどの窒化物系半導体、ＳｉＣ系半導体などが利用できる。これらの中でも半導体層を構成する材料としては窒化物系半導体が好適であり、特に半導体素子４０を用いてＬＥＤ素子を作製する場合に好適である。また、半導体素子を製造する場合、第一基板１２Ｄおよび／または第二基板２２Ｄとしては、サファイア基板、Ｓｉ基板等を用いることが好ましい。また、半導体層を構成する半導体材料として少なくともＳｉ系半導体を用いる場合には、第一基板１２Ｄおよび／または第二基板２２Ｄとしてサファイア基板を用いることが特に好ましい。
以下に、本発明の実施例を説明するが、本発明は以下の実施例にのみ限定されるものではない。本実施例では、以下に説明する第一基板および第二基板を用いて図１に示す手順にて複合基板を作製した。
（実施例）
−第一基板および第二基板−
第一基板１２Ａおよび第二基板２２Ａとして、オリフラ面が設けられた円形状の平面形状である、直径５０．８ｍｍの基板を用いた。更に、第一基板１２Ａの厚みは０．４３ｍｍとし、第二基板２２Ａの厚みは０．２８ｍｍとした。また、第一基板１２Ａはサファイアからなり、第二基板２２ＡはＳｉからなる基板を用いた。
第一基板１２Ａは、一方の面が鏡面１０Ｍからなり、他方の面が粗面１０Ｒからなり、鏡面１０Ｍが凸面を成すように反っている。鏡面１０Ｍの表面粗さは、算術平均粗さＲａで０．０５ｎｍであり、鏡面１０Ｍの算術平均粗さＲａ（Ｒａ（１０Ｍ））に対する粗面１０Ｒの算術平均粗さＲａ（Ｒａ（１０Ｒ））の比率、Ｒａ（１０Ｒ）／Ｒａ（１０Ｍ）は２４０００であった。
一方、第二基板２２Ａは、その両面（接合面２０ＴＰ、非接合面２０ＢＴ）が略平坦面からなる。なお、正確には、接合面２０ＴＰが凹面を成すように僅かに反っており、その曲率は４．６ｋｍ−１である。接合面２０ＴＰは鏡面であり、その算術平均粗さＲａは０．３ｎｍであった。一方、非接合面２０ＢＴは粗面であり、その算術平均粗さＲａは２．５μｍであった。
−第一基板における熱変性層形成条件−
なお、上述した第一基板１２Ａは、以下の手順で作製した。まず、第一素板１０Ｂとして、図４に示すように鏡面１０Ｍが凹面を成すように反り、その曲率が２１．７ｋｍ−１の素板を用意した。次に、その第一素板１０Ｂの厚み方向における内部応力のバランスを変化させる処理として、図５に示すように第一素板１０Ｂの厚み方向における２つの領域Ｒ１、Ｒ２のうち、鏡面１０Ｍ側の領域Ｒ１内にレーザを照射して熱変性層６０を形成し、自発的に第一素板１０Ｂを変形させる処理を施した。変形し終えた第一素板１０Ｂ（すなわち、第一基板１２Ａ）の曲率は１６．２ｋｍ−１以上であった。そのレーザの照射条件は、以下の通りに設定した。
・レーザ波長：１０４５ｎｍ
・パルス幅：５００ｆｓ
・繰り返し周波数：１００ｋＨｚ
・レーザパワー：０．３Ｗ
・レーザのスポットサイズ：１．６μｍ〜３．５μｍ
・試料ステージの走査速度：４００ｍｍ／ｓ
また、熱変性層６０のパターン形状は図１０（Ｃ）に示すような格子形状とし、熱変性層６０のラインのピッチは１００μｍに設定した。
−第一基板と第二基板の接合条件および接合工程−
第一基板１２Ａと第二基板２２Ａを、Ａｕによるメタライズ接合で接合して、評価試料を作製した。Ａｕ膜はスパッタにより形成した。
Ａｕによるメタライズ接合を行う際は、第一基板１２Ａと第二基板２２Ａを洗浄後にスパッタによりＡｕ膜を形成後、メタライズ接合を行った。この場合、第一基板１２Ａの鏡面１０Ｍと、第二基板２２Ａの接合面２０ＴＰの双方の面に、Ａｕ膜を形成した。第一基板１２Ａと第二基板２２Ａの接合は、減圧環境下にて行った。
接合工程は、図１（Ａ）に示すように、鏡面１０Ｍの略中央部近傍と接合面２０ＴＰの略中央部近傍を接触させて開始し、接触領域を第一基板１２Ａおよび第二基板２２Ａの中央部側から周縁部側へと広げて行った。更に、接合工程が完了した時点で、図１（Ｂ）に示すように鏡面１０Ｍの全面と接合面２０ＴＰの全面とを接触させて接合させ、加圧、昇温して保持し、更に冷却後に加圧を解除してパージすることにより、複合基板３０Ａを得た。
（評価結果）
−接合界面における空洞発生状態の評価−
複合基板３０Ａの接合界面３２における空洞Ｖの発生状態を、接合手法別にＳＡＭを用いて観察した。Ａｕ接合による接合界面３２のＳＡＭ（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｍｉｃｒｏｓｃｏｐｅ）写真を図１５に示す。
図１５より、本実施例の複合基板３０Ａの接合界面３２には、若干の空洞Ｖの発生が認められた。各空洞Ｖを更に詳細に観察した結果、殆どの空洞Ｖ内に、図１５中に示す破線円または破線楕円で示すように粒子Ｐの存在が認められた。従って、各空洞Ｖは第一基板１２Ａと第二基板２２Ａの接合面の形状に起因して発生したものでは無く、接合時に接合界面３２に残存または入り込んだ粒子を噛んだことにより発生したものと結論付けられた。
（比較例）
次に比較例を説明する。本比較例では、以下に説明する第一基板および第二基板を用いて図１３（Ａ）に示す手順にて複合基板を作製した。
−第一基板および第二基板−
第一基板１１０Ａおよび第二基板１２０として、オリフラ面が設けられた円形状の平面形状である、直径５０．８ｍｍの基板を用いた。更に、第一基板１１０Ａの厚みは０．４３ｍｍとし、第二基板１２０の厚みは０．２８ｍｍとした。また、第一基板１１０Ａはサファイアからなり、第二基板１２０はＳｉからなる基板を用いた。
第一基板１１０Ａは、一方の面が鏡面１１０ＭＰからなり、他方の面が粗面１１０ＲＰからなり、鏡面１１０ＭＰが凹面を成すように反っている。第一基板１１０Ａの曲率は７．３ｋｍ−１であった。また鏡面１１０ＭＰの表面粗さは、算術平均粗さＲａで０．０５ｎｍであり、鏡面１１０ＭＰの算術平均粗さＲａ（Ｒａ（１１０ＭＰ））に対する粗面１１０ＲＰの算術平均粗さＲａ（Ｒａ（１１０ＲＰ））の比率、Ｒａ（１１０ＲＰ）／Ｒａ（１１０ＭＰ）は２４０００であった。
一方、第二基板１２０は、両面が略平坦面からなり、鏡面１１０ＭＰと接合される接合面は鏡面であり、その算術平均粗さＲａは０．３ｎｍであった。一方、非接合面は粗面であり、その算術平均粗さＲａは２．５μｍであった。
−第一基板と第二基板の接合条件および接合工程−
第一基板１１０Ａと第二基板１２０を、前記実施例と同様なＡｕによるメタライズ接合で接合して、評価試料を作製した。
Ａｕによるメタライズ接合を行う際は、第一基板１１０Ａと第二基板１２０を洗浄後にスパッタによりＡｕ膜を形成後、メタライズ接合を行った。この場合、第一基板１１０Ａの鏡面１１０ＭＰと、第二基板１２０の接合面の双方の面に、Ａｕ膜を形成した。第一基板１１０Ａと第二基板１２０の接合は、実施例と同一の減圧環境下にて行った。
接合工程は、図１３（Ａ）に示すように、鏡面１１０ＭＰを接合面として行った。更に、接合工程が完了した時点で加圧、昇温して保持し、更に冷却後に加圧を解除してパージすることにより、複合基板を得た。なお、接合時の加圧・加熱条件は、実施例と同一とした。
（評価結果）
−接合界面における空洞発生状態の評価−
作製した複合基板の接合界面における空洞Ｖの発生状態を、接合手法別にＳＡＭを用いて観察した。Ａｕ接合による接合界面のＳＡＭ写真を図１６に示す。
図１６より、比較例の接合界面には空洞Ｖの発生が認められた。各空洞Ｖを更に詳細に観察した結果、図１６中の破線円で示す２箇所の空洞Ｖは前記実施例と同様に粒子Ｐが接合界面に残存または入り込むことで発生したものと結論付けられたが、それ以外の実線円で示した殆どの空洞Ｖはその内部に粒子の存在が認められなかったため、接合面である鏡面１１０ＭＰの凹面形状に起因した空気の巻き込みにより発生したことが確認された。
一方、前述の通り、図１５に示す本実施例では、各空洞Ｖは接合時に接合界面３２に残存または入り込んだ粒子を噛んだことにより発生したものであり、第一基板１２Ａと第二基板２２Ａの接合面の形状に起因して発生したものでは無いことが判明した。従って、図１５と図１６の比較より、前述の本実施例において、接合面の表面形状に起因した空気の巻き込みによる空洞Ｖの発生が、抑制されていることが確認された。
なお、図１６のＳＡＭ写真において、縦横に筋状に写り込んでいる線は、第一基板１１０Ａの内部に生じたクラックである。このクラックは、第一基板１１０Ａの内部にのみ発生したもので、接合面である鏡面１１０ＭＰの面上には形成されていない。従って、このクラックは接合界面における空洞Ｖの発生に影響していない。
１０、１０Ｂ、１０Ｃ 第一素板（第一素板変形工程を実施する前の第一基板）
１０Ｍ 鏡面
１０Ｒ 粗面
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ 第一基板
２０Ｃ 第二素板（第二素板変形工程を実施する前の第二基板）
２０Ｍ 鏡面
２０Ｒ 粗面
２０ＴＰ 接合面
２０ＢＴ 非接合面
２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ 第二基板
３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ 複合基板
３２ 接合界面
４０、４０Ａ、４０Ｂ、４０Ｃ 半導体素子
４０ＴＰ 第一面
４０ＢＴ 第二面
５０ 薄膜
６０、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ 熱変性層
１００、１００Ａ、１００Ｂ 複合基板
１０２ 接合界面
１１０、１１０Ａ、１１０Ｂ 第一基板
１１０ＭＰ、１１０ＭＰＡ、１１０ＭＰＢ 鏡面研磨された面
１１０ＲＰ 粗面研磨された面
１２０ 第二基板
２００ レーザ照射装置

Claims (19)

  1. 少なくとも一方の面が鏡面である第一素板を、前記鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、
    該第一素板変形工程を経た後に、前記第一基板の凸面と、第二基板の一方の面とを接合する接合工程と、
    を少なくとも経て、前記第一基板と、該第一基板に対して接合された前記第二基板とを含む複合基板を製造し、
    前記第二基板が、その両面が略平坦面からなる基板、および、前記第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であり、
    前記第一素板変形工程が、前記第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、前記第一素板が前記第一素板変形工程を経て前記第一基板となった後において前記第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、前記領域内に熱変性層を形成することにより実施されることを特徴とする複合基板の製造方法。
  2. 請求項１に記載の複合基板の製造方法において、
    前記第一基板と接合される側の面が凸面を成すように反った状態の前記第二基板が、
    少なくとも一方の面が鏡面である第二素板を、前記鏡面が凸面を成すように反った状態
    へと、変形させる第二素板変形工程を経て作製されたことを特徴とする複合基板の製造方法。
  3. 請求項２に記載の複合基板の製造方法において、
    前記第二素板に対して、当該第二素板を厚み方向に２分した２つの領域のうち、前記第二素板が前記第二素板変形工程を経て前記第二基板となった後において前記第一基板と接合される側の領域内に焦点を合わせてレーザを照射して、前記領域内に熱変性層を形成することにより、前記第二素板変形工程が実施されることを特徴とする複合基板の製造方法。
  4. 請求項１又は３に記載の複合基板の製造方法において、
    前記レーザの照射が、下記照射条件Ａ、照射条件Ｂ、及び照射条件Ｃから選択されるいずれか１つに記載の照射条件を満たすように実施されることを特徴とする複合基板の製造方法。
    ＜照射条件Ａ＞
    ・レーザ波長：２００ｎｍ〜４００ｎｍ
    ・パルス幅：ナノ秒オーダー
    ＜照射条件Ｂ＞
    ・レーザ波長：３５０ｎｍ〜２０００ｎｍ
    ・パルス幅：フェムト秒オーダー〜ピコ秒オーダー
    ＜照射条件Ｃ＞
    ・レーザ波長：１０００ｎｍ〜１６００ｎｍ
    ・パルス幅：ナノ秒オーダー
  5. 請求項１〜４のいずれか１つに記載の複合基板の製造方法において、
    前記第一素板の一方の面が鏡面であり、他方の面が粗面であり、
    さらに、前記第一素板は、
    （１）前記鏡面側が凹面を成すように反っており、かつ、その曲率が、７．３ｋｍ−１以上３０ｋｍ−１以下の範囲内である素板、および、
    （２）その両面が略平坦面からなる素板、
    からなる群より選択されるいずれか１種の素板であることを特徴とする複合基板の製造方法。
  6. 請求項２〜５のいずれか１つに記載の複合基板の製造方法において、
    前記第二素板の一方の面が鏡面であり、他方の面が粗面であり、
    前記第二素板は、
    （１）前記鏡面側が凹面を成すように反っており、かつ、その曲率が、７．３ｋｍ−１以上３０ｋｍ−１以下の範囲内である素板、および、
    （２）その両面が略平坦面からなる素板、
    からなる群より選択されるいずれか１種の素板であることを特徴とする複合基板の製造方法。
  7. 請求項１〜６のいずれか１つに記載の複合基板の製造方法において、
    前記第一基板及び前記第二基板から選択される少なくとも一方の基板の材質が、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣおよびダイヤモンドから選択されるいずれか１種の材料からなることを特徴とする複合基板の製造方法。
  8. 請求項１〜７のいずれか１つに記載の複合基板の製造方法において、
    前記第一基板及び前記第二基板から選択される少なくとも一方の基板の直径が５０ｍｍ以上４５０ｍｍ以下であり、厚みが０．２ｍｍ以上２．０ｍｍ以下であることを特徴とする複合基板の製造方法。
  9. 少なくとも一方の面が鏡面である第一素板を、前記鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、
    該第一素板変形工程を経た後に、前記第一基板の凸面と、第二基板の一方の面とを接合する接合工程と、
    を少なくとも経て、前記第一基板と、該第一基板に対して接合された前記第二基板とを含む複合基板を製造した後、
    前記複合基板の少なくともいずれか一方の面上に、１層以上の半導体層を含む薄膜を形成する薄膜形成工程をさらに経ることで、前記第一基板と、該第一基板に対して接合された前記第二基板と、１層以上の半導体層と、を含む半導体素子を製造し、
    前記第二基板が、その両面が略平坦面からなる基板、および、前記第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であり、
    前記第一素板変形工程が、前記第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、前記第一素板が前記第一素板変形工程を経て前記第一基板となった後において前記第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、前記領域内に熱変性層を形成することにより実施されることを特徴とする半導体素子の製造方法。
  10. 請求項９に記載の半導体素子の製造方法において、
    前記第一基板と接合される側の面が凸面を成すように反った状態の前記第二基板が、
    少なくとも一方の面が鏡面である第二素板を、前記鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されたことを特徴とする半導体素子の製造方法。
  11. 少なくとも一方の面が鏡面である第一素板を、前記鏡面が凸面を成すように反った状態へと、変形させることで第一基板を作製する第一素板変形工程と、
    該第一素板変形工程を経た後に、前記第一基板の凸面と、第二基板の一方の面とを、１層以上の半導体層を含む薄膜を介して接合する接合工程と、
    を少なくとも経て、前記第一基板と、該第一基板に対して、前記薄膜を介して接合された前記第二基板とを含む半導体素子を製造し、
    前記第二基板が、その両面が略平坦面からなる基板、および、前記第一基板と接合される側の面が凸面を成すように反った基板、から選択されるいずれか１種の基板であり、
    前記第一素板変形工程が、前記第一素板に対して、当該第一素板を厚み方向に２分した２つの領域のうち、前記第一素板が前記第一素板変形工程を経て前記第一基板となった後において前記第二基板と接合される側の領域内に焦点を合わせてレーザを照射して、前記領域内に熱変性層を形成することにより実施されることを特徴とする半導体素子の製造方法。
  12. 請求項１１に記載の半導体素子の製造方法において、
    前記第一基板と接合される側の面が凸面を成すように反った状態の前記第二基板が、
    少なくとも一方の面が鏡面である第二素板を、前記鏡面が凸面を成すように反った状態へと、変形させる第二素板変形工程を経て作製されたことを特徴とする半導体素子の製造方法。
  13. 請求項９〜１２のいずれか１つに記載の半導体素子の製造方法において、
    前記薄膜が、少なくとも１層の窒化物半導体層を含むことを特徴とする半導体素子の製造方法。
  14. 第一基板と、
    第二基板とを少なくとも有し、
    前記第一基板の一方の面と、前記第二基板の一方の面とが接合されており、
    前記第一基板の一方の面が鏡面であり、
    前記第一基板を厚み方向に２分した２つの領域のうち、前記第二基板に接合されている面側の領域内、および、前記第二基板を厚み方向に２分した２つの領域のうち、前記第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする複合基板。
  15. 請求項１４の複合基板において、
    前記第二基板の一方の面が鏡面であることを特徴とする複合基板。
  16. 第一基板と、
    第二基板と、
    １層以上の半導体層を含む薄膜と、を少なくとも有し、
    前記第一基板の一方の面と、前記第二基板の一方の面とが接合されており、
    前記薄膜が、前記第一基板の前記第二基板が接合された接合面と反対側の面、および、前記第二基板の前記第一基板が接合された接合面と反対側の面、から選択される少なくとも一方の面上に設けられ、
    前記第一基板の一方の面が鏡面であり、
    前記第一基板を厚み方向に２分した２つの領域のうち、前記第二基板に接合されている面側の領域内、および、前記第二基板を厚み方向に２分した２つの領域のうち、前記第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする半導体素子。
  17. 第一基板と、
    第二基板と、
    １層以上の半導体層を含む薄膜と、を少なくとも有し、
    前記第一基板の一方の面と、前記第二基板の一方の面とが、前記薄膜を介して接合されており、
    前記第一基板の一方の面が鏡面であり、
    前記第一基板を厚み方向に２分した２つの領域のうち、前記第二基板に接合されている面側の領域内、および、前記第二基板を厚み方向に２分した２つの領域のうち、前記第一基板に接合されている面側の領域内、から選択される少なくとも一方の領域内に熱変性層が形成されていることを特徴とする半導体素子。
  18. 請求項１６または１７に記載の半導体素子において、
    前記第二基板の一方の面が鏡面であることを特徴とする半導体素子。
  19. 請求項１６〜１８のいずれか１つに記載の半導体素子において、
    前記薄膜が、少なくとも１層の窒化物半導体層を含むことを特徴とする半導体素子。
JP2014512668A 2012-04-27 2013-04-24 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子 Active JP5887403B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014512668A JP5887403B2 (ja) 2012-04-27 2013-04-24 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012103647 2012-04-27
JP2012103647 2012-04-27
PCT/JP2013/062125 WO2013161906A1 (ja) 2012-04-27 2013-04-24 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
JP2014512668A JP5887403B2 (ja) 2012-04-27 2013-04-24 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子

Publications (2)

Publication Number Publication Date
JPWO2013161906A1 JPWO2013161906A1 (ja) 2015-12-24
JP5887403B2 true JP5887403B2 (ja) 2016-03-16

Family

ID=49483214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014512668A Active JP5887403B2 (ja) 2012-04-27 2013-04-24 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子

Country Status (4)

Country Link
US (1) US9455229B2 (ja)
EP (1) EP2843687A4 (ja)
JP (1) JP5887403B2 (ja)
WO (1) WO2013161906A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
JP6645502B2 (ja) * 2015-07-24 2020-02-14 Ａｇｃ株式会社 ガラス基板、積層基板、積層基板の製造方法、積層体、梱包体、およびガラス基板の製造方法
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP6889531B2 (ja) * 2016-08-05 2021-06-18 マクセルホールディングス株式会社 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP6671518B2 (ja) * 2017-02-02 2020-03-25 三菱電機株式会社 半導体製造方法および半導体製造装置
JP7258494B2 (ja) * 2018-04-26 2023-04-17 株式会社Maruwa 複合基板、及び、複合基板の製造方法
JP7318201B2 (ja) * 2018-12-04 2023-08-01 株式会社レゾナック 製造方法、構造物
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
EP3703114A1 (en) * 2019-02-26 2020-09-02 ASML Netherlands B.V. Reflector manufacturing method and associated reflector
WO2020208985A1 (ja) * 2019-04-08 2020-10-15 株式会社村田製作所 接合基板の製造方法
CN112234023B (zh) * 2020-12-16 2021-03-16 中国电子科技集团公司第九研究所 一种提高硅晶圆上金属薄膜电路附着力的方法
JP7528881B2 (ja) * 2021-07-08 2024-08-06 株式会社Sumco 貼り合わせウェーハの製造方法
JP7559016B2 (ja) * 2022-08-15 2024-10-01 キヤノン株式会社 基板接合体の製造方法、液体吐出基板の製造方法、基板接合体、及び液体吐出基板
EP4418304A1 (en) * 2023-02-17 2024-08-21 Carl Zeiss SMS Ltd. Wafer conditioning

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
JP2846994B2 (ja) * 1992-03-27 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの貼合わせ方法
US5907770A (en) * 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP3987720B2 (ja) * 2001-12-19 2007-10-10 日東電工株式会社 クリーニングシートおよびこれを用いた基板処理装置のクリーニング方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
MX2007001159A (es) * 2004-07-30 2007-09-25 Mitsuboshi Diamond Ind Co Ltd Metodo para formar una grieta media en un sustrato y aparato para formar una grieta media en un sustrato.
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法
KR100735532B1 (ko) * 2006-03-21 2007-07-04 삼성전자주식회사 기판 내에 팽창부를 포함하는 포토마스크 및 포토마스크의표면 평탄화 방법
JP4909657B2 (ja) * 2006-06-30 2012-04-04 株式会社ディスコ サファイア基板の加工方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
JP4909913B2 (ja) * 2008-01-10 2012-04-04 株式会社東芝 インプリントマスクの製造方法および半導体装置の製造方法
JP5091696B2 (ja) 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
JP2010177662A (ja) * 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
KR101974666B1 (ko) * 2011-03-04 2019-05-02 쓰리엠 이노베이티브 프로퍼티즈 컴파니 레이저 마킹 방법 및 용품
CN103959437B (zh) * 2011-09-30 2017-08-01 圣戈班晶体及检测公司 具有特定结晶特征的iii‑v族衬底材料及其制备方法
US8652929B2 (en) * 2011-12-23 2014-02-18 Peking University CMOS device for reducing charge sharing effect and fabrication method thereof
JP5842750B2 (ja) * 2012-06-29 2016-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
WO2013161906A1 (ja) 2013-10-31
JPWO2013161906A1 (ja) 2015-12-24
EP2843687A4 (en) 2015-12-23
US20150076662A1 (en) 2015-03-19
US9455229B2 (en) 2016-09-27
EP2843687A1 (en) 2015-03-04

Similar Documents

Publication Publication Date Title
JP5887403B2 (ja) 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
KR101495581B1 (ko) 다층막이 형성된 단결정 기판, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
JP5725430B2 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP6349175B2 (ja) リフトオフ方法及び超音波ホーン
JP6531885B2 (ja) 内部加工層形成単結晶部材およびその製造方法
JP7187215B2 (ja) ＳｉＣ基板の加工方法
JP6032789B2 (ja) 単結晶加工部材の製造方法、および、単結晶基板の製造方法
JP2009066851A (ja) 脆性材料基板の面取り方法
WO2012108055A1 (ja) 単結晶基板製造方法および内部改質層形成単結晶部材
CN108028189A (zh) 激光加工方法
JP5946112B2 (ja) 基板加工方法
JP2015119076A (ja) 内部加工層形成単結晶部材およびその製造方法
CN101530011A (zh) 金属化陶瓷基板芯片的制造方法
JP2014019120A (ja) 内部加工層形成単結晶部材の製造方法
WO2012108056A1 (ja) 内部応力層形成単結晶部材および単結晶基板製造方法
JP2015074002A (ja) 内部加工層形成単結晶部材およびその製造方法
JP6712747B2 (ja) 内部加工層形成単結晶部材の製造方法
JP6265522B2 (ja) 表面３次元構造部材の製造方法
JP2015074003A (ja) 内部加工層形成単結晶部材およびその製造方法
JP6712746B2 (ja) 内部加工層形成単結晶部材およびその製造方法
WO2024139560A1 (zh) 一种基于激光致裂的碳化硅剥离片及加工方法和激光剥离系统
JP2023085188A (ja) ウェハ製造方法
WO2023106017A1 (ja) ウェハ製造方法
KR102051569B1 (ko) 진공척부재의 제조방법 및 그에 의해 제조된 진공척부재
JP2023085189A (ja) ウェハ製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5887403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250