JP5906571B2 - 液晶表示装置、液晶表示装置の製造方法 - Google Patents

Description

本発明は、例えばＶＡモードの液晶を用いた液晶表示装置およびその製造方法に関する。

近年、液晶表示装置（ＬＣＤ：Liquid Crystal Display）では例えばＶＡ（Vertical Alignment：垂直配向）モードが用いられている。液晶表示装置では、画素電極を有する基板と対向電極を有する基板と間に、屈折率異方性を有する液晶層が封止されるが、この液晶層に電圧を印加して屈折率異方性の軸を変化させることで、そこを通過する光の透過率を制御する。このように、液晶表示装置は、電気的な刺激を光学的なスイッチングに利用する表示デバイスである。

ＶＡモードの液晶表示装置では、液晶層が、負の誘電率異方性、即ち液晶分子の誘電率がその短軸方向よりも長軸方向において小さい、という性質を有している。これにより、液晶層では、電圧無印加時（オフ状態）には液晶分子の長軸方向が基板面に対して略垂直な方向に沿って配向し、電圧印加時（オン状態）には、その電圧の大きさに応じて液晶分子が倒れた（傾いた）配向となる。

ところが、電圧無印加の状態において液晶層に電圧が印加されると、基板面に略垂直に配向していた液晶分子が倒れるが、その倒れる方向は任意である。このため、液晶分子の配向が乱れ、電圧に対する応答が遅くなる、あるいは所望の透過率を得にくい等の弊害が生じる。

そこで、電圧応答時における液晶分子の配向を規制する手法として、これまでにも様々な提案がなされている。例えば、ＭＶＡ（Multi-domain Vertical Alignment）方式やＰＶＡ（Patterned Vertical Alignment）方式、あるいは光配向膜を使用する手法（例えば、特許文献１参照）が提案されている。ＰＶＡ方式では、スリットやリブ（突起）を用いることにより、配向制御を行いつつ高視野角を実現する。最近では、この他にも、画素電極に複数の微細なスリットを設け、対向電極をスリットのないベタ電極とした構造（いわゆるファインスリット構造）が提案されている（例えば、特許文献２参照）。

特開平５−２３２４７３号公報 特開２００２−３５７８３０号公報

しかしながら、上記のような手法では、電圧応答特性を改善することはできるものの、液晶層のうち、スリットに対応する部分（スリットの直上）では、電圧が印加されず、液晶分子が配向しにくい（倒れにくい）。このため、スリット位置に対応して暗線（局所的に光透過量の少ない部分）が生じ、高透過率を得にくいという問題がある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、良好な電圧応答特性を保持しつつ、高透過率を実現することが可能な液晶表示装置および液晶表示装置の製造方法を提供することにある。

本発明の液晶表示装置は、垂直配向（ＶＡ：Vertical Alignment）型の液晶分子を含む液晶層と、液晶層を挟んで対向配置された第１および第２の基板と、第１の基板の液晶層側に設けられ、透明導電膜から構成された複数の画素電極と、複数の画素電極に対向して第２の基板に設けられた対向電極とを備えたものである。各画素電極では、液晶層側の面が凹凸構造を有すると共に、液晶層と反対側の面は、凹凸構造に対向する全域において連なった平坦面であり、対向電極の液晶層側の面は平坦面であり、かつ凹凸構造は、互いに異なる２以上の方向に沿って延在する複数の凹面を含むものである。

本発明の液晶表示装置の製造方法は、第１の基板上に、透明導電膜から構成された複数の画素電極を形成する工程と、第２の基板上に対向電極を形成する工程と、第１および第２の基板間に画素電極および対向電極を対向させて、垂直配向（ＶＡ：Vertical Alignment）型の液晶分子を含む液晶層を封止する工程と、画素電極と対向電極とを通じて液晶層に電圧を印加しつつ液晶層を露光することにより、液晶層にプレチルトを付与する工程とを含むものである。各画素電極では、液晶層側の面が凹凸構造を有すると共に、液晶層と反対側の面は、凹凸構造に対向する全域において連なった平坦面であり、対向電極の液晶層側の面は平坦面であり、かつ凹凸構造は、互いに異なる２以上の方向に沿って延在する複数の凹面を含むものである。

本発明の液晶表示装置およびその製造方法では、画素電極および対向電極の一方または両方の液晶層側の面に凹凸構造を設けることにより、電圧印加時の液晶層では、凹凸構造における凹面および凸面間の高低差（段差）により、電界歪み（横電界）が発生する。一方で、スリットのような電極切り欠き部分が存在しないので、液晶層において電圧が印加されない領域がなくなり、局所的な領域において液晶分子の配向が不十分となることが抑制される。

本発明の液晶表示装置および液晶表示装置の製造方法によれば、画素電極および対向電極の一方または両方の液晶層側の面に凹凸構造を設けるようにしたので、電圧印加時には、液晶層に電界歪みを発生させ、これによりプレチルト付与を効率的に行うことができる。この一方で、局所的な領域において液晶分子の配向が不十分となることを抑制することができるので、その結果、透過率の低下を抑制できる。よって、良好な電圧応答特性を保持しつつ、高透過率を実現することが可能となる。

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。 図１に示した画素の一部領域を表す断面図である。 図２に示した画素電極の平面図および断面拡大図である。 画素電極の他の構成を表す平面図である。 画素電極の他の構成を表す平面図である。 画素電極の他の構成を表す平面図である。 液晶分子のチルト角を説明するための模式図である。 図１に示した液晶表示装置の製造方法（画素電極の形成工程）を説明するための断面図である。 図８に続く工程（プレチルト付与工程）を説明するための断面模式図である。 比較例に係る液晶表示装置における画素の一部領域を表す断面図である。 比較例における電極近傍の液晶分子の配向状態を模式的に表す平面図および断面図である。 実施の形態における電極近傍の液晶分子の配向状態を模式的に表す平面図および断面図である。 実施の形態における電界分布（等電位分布）を表した特性図である。 比較例における電界分布（等電位分布）を表した特性図である。 電圧と応答時間の関係を表す特性図および電圧と透過率との関係を表す特性図である。 透過率分布の測定結果を表した平面図である。 変形例１に係る液晶表示パネルにおける画素の一部領域を表す断面図である。 図１７に示した画素電極の形成プロセスを説明するための断面図である。 変形例２に係る画素電極の形成プロセスを説明するための断面図である。 変形例３に係る液晶表示パネルにおける画素の一部領域を表す断面図である。 図２０に示した液晶表示パネルの透過率分布の測定結果を表した平面図である。 変形例４に係る液晶表示パネルにおける画素の一部領域を表す断面図である。 変形例５−１に係る凹凸構造を説明するための断面図である。 変形例５−２に係る凹凸構造を説明するための断面図である。 変形例５−３に係る凹凸構造を説明するための断面図である。 変形例５−４に係る凹凸構造を説明するための断面図である。 変形例５−５に係る凹凸構造を説明するための断面図である。 変形例６に係る画素電極（電極端部構造）を説明するための斜視図および平面図である。 ファインスリット構造を有するサンプルの構造を表す斜視図である。 図２８に示した画素電極を用いたサンプルの電圧と透過率との関係を表す特性図である。 図２８に示した画素電極を用いたサンプルの電圧とチルト角との関係を表す特性図である。 図２８に示した画素電極を用いたサンプルの電圧と応答速度との関係を表す特性図である。 電圧応答時における液晶分子の傾きを表すシミュレーション結果である。 電極付近の液晶分子の配向状態を表す模式図である。 ファインスリット構造の場合の配向状態を説明するための模式図である。 図２８に示した画素電極の他の構造例を説明するための斜視図および平面図である。 実施例１に係る段差（ｎｍ）および透過率の関係を表す特性図である。 実施例２に係る凹凸構造のスケールを説明するための断面図である。 実施例２に係る凸面の幅および透過率の関係を表す特性図である。 実施例３に係る凹凸構造のスケールを説明するための断面図である。 実施例３に係る凸面の段差および透過率の関係を表す特性図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（画素電極の表面に凹凸構造を設け、裏面を平坦とした例）
２．変形例１（画素電極の下地層（平坦化膜）に凹凸構造を設けた例）
３．変形例２（画素電極の凹凸構造を２段階プロセスで形成した例）
４．変形例３（画素電極の凹凸構造がテーパを有する例）
５．変形例４（画素電極の凹凸構造が逆テーパを有する例）
６．変形例５−１〜５−５（画素電極の下地層に凹凸構造を設ける場合の詳細構成例）
７．変形例６（画素電極端部の構造例）
８．実施例
・実施例１（凹凸構造の段差を変化させた場合の透過率の測定結果）
・実施例２（変形例３において上底の幅を変化させた場合の透過率の測定結果）
・実施例３（変形例３において段差を変化させた場合の透過率の測定結果）

＜実施の形態＞
［液晶表示装置１の構成］
図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。液晶表示装置１は、例えば液晶表示パネル２、バックライト３、データドライバ５１、ゲートドライバ５２、タイミング制御部６１およびバックライト駆動部６２を備え、外部入力信号Ｄinに基づいて映像表示を行うものである。

バックライト３は、液晶表示パネル２に向けて光を照射する光源であり、液晶表示パネル２の背面（後述の偏光板１９側の面）側に配設されている。このバックライト３は、例えばＬＥＤ（Light Emitting Diode：発光ダイオード）やＣＣＦＬ（Cold Cathode Fluorescent Lamp）等を含むものである。バックライト駆動部６２は、そのバックライト３の点灯動作（発光動作）を制御するものである。

タイミング制御部６１は、ゲートドライバ５２、データドライバ５１およびバックライト駆動部６２の駆動タイミングを制御すると共に、外部入力信号Ｄinに基づく映像信号をデータドライバ５１へ供給するものである。

ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素１０を駆動するものである。データドライバ５１は、タイミング制御部６１から供給される映像信号（外部入力信号Ｄinに基づく映像信号）に対してＤ／Ａ変換を施すと共に、そのＤ／Ａ変換後の映像信号を液晶表示パネル２の各画素１０へ出力するものである。

液晶表示パネル２は、ゲートドライバ５２から供給される駆動信号およびデータドライバ５１から供給される映像信号に基づき、バックライト３から発せられる光を変調するものである。この液晶表示パネル２は、全体としてマトリクス状に配置された複数の画素１０を含む。

図２は、液晶表示パネル２の断面構成を表すものである。但し、図２では、画素１０の一部領域のみを示している。液晶表示パネル２は、駆動基板１１と対向基板１８との間に液晶層１５を挟み込んだものであり、駆動基板１１および対向基板１８の外側には、偏光板１９および偏光板２０が貼り合わせられている。駆動基板１１上には、駆動基板１１の表面を覆って平坦化膜１２が形成されている。この平坦化膜１２上に、画素電極１３が画素１０毎に配設されており、この画素電極１３の表面を覆って配向膜１４が形成されている。対向基板１８の液晶層１５側の面には、有効表示領域のほぼ全面に渡って対向電極１７が配設され、この対向電極１７の表面を覆って配向膜１６が形成されている。

駆動基板１１は、例えばガラス基板上に画素１０を駆動するための駆動回路、例えば前述したゲートドライバ５２、データドライバ５１、タイミング制御部６１およびバックライト駆動部６２等が配設されたものである。この駆動基板１１上において、各画素電極１３には、ゲートドライバ５２およびデータドライバ５１からの各駆動信号が伝送されるゲート線やソース線等の配線と、ＴＦＴ（薄膜トランジスタ）（いずれも図示せず）等が接続されている。

平坦化膜１２は、上記のような駆動回路や配線等の配設された駆動基板１１の表面を平坦化するオーバーコート膜である。この平坦化膜１２は、熱硬化性樹脂または光反応性樹脂よりなる有機膜よりなる絶縁膜であり、例えば厚みが１μｍ〜１０μｍである。あるいは、このような有機膜よりなる平坦化膜１２の代わりに、例えばシリコン酸化膜（ＳｉＯ₂），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＯＮ）等の無機絶縁膜が設けられていてもよい。

（画素電極の構成）
画素電極１３は、例えばＩＴＯ（インジウム錫酸化物）やＩＺＯ等の透明導電膜からなり、表面（液晶層１５側の面）に凹凸構造を有している。本実施の形態において、凹凸構造は、基板面に平行な方向に沿って交互に配列する凹面１３ａおよび凸面１３ｂを有すると共に、これらの間の段差部分は、基板面に垂直な垂直面１３ｃとなっている。尚、画素電極１３の液晶層１５側の面のみが凹凸構造を有しており、平坦化膜１２側の面は平坦となっている。

図３（Ａ）は、画素電極１３の平面構成の一例を模式的に表したものである。このように、画素電極１３に設けられた凹凸構造は、例えば所定のパターン（凹凸パターン）で形成されている。即ち、凹面１３ａが、電極面内の複数の方向（ここでは４つの方向Ａ１〜Ａ４）に沿って延在して設けられ、その他の部分が凸面１３ｂとなっている。このような凹凸パターンを有することにより、画素１０内に配向方向の異なる領域が形成（配向分割）されるため、視野角特性が向上する。

図３（Ｂ）は、画素電極１３の断面構成の一部を拡大したものである。凹面１３ａの幅Ｓは、例えば１μｍ〜２０μｍであることが望ましく、この凹面１３ａと同方向に延在する凸面１３ｂの幅Ｌ（＝凹面１３ａ同士の間隔（ピッチ））は、例えば１μｍ〜２０μｍであることが望ましい。幅Ｓ，Ｌが１μｍよりも狭いと、画素電極１３の形成が難しくなり、十分な歩留りを確保することが困難となる。一方、幅Ｓ，Ｌが２０μｍよりも広いと、駆動電圧を印加した場合に、画素電極１３と対向電極１７との間に良好な斜め電界が生じにくくなり、液晶分子全体の配向が僅かに乱れ易くなる。特に、幅Ｓが２μｍ以上１０μｍ以下であると共に、幅Ｌが２μｍ以上１０μｍ以下であることがより望ましい。十分な歩留りを確保されるうえ、駆動電圧印加時における液晶分子の配向がより良好になるからである。

凹面１３ａから画素電極１３裏面までの距離（厚みＴａ）は、例えば５０ｎｍ〜２５０ｎｍであることが望ましく、凸面１３ｂから画素電極１３裏面までの距離（厚みＴｂ）は、例えば１００ｎｍ〜３００ｎｍであることが望ましい。詳細は後述するが、これらの凹面１３ａおよび凸面１３ｂ間の段差（厚みＴａ，Ｔｂの差）に応じて、電圧印加時の液晶層１５における透過率が変化する。但し、その段差は、５０ｎｍ以上であることが望ましい。良好な配向制御が可能となり、十分な歩留りを確保できると共に、透過率の低下、プロセス時間の延長を防ぐことができるからである。

（画素電極における他の凹凸パターン例）
尚、凹凸パターンとしては、このような凹面１３ａが４方向に沿って延在するパターンに限らず、例えばストライプ状やＶ字状など様々なパターンを採用できる。また、凹面１３ａの幅Ｓやその数、凸面１３ｂの幅Ｌやその数についても任意に設定可能である。

また、凹面１３ａおよび凸面１３ｂの各平面形状を、例えば次のように設定してもよい。例えば図４（Ａ）に示したように、画素電極１３のエッジ部ＥＥにおいて、凹面１３ａ１および凸面１３ｂ１の外側端部Ｅ１が、それらの延在方向（ここでは、方向Ａ４）と直交する方向に沿って切断されたような構造（以下、直角構造という）としてもよい。ここで、図３（Ｃ）に示したように、例えばエッジ部ＥＥにおいて外側端部Ｅ０が、画素電極１３の矩形状の各辺に沿って斜めに切断されたような構造の場合、外側端部Ｅ０付近の液晶分子は矢印（太線）の向きに倒れ、配向制御の妨げとなる虞がある。そこで、外側端部Ｅ１を上記のような直角構造とすることで、図４（Ｂ）に示したように、外側端部Ｅ１付近の液晶分子は方向Ａ４に沿って倒れ易くなり、配向制御が容易となる。

あるいは、図５（Ａ）〜（Ｅ）に示したような平面構成としてもよい。但し、（Ａ），（Ｂ）は画素電極全体の平面構成を表したものであり、（Ｃ）は画素電極の一部、（Ｄ）は１つの凹面を拡大して示したものである。図５（Ａ），（Ｂ）に示したように、画素電極１３の縁部分において、凸面１３ｂ２，１３ｂ３がそれぞれ繋がっているような構造であってもよい。また逆に、図示はしないが、縁部分において凹面１３ａ２，１３ａ３がそれぞれ繋がっていてもよい。

また、図５（Ｃ）に示したように、凹面１３ａ４の内側端部Ｅ２（図３（Ａ）における領域ＥＣに対応する部分）が、上記外側端部Ｅ１と同様、凹面１３ａ４の延在方向（ここでは方向Ａ１）と直交する方向に沿って切断されたような直角構造となっていてもよい。また、凹面１３ａ４の外側端部Ｅ１と内側端部Ｅ２との両方が直角構造となっていてもよい。

更に、上記のような直角構造の他にも、例えば図５（Ｄ）に示したように、各凸面１３ｂ５の外側端部Ｅ３が丸く成形されたようなＲ形状を有していてもよい。これにより、図５（Ｄ）の矢印で示したように任意の方向に液晶分子を配向させることができる。あるいは、そのようなＲ形状に限らず、例えば図５（Ｅ）に示したように、外側端部Ｅ４が多角形状を有していてもよい。また、図示はしないが、各凹面の外側端部と内側端部との一方または両方が、上記のようなＲ形状や多角形状を有していてもよい。

尚、上記説明では、４つの方向Ａ１〜Ａ４に沿って凹面および凸面がそれぞれ延在して設けられた画素電極構造（４つの領域に配向分割された構造）を例に挙げたが、凹面および凸面の延在方向は、これに限定されない。例えば、図６（Ａ）に示したように、凹面１３ａ７が電極面内の２つの方向Ａ５，Ａ６に沿って延在して設けられ、その他の部分が凸面１３ｂ７となっている構造（２つの領域に配向分割された構造）であってもよい。また、図６（Ｂ）に示したように、画素電極の縁部分において凸面１３ｂ８が繋がっているような構造であってもよい。尚、これらの２分割構造の場合には、偏光板１９，２０の光学軸が、４分割構造の場合と４５°ずれることになる。

対向基板１８は、ガラス基板の表面（対向電極１７側の面または偏光板２０側の面）に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが配列してなるカラーフィルタ（図示せず）を有するものである。但し、このカラーフィルタは、対向基板１８に設けられていてもよいが、駆動基板１１に設けられていてもよい（ＣＯＡ（Color Filter On Array）構造であってもよい）。

対向電極１７は、例えばＩＴＯ等の透明導電膜からなり、各画素１０に共通の電極として（全ての画素電極１３と対向して）設けられている。この対向電極１７の液晶層１５側の面は、ここではスリットや間隙等の無い平坦な面となっている。但し、対向電極１７は、間隙やスリット等の電極切欠き部分のない電極であればよく、例えば液晶層１５側の面が凹凸面となっていたり、段差が形成されていてもよい。

配向膜１４，１６は、例えば垂直配向膜であり、液晶層１５内の液晶分子（詳細には配向膜１４，１６近傍の液晶分子）を、その長軸方向（ダイレクタ）が基板面に対してほぼ垂直となるように配向させるものである。このような配向膜１４，１６としては、例えばポリイミドやポリシロキサン等の垂直配向剤が用いられる。

液晶層１５は、例えば垂直配向型の液晶分子を含むものである。この液晶層１５では、液晶分子が、例えば長軸および短軸をそれぞれ中心軸として回転対称な形状をなし、負の誘電率異方性（長軸方向における誘電率が短軸方向よりも小さい性質）を示す。

この液晶層１５では、図７に示したように、配向膜１４，１６との界面近傍の液晶分子（液晶分子１５ａ）が、配向膜１４，１６からの規制により長軸方向Ｄ１が基板面に略垂直となるように配向しつつ、その垂直方向から僅かに傾いた状態で保持されている。即ち、液晶層１５の配向膜１４，１６との界面近傍では、いわゆるプレチルトが付与されており、液晶分子１５ａの垂直方向からの傾き角（チルト角）θは、例えば１°〜４°程度である。チルト角θが大きい程、立ち上がりの応答速度は速くなるが、電圧無印加時における黒輝度が低下するため、コントラストが悪化する。このようなプレチルトは、液晶層１５の配向膜１４，１６との界面近傍においてポリマーによって保持されており、この界面近傍の液晶分子の配向に倣って他の液晶分子（例えば液晶層１５の厚み方向における中央付近の液晶分子）も同等の方向に配向している。

偏光板１９および偏光板２０は、例えば互いにクロスニコルの状態で配置されており、バックライト３からの光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。即ち、ノーマリーブラックとなるように、偏光板１９および偏光板２０が駆動基板１１および対向基板１８に貼り合わせられている。

［液晶表示装置１の製造方法］
（１．パネル封止工程）
液晶表示装置１は、例えば次のようにして製造することができる。即ち、まず図８（Ａ）に示したように、駆動基板１１の表面を覆うように、平坦化膜１２を例えばスピンコート法により成膜する。尚、この平坦化膜１２の代わりに無機絶縁膜を成膜する場合には、例えばＣＶＤ法により、上述したようなシリコン酸化膜等を形成すればよい。この後、図８（Ｂ）に示したように、平坦化膜１２上の全面に渡って、例えばＩＴＯよりなる画素電極１３を例えば蒸着法やスパッタ法により成膜する。続いて、図８（Ｃ）に示したように、画素電極１３の選択的な領域（凹面１３ａに対応する領域）を、例えばフォトリソグラフィによるハーフエッチング法により除去することにより、凹面１３ａ，凸面１３ｂおよび垂直面１３ｃよりなる凹凸構造を形成する。尚、平坦化膜１２にはコンタクトホールを設け、このコンタクトホールを介して画素電極１３をそれぞれ、駆動基板１１上に形成された駆動回路に電気的に接続されるようにする。

このようにして形成した画素電極１３の表面、具体的には凹面１３ａ，凸面１３ｂおよび垂直面１３ｃを覆うように、垂直配向剤を例えばスピンコート法により塗布し、ベークすることにより、配向膜１４を形成する。

一方、対向基板１８の表面に、対向電極１７を例えば蒸着法やスパッタ法により成膜した後、この対向電極１７の表面に垂直配向剤を、例えばスピンコート法により塗布し、ベークすることにより、配向膜１６を形成する。

この後、駆動基板１１の周縁領域に、例えばＵＶ硬化性や熱硬化性のシール部を印刷し、このシール部に囲まれた領域に、例えばＵＶ硬化性のモノマーを混入させた液晶層１５を滴下注入する。この後、駆動基板１１上に、対向基板１８を、例えば感光性のアクリル樹脂よりなるスペーサを介して重ね合わせ、シール部を硬化させる。このようにして、駆動基板１１および対向基板１８間に液晶層１５が封止されたパネル封止体が形成される。

（２．プレチルト付与工程）
続いて、上記のようにして形成したパネル封止体において、液晶層１５に電圧を印加しつつ露光（ＵＶ照射）することにより、液晶層１５にプレチルトを付与する。具体的には、図９（Ａ）に示したように、対向電極１７および画素電極１３を通じて液晶層１５に電電圧Ｖを印加する。

この電圧印加により、液晶層１５では、画素電極１３表面に形成された凹面１３ａおよび凸面１３ｂ間の高低差（段差）に起因して、電界歪み（横電界）が発生する。これにより、液晶分子１５ａが画素電極１３の凹凸パターンに応じて傾倒する。この液晶分子１５ａが傾いた状態で、ＵＶ照射を行うことによって、液晶層１５に混入したモノマーが、配向膜１４，１６との界面近傍において硬化する。その後、図９（Ｂ）に示したように、液晶層１５を電圧無印加状態に戻すと、その界面近傍に形成されたポリマーが液晶分子１５ａを垂直方向から僅かに傾けた状態で保持する。このようにして、液晶分子１５ａには、図７に示したようなチルト角θが付与される。

上記のようにしてプレチルト付与後のパネル封止体の駆動基板１１の裏面に、偏光板１９、対向基板１８の表面に偏光板２０を、互いにクロスニコル配置となるように貼り合わせる。これにより、図１に示した液晶表示装置１が完成する。

尚、プレチルトを付与するための手法は、上記のものに限定される訳ではなく、少なくとも液晶封入後において、電圧を印加しつつ露光する工程を含むものであればよい。例えば、次のような特殊な配向膜を使用して、プレチルトを付与してもよい。即ち、側鎖において、プレチルト付与のための基と、付与したプレチルトを固定するための基（感光基）とを含む高分子を有する配向膜、あるいは感光性モノマーを含む配向膜等を使用することができる。このような特殊な配向膜を、駆動基板１１側および対向基板１８側の一方または両方に形成し（但し、一方の基板側にのみ形成する場合は、他方の基板側には垂直配向膜を形成する）、モノマーを含まないＶＡ型の液晶を封入した後、電圧を印加しつつ露光を行う。このような手法によっても、プレチルトを付与することができる。

［液晶表示装置１の作用］
（映像表示動作）
液晶表示装置１では、以下の要領で画素電極１３と対向電極１７との間に、外部入力信号Ｄinに基づく駆動電圧を印加することにより、映像が表示される。具体的には、タイミング制御部６１の制御に応じて、ゲートドライバ５２が、各画素１０に接続されたゲート線に走査信号を順次供給すると共に、データドライバ５１が、外部入力信号Ｄinに基づく映像信号を、所定のソース線に供給する。これにより、映像信号が供給されたソース線と走査信号が供給されたゲート線との交差点に位置する画素１０が選択され、その画素１０に駆動電圧が印加されることとなる。

選択された画素１０では、駆動電圧が印加されると、液晶層１５に含まれる液晶分子１５ａの配向状態が、画素電極１３および対向電極１７間の電圧に応じて変化する。具体的には、電圧無印加状態から駆動電圧が印加されることにより、配向膜１４，１６の近傍に位置する液晶分子１５ａが倒れ、その動作に倣うように、液晶層１５の厚み方向中央部に向かって、順次液晶分子１５ａが倒れていく。この際、液晶分子１５ａにチルト角が付与されていることにより、液晶分子１５ａがその自らの傾き方向に倒れ易くなることから、駆動電圧に対する応答時間が短くなる。その結果、液晶層１５における光学的特性が変化し、バックライト３から液晶表示パネル２へ入射した光は、変調されて出射する。液晶表示装置１では、このようにして映像が表示される。

ここで、比較例に係る液晶表示装置について説明する。図１０は、比較例に係る液晶表示装置の画素の断面構成の一部を表したものである。この液晶表示装置は、駆動基板１０１と対向基板１０８との間に液晶層１０５を挟み込んだものであり、駆動基板１０１および対向基板１０８の外側には、入射側偏光板１０９および出射側偏光板１１０が貼り合わせられている。駆動基板１０１の液晶層１０５の面には、平坦化膜１０２を介して画素電極１０３が画素毎に配設されており、この画素電極１０３の表面を覆って配向膜１０４が形成されている。対向基板１０８の液晶層１０５側の面には、有効表示領域のほぼ全面に渡って対向電極１０７が配設され、この対向電極１０７の表面を覆って配向膜１０６が形成されている。即ち、比較例の液晶表示装置では、画素電極１０３が、複数のスリット１０３ａを有する、いわゆるファインスリット構造が採用されている。

図１１は、上記比較例の電圧印加時における液晶分子の配向の様子を模式的に表したものである。但し、図１１（Ａ）は、図１０における領域Ｂの画素電極１０３付近を上面からみたもの、図１１（Ｂ）はその断面構成に相当する。また、簡便化のため、配向膜１０４は図示していない。このように、比較例では、画素電極１０３にスリット１０３ａ、即ち電極を切り欠いた部分が存在するため、その直上の領域には電圧が印加されず、液晶分子が所望の方向に配向しにくい（倒れにくい）。そのため、液晶分子１５ａが倒れず、基板面にほぼ垂直な方向に立ったままの配向状態となる。このような配向状態では、スリット１０３ａに対応する領域において光の透過量が下がるため、透過率が低下してしまう。

これに対し、本実施の形態では、電圧印加時における液晶分子１５ａの配向状態は以下のようになる。図１２は、本実施の形態における電圧印加時の液晶分子１５ａの配向の様子を模式的に表したものである。但し、図１２（Ａ）は、画素電極１３付近を上面からみたもの、図１２（Ｂ）はその断面構成に相当する。また、簡便化のため、配向膜１４は図示していない。このように、画素電極１３はその表面に凹凸構造を有するが、スリットのような電極切り欠き部分は存在しないので、凸面１３ｂ上だけでなく、凹面１３ａ上においても、印加電圧が不十分となることを抑制できる。このため、凹面１３ａ上においても、液晶分子１５ａが倒れる。よって、上記のような局所的な領域において液晶分子の配向が不十分であることに伴う透過率の低下が抑制される。

ここで、図１３に、電圧印加時における液晶層１５の電界分布（等電位分布）について示す。但し、各図において、Ｘ（μｍ）は基板面において凹面１３ａの延在方向と直交する方向におけるスケールを示している。Ｚ（μｍ）は、液晶層１５の厚み方向におけるスケールであり、Ｚ＝０を画素電極１３側（配向膜１４側）、Ｚ＝３．５μｍを対向電極１７側（配向膜１６側）とする。また、画素電極１３の凹面１３ａの幅Ｓを４μｍ，厚みＴａを５０ｎｍ、凸面１３ｂの幅Ｌを４μｍ，厚みＴｂを３００ｎｍとした。配向膜１４，１６は、垂直配向膜（ＪＡＬＳ２１３１−Ｒ６：ＪＳＲ製）を、第１サブ電極１２Ａ上に塗布し、ホットプレート上で８０℃、８０秒間乾燥させた後、窒素雰囲気のクリーンオーブン内で２００℃、６０分間ベークすることにより形成した。液晶層１５としては、ＶＡ液晶材料に、アクリルモノマー（Ａ−ＢＰ−２Ｅ：新中村化学製）を０．３ｗｔ％混入したものを用い、液晶層１５の厚みを３．５μｍとした。また、図１４には、上記比較例の液晶層１０５の電界分布について示す。尚、画素電極以外の構成条件およびプロセス条件は、上記と同様とした。図１４からわかるように、比較例では、特に画素電極側の領域において、スリット１０３ａに対応する領域では、電極部分１０３ｂに対応する領域よりも印加される電圧が低くなっていることがわかる。一方、図１３に示した本実施の形態では、凹面１３ａに対応する領域においても、凸面１３ｂに対応する領域とほぼ同程度の電圧が印加されていることがわかる。

また、図１５（Ａ）には電圧（Ｖ）と応答時間（ｍｓ：ミリ秒）との関係、図１５（Ｂ）には、電圧（Ｖ）と透過率（％）との関係を示す。電圧応答については、図１５（Ａ）に示したように、ファインスリット構造を有する比較例よりも良好な特性を実現できていることがわかる。一方、透過率については、図１５（Ｂ）に示したように、本実施の形態では比較例に比べて大幅に向上した。

一例として、透過率分布についてのシミュレーション結果を図１６（Ａ）に示す。但し、Ｙ（μｍ）は、基板面において凹面１３ａの延在方向を示し、画素電極１３のＸ，Ｙ平面における寸法を３０×３０μｍ、凹面１３ａおよび凸面１３ｂの各幅を４μｍとした。また、液晶層１５の厚みを３．５μｍ、印加電圧を７．５Ｖ、入射光の波長を５５０μｍとした。尚、図１６（Ｂ）は、画素電極に幅４μｍのスリットを４μｍ間隔で設けたファインスリット構造についての透過率分布である。このファインスリット構造においては、画素電極にスリットを設けたこと以外は、上記と同様の条件とした。このように、画素電極に凹凸構造を設けることにより、ファインスリット構造に比べ、暗線が軽減されて透過率が向上すると共に、均一な透過率分布を実現し易くなる。但し、各図では、透過率分布を白黒の濃淡で表している（白に近い程、透過率が高く、黒に近い程、透過率が低いことを示している）。

以上説明したように、本実施の形態では、画素電極１３の液晶層１５側の面に凹凸構造、具体的には凹面１３ａ，凸面１３ｂおよび垂直面１３ｃよりなる凹凸構造を設けたので、電圧印加時には、液晶層１５に電界歪みを発生させることができる。従って、プレチルト付与を効率的に行うことができる。この一方で、局所的な領域における印加電圧の低下を抑制することができるので、その結果、透過率の低下を抑制できる。よって、良好な電圧応答特性を保持しつつ、高透過率を実現することが可能となる。

以下、上記実施の形態の変形例（変形例１〜４）について説明する。尚、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。

＜変形例１＞
図１７は、変形例１に係る液晶表示装置における液晶表示パネルの断面構成（画素の一部に相当）を表すものである。本変形例の液晶表示パネルは、上記実施の形態の液晶表示パネル２と同様、駆動基板１１と対向基板１８との間に液晶層１５を挟み込み、駆動基板１１および対向基板１８の外側に偏光板１９，２０が貼り合わせられたものである。また、駆動基板１１上には、駆動基板１１の表面を覆って平坦化膜２１が形成され、この平坦化膜２１上に、画素電極２２が画素１０毎に配設されている。このような構成において、本変形例においても、画素電極２２の液晶層１５側の面が凹凸構造を有し、対向電極１７の液晶層１５側の面は平坦となっている。

但し、本変形例では、画素電極２２の下地層となる平坦化膜２１の表面に凹凸構造が形成されており、画素電極２２は、平坦化膜２１上に、その表面形状に倣って略同一の厚みで設けられている。具体的には、平坦化膜２１は、表面が凹面２１ａおよび凸面２１ｂを基板面に平行な方向に沿って交互に配列してなる凹凸構造を有している。画素電極２２の表面には、平坦化膜２１の凹面２１ａに対応して凹面２２ａ、平坦化膜２１の凸面２１ｂに対応して凸面２２ｂを有する凹凸構造が形成されている。尚、この平坦化膜２１は、上記実施の形態の平坦化膜１２と同様の有機絶縁膜により構成されている。但し、この平坦化膜２１の代わりに、例えばシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜等の無機絶縁膜が設けられていてもよい。

このような画素電極２２の凹凸構造は、例えば次のようにして形成することができる。即ち、まず図１８（Ａ）に示したように、駆動基板１１上に平坦化膜２１を、上記実施の形態と同様の手法により形成する。続いて、図１８（Ｂ）に示したように、平坦化膜２１の選択的な領域（凹面２１ａに対応する領域）を、例えば所定の深さ分だけエッチングすることにより、平坦化膜２１の表面に凹面２１ａおよび凸面２１ｂを形成する。この後、図１８（Ｃ）に示したように、平坦化膜２１の凹凸構造を覆うように、画素電極２２を、例えば蒸着法やスパッタ法等により形成することにより、図１７に示した画素電極２２が形成される。

本変形例においても、上記実施の形態と同様、画素電極２２の液晶層１５側の面に、凹面２２ａおよび凸面２２ｂを有する凹凸構造が形成されていることにより、電圧印加時には、液晶層１５にプレチルト付与に効果的な電界歪みが発生する。一方、画素電極２２全体としては、スリットのような電極切欠き部分が存在しないので、液晶層１５の局所的な領域で透過率が低下することが抑制される。よって、上記実施の形態と同等の効果を得ることができる。

＜変形例２＞
図１９（Ａ）〜（Ｃ）は、変形例２に係る液晶表示装置における画素電極１３の他の製造方法を工程順に表したものである。上記実施の形態では、画素電極１３の凹凸構造を、平坦化膜１２上に画素電極１３を全面形成した後、ハーフエッチングすることにより形成したが、次のようにして形成することも可能である。即ち、図１９（Ａ）に示したように、駆動基板１１上に、平坦化膜２１を形成した後、この平坦化膜２１の全面に渡って、ＩＴＯよりなる電極層１３０を、例えば蒸着法やスパッタ法により成膜する。続いて、図１９（Ｂ）に示したように、電極層１３０の選択的な領域（凹面１３ａに対応する領域）を、例えばフォトリソグラフィ法を用いたエッチングにより除去する。この後、図１９（Ｃ）に示したように、ＩＴＯよりなる電極層１３１を、例えば蒸着法やスパッタ法により成膜する。これにより、露出した平坦化膜１２の表面が電極層１３１によって覆われ、凹面１３ａおよび凸面１３ｂを有する凹凸構造が形成される。

このように、画素電極１３の凹凸構造は、上記実施の形態で説明したものに限らず、様々な手法により形成することができる。即ち、画素電極１３の液晶層１５側の面が凹凸構造となっていれば、上記実施の形態と同等の効果を得ることができる。

＜変形例３＞
図２０は、変形例３に係る液晶表示装置における液晶表示パネルの断面構成（画素の一部に相当）を表すものである。本変形例の液晶表示パネルは、上記実施の形態の液晶表示パネル２と同様、駆動基板１１と対向基板１８との間に液晶層１５を挟み込み、駆動基板１１および対向基板１８の外側に偏光板１９，２０が貼り合わせられたものである。また、駆動基板１１上には、平坦化膜１２を介して画素電極２３が画素１０毎に配設されている。このような構成において、本変形例においても、画素電極２３の液晶層１５側の面が凹凸構造を有し、対向電極１７の液晶層１５側の面は平坦となっている。

但し、本変形例では、画素電極２３の凹凸構造がテーパを有している。具体的には、凹凸構造が、基板面に平行な方向に沿って交互に配列する凹面２３ａおよび凸面２３ｂを有すると共に、これらの間の段差部分がテーパ面２３ｃとなっている。このテーパ面２３ｃのテーパ角（基板面に垂直な方向を０°とする）は、例えば０°より大きく８０°以下である。即ち、本変形例では、画素電極２３の表面に、断面形状を台形とする凸部が所定の間隔で配列したような凹凸構造が形成されている。

このような画素電極２３の凹凸構造は、例えばフォトリソグラフィによるエッチングにより形成することができる。

本変形例においても、上記実施の形態と同様、画素電極２３の液晶層１５側の面に、凹面２３ａおよび凸面２３ｂを有する凹凸構造が形成されていることにより、電圧印加時には、液晶層１５にプレチルト付与に効果的な電界歪みが発生する。一方、画素電極２３全体としては、スリットのような電極切欠き部分が存在しないので、液晶層１５の局所的な領域で透過率が低下することが抑制される。よって、上記実施の形態と同等の効果を得ることができる。

ここで、図２１に、透過率分布についてのシミュレーション結果を示す。尚、画素電極１３の寸法、凹凸構造、液晶層１５の厚み、印加電圧、入射光の波長等の条件については、上記実施の形態におけるシミュレーション（図１６（Ａ））と同様とした。但し、テーパ角は、基板面に垂直な方向から３０°傾斜させた。このように、段差部分にテーパ面を有する凹凸構造を設けることによっても、上記実施の形態と同様、暗線が軽減されて透過率が向上すると共に、均一な透過率分布を実現し易くなることがわかる。

＜変形例４＞
図２２は、変形例４に係る液晶表示装置における液晶表示パネルの断面構成（画素の一部に相当）を表すものである。本変形例の液晶表示パネルは、上記実施の形態の液晶表示パネル２と同様、駆動基板１１と対向基板１８との間に液晶層１５を挟み込み、駆動基板１１および対向基板１８の外側に偏光板１９，２０が貼り合わせられたものである。また、駆動基板１１上には、平坦化膜１２を介して画素電極２４が画素１０毎に配設されている。このような構成において、本変形例においても、画素電極２４の液晶層１５側の面が凹凸構造を有し、対向電極１７の液晶層１５側の面は平坦となっている。

但し、本変形例では、画素電極２４の凹凸構造が逆テーパを有している。具体的には、凹凸構造が、基板面に平行な方向に沿って交互に配列する凹面２４ａおよび凸面２４ｂを有すると共に、これらの間の段差部分が逆テーパ面２４ｃとなっている。即ち、本変形例では、画素電極２４の表面に、断面形状を逆台形とする凸部が所定の間隔で配列したような凹凸構造が形成されている。

このような画素電極２４の凹凸構造は、例えばフォトリソグラフィによるエッチングにより形成することができる。

本変形例においても、上記実施の形態と同様、画素電極２４の液晶層１５側の面に、凹面２４ａおよび凸面２４ｂを有する凹凸構造が形成されていることにより、電圧印加時には、液晶層１５にプレチルト付与に効果的な電界歪みが発生する。一方、画素電極２４全体としては、スリットのような電極切欠き部分が存在しないので、液晶層１５の局所的な領域で透過率が低下することが抑制される。よって、上記実施の形態と同等の効果を得ることができる。また、段差部分が逆テーパ面であることにより、垂直面の場合に比べ、小さな段差で電界歪みを発生させることができる。このため、画素電極全体の厚膜化することなく、配向制御が可能となる。

続いて、上記変形例１において説明したような、画素電極の下地層に凹凸構造を有する場合の詳細構成について、以下の変形例５−１〜５−５を例に挙げて説明する。

＜変形例５−１＞
図２３は、変形例５−１に係る凹凸構造例を説明するための断面図である。本変形例は、上記変形例１と同様の凹凸構造を有する場合（画素電極２２の下地層である平坦化膜２１の表面に凹凸構造２１ａｂを有する場合）の詳細構成例である。図２３に示したように、平坦化膜２１は、基板１１ａ上のトランジスタ１２０（ＴＦＴ）や図示しない配線等を覆うように設けられている。トランジスタ１２０は、例えばゲート電極１２１上に、ゲート絶縁膜１２２を介して半導体層１２３を有している。半導体層１２３上にはソース・ドレイン電極１２４が配設され、これらが保護膜１２５によって被覆されている。尚、トランジスタ１２０としては、そのようなボトムゲート型のものに限らず、トップゲート型のものであってもよい。

平坦化膜２１には、このようなトランジスタ１２０（ソース・ドレイン電極１２４）と画素電極２２との電気的導通を確保するためのコンタクトホールＨ１が設けられている。画素電極２２は、平坦化膜２１上において、コンタクトホールＨ１の底部を埋め込むと共に、凹凸構造２１ａｂの表面形状に倣って、略一定の厚みで形成されている。

このような平坦化膜２１における凹凸構造２１ａｂは、例えば次のようにして形成することができる。即ち、図示は省略するが、まず、駆動基板１１上に平坦化膜２１を上述したような手法により成膜した後、その平坦化膜２１の表面に、フォトリソグラフィ法を用いて、凹凸構造２１ａｂおよびコンタクトホールＨ１を形成する。具体的には、まず、平坦化膜２１上にフォトレジストを塗布形成し、所定のフォトマスクを用いて露光および現像を行い、フォトレジストをパターニングする。この際、フォトマスクとしては、コンタクトホールＨ１に対応して透過領域（透過率約１００％）を有すると共に、凹凸構造２１ａｂの形成領域に対応して半透過領域（透過率数％〜数十％）を有するマスクを用いる。この凹凸構造２１ａｂに対応する領域は、いわゆるハーフトーンマスクとなっている。その後、エッチングを行い、フォトレジストを除去することにより、平坦化膜２１の一部領域に、ソース・ドレイン電極１２４の表面まで貫通するコンタクトホールＨ１が形成される一方、他の選択的な領域には、その表面に所定の凹凸構造２１ａｂが形成される。この凹凸構造２１ａｂにおける凹部深さ（凸部高さ）および凹部幅（凸部幅）は、上記フォトマスクにおける半透過領域の透過率やそのパターンにより調整することができる。この後、平坦膜２１上に画素電極２２を形成すればよい。

本変形例のように、画素電極２２の下地層（平坦化膜２１）に凹凸構造２１ａｂを設ける場合に、ハーフトーンマスクを利用したフォトリソグラフィ法を用いることで、コンタクトホールＨ１の形成と同時に、凹凸構造２１ａｂを形成することができる。即ち、新たに製造工程を増やすことなく、平坦化膜２１に凹凸構造２１ａｂを形成可能となる。

＜変形例５−２＞
図２４（Ａ）は、変形例５−２に係る凹凸構造例を説明するための断面図である。本変形例は、上記変形例５−１と同様、画素電極２２の下地層に凹凸構造を有するものであるが、次の点において上記変形例５−１と異なっている。即ち、本変形例では、平坦化膜１２の表面が平坦となっており、この平坦化膜１２上に凹凸構造２５ａｂを構成するフォトレジスト２５が設けられている。平坦化膜１２には、上記変形例５−１と同様、画素電極２２とソース・ドレイン電極１２４との電気的導通を確保するためのコンタクトホールＨ１が設けられている。フォトレジスト２５は、このコンタクトホールＨ１に対応する領域に開口を有すると共に、他の選択的な領域においてパターニングされて凹凸構造２５ａｂを形成している。画素電極２２は、このフォトレジスト２５上に、コンタクトホールＨ１の底部を埋め込むと共に、凹凸構造２５ａｂの形状に倣って、略一定の厚みで形成されている。

このようなフォトレジスト２５を用いた凹凸構造２５ａｂは、例えば次のようにして形成することができる。即ち、図示は省略するが、まず、駆動基板１１上に平坦化膜１２を上述したような手法により成膜した後、フォトリソグラフィ法を用いてコンタクトホールＨ１を形成する。続いて、平坦化膜１２上にフォトレジスト２５を塗布形成した後、このフォトレジスト２５の露光および現像を行い、コンタクトホールＨ１においてソース・ドレイン電極１２４の表面が露出すると共に、凹凸構造２５ａｂの形成領域において平坦化膜１２の表面が露出するように、パターニングを行う。これにより、フォトレジスト２５を用いた凹凸構造２５ａｂが平坦化膜１２上に形成される。

画素電極２２の下地層に凹凸構造を設ける場合には、上記変形例５−１において説明したように平坦化膜２１自体に凹凸構造２１ａｂを設けてもよいが、本変形例のように、フォトレジスト２５を利用して凹凸構造２５ａｂを形成してもよい。これにより、凹凸構造２５ａｂを、エッチング工程を経ることなく形成可能である。尚、本変形例では、凹凸構造２５ａｂにおける凹部深さ（凸部高さ）および凹部幅（凸部幅）は、フォトレジスト２５の膜厚やパターンにより調整することができる。また、ここでは、凹凸構造２５ａｂにおいて、フォトレジスト２５が選択的な領域において平坦化膜１２の表面まで除去されて（平坦化膜１２の表面の一部が画素電極に接触して）いるが、フォトレジスト２５は必ずしも平坦化膜１２の表面まで完全に除去されていなくともよい。即ち、図２４（Ｂ）に示したように、フォトレジスト２５の画素電極２２側の少なくとも一部に凹凸構造２５ａｂが設けられていればよく、平坦化膜１２側の面は平坦であってもよい。

＜変形例５−３＞
図２５は、変形例５−３に係る凹凸構造例を説明するための断面図である。本変形例は、上記変形例５−１，５−２と同様、画素電極２２の下地層に凹凸構造を有するものである。また、上記変形例５−２と同様、平坦化膜１２の表面は平坦となっており、この平坦化膜１２上に別途凹凸構造を形成するようになっている。但し、本変形例では、平坦化膜１２上に、無機絶縁膜２６が設けられ、この無機絶縁膜２６に凹凸構造２６ａｂが形成されている。この無機絶縁膜２６は、例えばシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜等により構成され、コンタクトホールＨ１に対応する領域と、凹凸構造２６ａｂを構成する領域とにおいてそれぞれパターニングされている。画素電極２２は、この無機絶縁膜２６上に、コンタクトホールＨ１の底部を埋め込むと共に、凹凸構造２６ａｂの形状に倣って、略一定の厚みで形成されている。

このような無機絶縁膜２６を用いた凹凸構造２６ａｂは、例えば次のようにして形成することができる。即ち、図示は省略するが、まず、駆動基板１１上に平坦化膜１２を上述したような手法により成膜した後、フォトリソグラフィ法を用いてコンタクトホールＨ１を形成する。続いて、平坦化膜１２上に無機絶縁膜２６を例えばＣＶＤ法等により成膜した後、この無機絶縁膜２６を、フォトリソグラフィ法により、コンタクトホールＨ１に対応する領域と、凹凸構造２６ａｂの形成領域とにおいてエッチングする。これにより、無機絶縁膜２６を用いた凹凸構造２６ａｂが平坦化膜１２上に形成される。

画素電極２２の下地層に凹凸構造を設ける場合、本変形例のように、平坦化膜１２上に設けた無機絶縁膜２６を利用して凹凸構造２６ａｂを形成してもよい。無機絶縁膜２６を用いることにより、凹凸構造２６ａｂにおいて所望の凹凸形状を形成し易くなり、形状安定性も高まる。尚、この無機絶縁膜２６についても、上記変形例５−２のフォトレジスト２５と同様、凹凸構造２６ａｂにおいて必ずしも平坦化膜１２の表面まで除去されていなくともよく、凹凸構造２６ａｂが画素電極２２側の少なくとも一部にのみ設けられていてもよい。また、無機絶縁膜に限らず有機絶縁膜を用いてもよい。

＜変形例５−４＞
図２６は、変形例５−４に係る凹凸構造例を説明するための断面図である。本変形例は、上記変形例５−１〜５−３と同様、画素電極２２の下地層に凹凸構造を有するものである。但し、本変形例は、上記変形例５−１〜５−３と異なり、駆動基板１１上にカラーフィルタ層２７を有するＣＯＡ構造への適用例である。本変形例では、駆動基板１１上に設けられたトランジスタ１２０を覆うようにカラーフィルタ層２７が形成されている。このカラーフィルタ層２７上には、このカラーフィルタ層２７の保護層としての絶縁膜２８が設けられており、この絶縁膜２８が凹凸構造２８ａｂを有している。カラーフィルタ層２７は、例えば樹脂材料と、顔料や染料等とを含むものであり、画素毎にＲ，Ｇ，Ｂのいずれかの色に塗り分けられている。絶縁膜２８は、例えば熱硬化性樹脂、光反応性樹脂などの有機膜またはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの無機膜により構成され、コンタクトホールＨ１に対応する領域と、凹凸構造２８ａｂを構成する領域とにおいてそれぞれパターニングされている。画素電極２２は、この絶縁膜２８上に、コンタクトホールＨ１の底部を埋め込むと共に、凹凸構造２８ａｂの形状に倣って、略一定の厚みで形成されている。

このような絶縁膜２８を用いた凹凸構造２８ａｂは、例えば次のようにして形成することができる。即ち、図示は省略するが、まず、駆動基板１１上にカラーフィルタ層２７を成膜した後、例えば有機膜よりなる絶縁膜２８を塗布する。この後、フォトリソグラフィ法を用いてコンタクトホールＨ１を形成すると共に、凹凸構造２８ａｂを形成する。これにより、絶縁膜２８を用いた凹凸構造２８ａｂがカラーフィルタ層２７上に形成される。尚、絶縁膜２８をパターニングして凹凸構造２８ａｂを形成することにより、カラーフィルタ層２７の表面の一部が保護膜となる絶縁膜２８から露出するが、この露出したカラーフィルタ面は、最終的に画素電極２２によって覆われることとなる。即ち、画素電極２２（例えばＩＴＯ）が保護膜として機能するため、凹凸構造２８ａｂの形成によって、カラーフィルタ層２７が劣化し易くなることはない。

画素電極２２の下地層に凹凸構造を設ける場合、本変形例のようなＣＯＡ構造にも適用可能であり、この場合、カラーフィルタ層２７上に設けられる絶縁膜２８に凹凸構造２８ａｂを形成してもよい。また、この絶縁膜２８についても、上記変形例５−２と同様、凹凸構造２８ａｂにおいて、必ずしもカラーフィルタ層２７の表面まで除去されていなくともよく、絶縁膜２８の画素電極２２側の少なくとも一部にのみ凹凸構造２８ａｂが設けられていてもよい。

尚、絶縁膜２８として、無機膜を使用する場合には、駆動基板１１上にカラーフィルタ層２７を成膜した後、まずカラーフィルタ層２７にコンタクトホールＨ１を形成する。次いで、このカラーフィルタ層２７上に、上述のような無機膜を例えばＣＶＤ法により成膜した後、パターニングを行い凹凸構造２８ａｂを形成すればよい。

＜変形例５−５＞
また、図２７に示したように、上記変形例５−４で説明したようなＣＯＡ構造において、カラーフィルタ層２９の表面に直に凹凸構造２９ａｂを形成してもよい。尚、この場合、上記変形例５−１において説明したような所定のフォトマスクを利用することで、凹凸構造２９ａｂを、コンタクトホールＨ１と同一工程において一括形成できる。また、本変形例では、カラーフィルタ層２９の全面を画素電極２２が覆い、この画素電極２２がカラーフィルタ層２９の保護膜として機能するようになっている。このように、カラーフィルタ層２９自体に凹凸構造２９ａｂを設けてもよい。

尚、上記変形例５−１〜５−５において、画素電極２２の下地層に凹凸構造を設ける場合について説明したが、これは、対向電極１７側に凹凸パターンを形成する場合にも適用可能である。例えば、対向基板１８側にカラーフィルタ層が設けられる場合には、このカラーフィルタ層の表面またはカラーフィルタ層の保護膜の表面に凹凸構造を形成し、形成した凹凸構造を覆うように対向電極１７を形成すればよい。

＜変形例６＞
図２８（Ａ），（Ｂ）は、画素電極端部の構成を説明するための模式図であり、（Ａ）は斜視構成、（Ｂ）は駆動基板１１上に平坦化膜２１を介して設けられた画素電極２２を画素電極２２の側からみたものである。上記実施の形態および変形例において説明した画素電極では、その端部（具体的には、ブラクマトリクス層に対向する非表示部分）が除去されていてもよい。尚、画素電極としては、以下では、上記変形例１および変形例５−１〜５−５において説明した、凹凸構造を有する下地層の上に設けられた画素電極（画素電極２２）を例に挙げる。具体的には、このような電極端２２Ｅを有する画素電極２２は、平坦化膜などの凹凸構造を有する下地層の上に画素電極２２を形成した後、その端部をエッチング除去することにより形成する。

このように、画素電極２２がパターニングされた電極端２２Ｅを有することで、画素端部において、斜め電界が強くなり液晶が所望の方向に配向し易くなる。

ここで、上記変形例５−１の平坦化膜２１上に、電極端２２Ｅを有する画素電極２２を形成してなる、次のようなサンプルを作製して、測定実験およびシミュレーションを行った。即ち、まず、ガラス基板上に、熱硬化樹脂（ＪＳＲ社製ＳＳ３９６９）をスピンコート法により塗布し、ホットプレートを用いてプリベーク（９０℃，９０秒間）した。その後、２３０℃に設定したオーブンにおいて、１時間ベークし、膜厚２μｍの平坦化膜２１を成膜した。この平坦化膜２１の表面に、フォトリソグラフィ法により、ストライプ状の凹部（溝）を、幅４μｍ（凸部の幅も４μｍ），深さ１００ｎｍでパターン形成した後、ＩＴＯを１００ｎｍの厚みで全面にわたって形成し、フォトリソグラフィ法により端部のみをエッチング除去した。形成した画素電極２２と、別に用意した対向基板（パターニングしていないベタの対向電極が形成された基板）との各電極表面に配向膜（ＪＳＲ社製ＦＰＡ材料）を塗布した。続いて、これらの画素電極２２および対向電極間に、液晶材料（メルク社製ＭＬＣ−７０２６）を封止した。この後、画素電極２２および対向電極を通じて液晶に電圧を供給しながら、ＵＶ露光を行うことで、配向膜近傍の液晶分子にプレチルトを付与した。このようにして作製したサンプル（サンプルＡ：溝深さ１００ｎｍ）において、透過率、チルト角および応答特性についてそれぞれ測定した。また、平坦化膜２１に形成する溝の深さ以外は上記と同様の条件で作製したサンプルＢ（溝深さ２００ｎｍ）およびサンプルＣ（溝深さ３００ｎｍ）についても、同様の測定を行った。

また、上記サンプルＡ〜Ｃの比較例として、次のようなサンプルＤを作製し、同様の測定を行った。尚、サンプルＤにおける駆動基板側の構造としては、図２９に示したように、駆動基板１０１上に平坦化膜１０２を形成し、この平坦化膜１０２上に、ファインスリット構造を有する画素電極１０３を配設したものを用いた。具体的には、まず、ガラス基板上に、上記と同様にして膜厚２μｍの平坦化膜１０２（凹凸構造なし）を成膜した後、この平坦化膜１０２の全面にわたって、ＩＴＯを１００ｎｍの厚みで成膜した。この後、成膜したＩＴＯをフォトリソグラフィ法によりパターニングし、スリット１０３ａに対応するストライプ状の領域と、端部領域とを選択的にエッチング除去した。尚、このスリット１０３ａの幅は、上記サンプルＡ〜Ｃと同等となるようにし、対向電極側の構成、配向膜および液晶の材料、電圧印加条件、ＵＶ露光条件は上記サンプルＡ〜Ｃと同様とした。

上記のようにして測定した透過率、チルト角および応答特性について、図３０〜図３２にそれぞれ示す。尚、チルト角は、ＵＶ露光時に各電極へ印加された電圧と、それによって付与されるチルト角について示したものである。また、このチルト角の測定値としては、ある領域内に存在する液晶分子のそれぞれのチルト角を計測し、それらの平均をとったものを示す。

図３０に示したように、ファインスリット構造を用いたサンプルＤに比べ、画素電極に凹凸パターンを有するサンプルＡ〜Ｃでは、透過率が約１７％も向上した。

また、図３１に示したように、サンプルＤに比べ、サンプルＡ〜Ｃでは、付与されるチルト角が大きくなっていることがわかる。これは、詳細は後述するが、サンプルＤでは、液晶分子の配向状態にばらつきが生じ、サンプルＡ〜Ｃでは配向状態が一定の状態に揃い易いことに起因するためと考えられる。上記のようにチルト角は、ある領域内に存在する液晶分子のチルト角の平均値であるため、液晶分子の倒れる方向にばらつきがあったり、倒れない液晶分子が存在している場合、それらの平均値は小さな値となり易い。一方、液晶分子の倒れる方向が一定の方向に揃っていると、液晶分子の実際のチルト角と、その平均値とが近い値となり易い。

更に、図３２に示したように、サンプルＤに比べ、サンプルＡ〜Ｃでは電圧に対する応答が速くなっていることがわかる。これは、プレチルトの方位が揃うことで液晶分子が一定の方向に倒れ易くなるためと考えられる。また、上記結果のうち、この応答特性と透過率については、溝深さを１００ｎｍ，２００ｎｍ，３００ｎｍとしたサンプルＡ〜Ｃ間において、ほとんど差がみられないこともわかった。

これらの結果の裏付けとして、プレチルト付与の際の電圧を変化させた場合（５Ｖ，７．５Ｖ，１０Ｖ）の液晶分子の配向についてシミュレーションしたものを、図３３（Ｂ），（Ｃ）に示す。但し、図３３（Ｂ）はファインスリット構造を有する電極、図３３（Ｃ）は凹凸パターンを有する電極について示したものであり、図３３（Ａ）に示したように、電極の凸部と凹部との境界付近（ファインスリットでは電極部分とスリット部分との境界付近）の領域Ｓ１について示している。また、各図には液晶分子をダイレクタの向きを表す線分Ｄ１と、長軸方向における端部Ｄ２１，Ｄ２２とを用いて模式的に表す。例えば、端部Ｄ２１，Ｄ２２間の長さ（線分Ｄ１の長さ）が比較的長く表された液晶分子は、線分Ｄ１に沿った方向においてより大きな角度で倒れていることを示す。これらのシミュレーション結果からも、ファインスリット構造に比べ、凹凸構造を有する場合の液晶分子にはより大きなチルト角が付与されていることがわかる。また、ファインスリット構造では、電極長辺方向（スリットの延在方向）に沿って倒れている液晶分子に加え、電極長辺方向に直交する方向に倒れている液晶分子も数多く存在し、液晶分子の倒れる方向にばらつきが生じていることがわかる。これに対し、凹凸構造の場合には、液晶分子が、ほぼ電極長辺方向（凹部の延在方向）に沿うように倒れていることがわかる。

また、図３４（Ａ），（Ｂ）には、ファインスリット構造および凹凸構造の各場合の液晶分子の配向状態を模式的に示す。図３４（Ａ）に示したように、ファインスリット構造では、電極部分とスリット部分との境界付近において、液晶分子が捩れて（画素電極から対向電極へ向けてダイレクタが回転しつつ）配向する。また、電極部分とスリット部分とが交互に連続して配置されるため、右巻き（Ｒ１）の捩れ（ツイスト）と、左巻き（Ｌ１）の捩れとが交互に現れる。図３５（Ｂ）〜（Ｄ）に、このようなファインスリット構造における液晶分子の配向状態について、異なる角度からみたものを示す。尚、図３５（Ｂ）は、（Ａ）図の矢印Ｆ１、図３５（Ｃ）は矢印Ｆ２、図３５（Ｄ）は矢印Ｆ３からそれぞれ見た配向状態を表している。このように、ファインスリット構造では、液晶分子の倒れる方向にばらつきがあり、これが応答速度の低下を招く。

これに対し、図３４（Ｂ）に示したように、凹凸構造の場合には、液晶分子が略一定の方向に揃って倒れており、このことからもスムーズな電圧応答が実現されることがわかる。

尚、上記変形例６では、画素電極２２の電極端２２Ｅ（周縁部）がパターニング除去された構成について説明したが、このような構成に限定されず、図３６（Ａ），（Ｂ）に示したように、周縁部は除去されていないくともよい。

＜実施例＞
以下、上記実施の形態および変形例に係る液晶表示装置の実施例（実施例１〜３）について説明する。

（実施例１）
図３７に、上記実施の形態に係る液晶表示パネル２において、段差（凸面１３ｂの厚みＴｂと凹面１３ａの厚みＴａとの差）を変化させた場合の透過率の測定結果を示す。この際、ＩＴＯよりなる画素電極１３の凹面１３ａの幅Ｓを４μｍ、凸面１３ｂの幅Ｌを４μｍ、液晶層１５の厚みを３．５μｍ、印加電圧を７．５Ｖ、入射光の波長を５５０ｎｍとした。また、段差は、５０ｎｍ〜５００ｎｍの範囲では５０ｎｍ刻みで変化させ、１０００ｎｍ〜３０００ｎｍの範囲では５００ｎｍ刻みで変化させた。また、５００ｎｍ〜８００ｎｍの範囲においては、７５０ｎｍおよび８００ｎｍの２点において測定を行った。いずれの場合にも、液晶は問題なく配向したが、段差が大きくなるに従って、透過率は減少する傾向を示した。ここで、ファインスリット構造における透過率（ＲＥＦ＝０．７１）より高い透過率を実現できることから、段差は５０ｎｍ〜７５０ｎｍの範囲であることが望ましい。また、より望ましくは、５０ｎｍ〜３００ｎｍである。成膜工程やエッチング工程におけるタクトタイムを短縮できると共に、段差が低減することにより、表面形状がフラットなベタ電極の構造により近づくため、透過率向上が期待できる。

（実施例２）
実施例２として、上記変形例３で説明した画素電極２３におけるテーパ面２３ｃのテーパ角θｔを変化させた場合の透過率を測定した。具体的には、図３８に示したように、凹面２３ａの幅Ｓ（４μｍ），厚みＴａ（５０ｎｍ），ピッチ（＝台形状の凸部の下底の幅：４μｍ）および凸面２３ｂの厚みＴｂ（２００ｎｍ）をそれぞれ固定とし、凸面２３ｂの幅Ｄａを可変として、テーパ角θｔを変化させた。このとき、幅Ｄａは、３．５〜１μｍの範囲において０．５μｍ刻みで変化させた。いずれの場合にも、液晶は問題なく配向し、図３９に示したように高透過率となった。また、透過率は、幅Ｄａが１μｍのときに最も高くなった。

（実施例３）
実施例３として、上記実施例２と同様、テーパ面２３ｃのテーパ角θｔを変化させた場合の透過率を測定した。但し、本実施例では、図４０に示したように、凹面２３ａの幅Ｓ（４μｍ），厚みＴａ（５０ｎｍ），ピッチ（＝台形状の凸部の下底の幅：４μｍ）および凸面２３ｂの幅（１μｍ）をそれぞれ固定とし、凸面２３ｂの厚みＴｂを可変として、段差（＝Ｔｂ−５０）を変化させた。段差は、２００〜６０ｎｍの範囲において、２０ｎｍ刻みで変化するようにした。いずれの場合にも、液晶は問題なく配向し、図４１に示したように高透過率となった。また、段差が小さくなるに従ってより高い透過率を示した。

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、画素電極の表面にのみ凹凸構造を形成する場合を例に挙げて説明したが、凹凸構造は、対向電極の表面に設けてもよい。即ち、対向電極の表面に凹凸構造を設けて画素電極の表面をフラットに形成してもよいし、画素電極と対向電極の両方の表面に凹凸構造を設けてもよい。

また、上記実施の形態等では、凹凸構造の段差部分を垂直面、テーパ面および逆テーパ面のいずれかとした場合を例に挙げて説明したが、これに限定されず、曲面であってもよい。更に、段差部分をテーパ面とする凹凸構造としては、断面形状が台形状となるようなものを例に挙げて説明したが、断面形状が三角形状（即ち上底部分がない形状）となるようなものであってもよい。

更に、本発明の液晶表示装置における各層の材料や厚み、寸法等は、上述したものに限定されない。例えば、画素電極では、凹面の幅Ｓと凸面の幅Ｌとが互いに等しい（Ｓ＝Ｌ＝４μｍ）である場合を例に挙げて説明したが、スリットの幅Ｓと電極部分の幅Ｌとは互いに異なっていてもよい。

１…液晶表示装置、２…液晶表示パネル、３…バックライト、１０…画素、１１…駆動基板、１２，２１…平坦化膜、１３，２２，２３，２４…画素電極、１３ａ，２２ａ，２３ａ，２４ａ…凹面、１３ｂ，２２ｂ，２３ｂ，２４ｂ…凸面、１３ｃ…垂直面、２３ｃ…テーパ面、２４ｃ…逆テーパ面、１４，１６…配向膜、１５…液晶層、１５ａ…液晶分子、１７…対向電極、１８…対向基板、１９，２０…偏光板、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、θｔ…テーパ角、Ｔａ…厚み（凹面）、Ｔｂ…厚み（凸面）、θ…チルト角、Ｄ１…長軸方向（ダイレクタ）。

Claims (11)

1. 垂直配向（ＶＡ：Vertical Alignment）型の液晶分子を含む液晶層と、
   前記液晶層を挟んで対向配置された第１および第２の基板と、
   前記第１の基板の前記液晶層側に設けられ、透明導電膜から構成された複数の画素電極と、
   前記複数の画素電極に対向して、前記第２の基板に設けられた対向電極とを備え、
   各画素電極では、前記液晶層側の面が凹凸構造を有すると共に、前記液晶層と反対側の面は、前記凹凸構造に対向する全域において連なった平坦面であり、
   前記対向電極の前記液晶層側の面は平坦面であり、かつ
   前記凹凸構造は、互いに異なる２以上の方向に沿って延在する複数の凹面を含むものである
   液晶表示装置。
2. 前記凹凸構造における凹面および凸面の外側端部が前記凹面および前記凸面の延在方向と直交する方向に沿って切断された形状を有する
   請求項１に記載の液晶表示装置。
3. 前記凹凸構造における凹面および凸面間の段差部分が基板面に垂直となっている
   請求項１に記載の液晶表示装置。
4. 前記凹凸構造における凹面および凸面間の段差部分がテーパ面である
   請求項１に記載の液晶表示装置。
5. 前記凹凸構造における凹面および凸面間の段差部分が逆テーパ面である
   請求項１に記載の液晶表示装置。
6. 前記液晶層では、前記画素電極および前記対向電極の近傍においてプレチルトが付与されている
   請求項１に記載の液晶表示装置。
7. 第１の基板上に、透明導電膜から構成された複数の画素電極を形成する工程と、
   第２の基板上に対向電極を形成する工程と、
   前記第１および第２の基板間に、前記画素電極および前記対向電極を対向させて、垂直配向（ＶＡ：Vertical Alignment）型の液晶分子を含む液晶層を封止する工程と、
   前記画素電極と前記対向電極とを通じて前記液晶層に電圧を印加しつつ、前記液晶層を露光することにより、前記液晶層にプレチルトを付与する工程とを含み、
   各画素電極では、前記液晶層側の面は凹凸構造を形成すると共に、前記液晶層と反対側の面は、前記凹凸構造に対向する全域において連なった平坦面であり、
   前記対向電極では、前記液晶層側の面は平坦面であり、かつ
   前記凹凸構造は、互いに異なる２以上の方向に沿って延在する複数の凹面を含むものである
   液晶表示装置の製造方法。
8. 前記凹凸構造における凹面および凸面の外側端部が前記凹面および前記凸面の延在方向と直交する方向に沿って切断された形状を有する
   請求項７に記載の液晶表示装置の製造方法。
9. 前記凹凸構造における凹面および凸面間の段差部分を基板面に垂直とする
   請求項７に記載の液晶表示装置の製造方法。
10. 前記凹凸構造における凹面および凸面間の段差部分をテーパ面とする
    請求項７に記載の液晶表示装置の製造方法。
11. 前記凹凸構造における凹面および凸面間の段差部分を逆テーパ面とする
    請求項７に記載の液晶表示装置の製造方法。

Images