JP5935227B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5935227B2
JP5935227B2 JP2014500927A JP2014500927A JP5935227B2 JP 5935227 B2 JP5935227 B2 JP 5935227B2 JP 2014500927 A JP2014500927 A JP 2014500927A JP 2014500927 A JP2014500927 A JP 2014500927A JP 5935227 B2 JP5935227 B2 JP 5935227B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014500927A
Other languages
English (en)
Other versions
JPWO2013125647A1 (ja
Inventor
剛直 根本
剛直 根本
武尚 齊藤
武尚 齊藤
祐吾 富田
祐吾 富田
裕一 松本
裕一 松本
彰秀 白鳥
彰秀 白鳥
寺本　章伸
章伸 寺本
▲クン▼ 谷
▲クン▼ 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Publication of JPWO2013125647A1 publication Critical patent/JPWO2013125647A1/ja
Application granted granted Critical
Publication of JP5935227B2 publication Critical patent/JP5935227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
従来から、ダマシンプロセス技術により形成される配線構造が知られている。例えば、従来の多層配線構造では、層間絶縁膜と配線材料であるＣｕ（銅）との間に、絶縁膜へのＣｕの拡散を防止するためのバリア層（バリアメタル）が形成されている。このような配線構造では、絶縁膜とＣｕとの間の間に所定の厚みを有するバリア層が設けられるため、どうしても抵抗（接触抵抗）が高くなり配線遅延が生じ得る。このような問題に関して、下記非特許文献１及び２には、絶縁膜とＣｕとの間にバリア層を設けない配線構造が開示されている。
M.Tada,Het al.、「Barrier-metal-free(BMF),CuDual-damascene Interconnects with Cu-epi-contacts buried inAnti-diffusive,Low-k Organic film」、2001 VLSI Technology,2001. Digest of Technical Papers. 2001 Symposium on、IEEE、12-14 June 2001、pp.13-14 Marianna Pantouvaki et al.、「Advanced OrganicPolymer for the Aggressive Scaling of Low-k Materials」、JapaneseJournal of Applied Physics、2011、Volume 50、Issue 4、pp.04DB01-04DB01-5
近年では、半導体装置の微細化、高速化が要求されており、これを実現するために絶縁膜の低誘電率化（ｌｏｗ−ｋ）が求められている。これについて、上記非特許文献１に記載の構成では、絶縁膜としてDivinyl-siloxane-bis-benzocyclobutene（ジビニルシロキサン・ビス・ベンゾシクロブテン：ｋ＝２．６）の有機膜を採用しており、配線遅延の観点からは更に低誘電率のものが望まれる。また、この絶縁膜では、その特性上、２５０℃以上の高温でアニール処理を実施した際にＣｕが絶縁膜から剥離する懼れがある。
また、上記非特許文献２に記載の構成では、どうしてもＣｕが絶縁膜に拡散するため、ＴＤＤＢ（Time-dependent dielectric breakdown）の発生が避けられない。したがって、非特許文献２に記載の構成では、信頼性の高い半導体装置を得ることが困難であった。
本発明は、上記課題を解決するためになされたものであり、絶縁膜と配線部材との密着性及び信頼性の向上が図れる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明の一側面に係る半導体装置の製造方法は、絶縁膜にダマシン法にて配線を形成する半導体装置の製造方法であって、絶縁膜としてフッ素添加カーボン膜を成膜する工程と、絶縁膜に配線に対応する溝部を形成する工程と、溝部に配線部材である銅を充填する工程と、を含む。
この半導体装置の製造方法では、フッ素添加カーボンからなる絶縁膜に溝部を形成し、その溝部に配線部材である銅（以下、Ｃｕ）を充填して埋め込んでいる。このように、半導体装置の製造方法では、絶縁膜としてフッ素添加カーボンを用いることにより、絶縁膜とＣｕとの間にバリアメタル層を設けずにＣｕを直接埋め込む構成であっても、Ｃｕが絶縁膜に拡散することを抑制できる。これにより半導体装置の製造方法では、ＴＤＤＢの発生を抑制でき、半導体装置の信頼性の向上を図れる。また、半導体装置の製造方法では、フッ素添加カーボンとＣｕとが結合するため、高温でアニール処理を実施した際にも絶縁膜からＣｕが剥離することを抑制できる。したがって、半導体装置の製造方法では、絶縁膜とＣｕとの密着性の向上が図れる。
一実施形態においては、溝部が形成された絶縁膜をプラズマにて処理し、絶縁膜の表面側を改質する工程を更に含む。このように、半導体装置の製造方法では、絶縁膜の表面にプラズマ処理を実施して表面側を改質することにより、フッ素添加カーボン膜である絶縁膜とＣｕとの密着性を高めることができる。
一実施形態においては、絶縁膜の表面側の改質では、当該表面側のフッ素の含有率を変化させる。半導体装置の製造方法では、例えば、改質によって絶縁膜の表面側のフッ素の含有率を減らすことにより、炭素リッチな層（フッ素よりも炭素の含有割合が高い層）が絶縁膜の表面側に形成される。これにより、半導体装置の製造方法では、フッ素添加カーボンとＣｕとの結合をより高めることができる。その結果、半導体装置の製造方法では、フッ素添加カーボン膜である絶縁膜とＣｕとの密着性をより一層高めることができる。
一実施形態においては、絶縁膜の表面側の改質は、窒素を活性種として含むプラズマ処理により行う。このように、半導体装置の製造方法では、窒化プラズマ処理によって絶縁膜を処理することにより、絶縁膜の表面の改質を良好に行うことができる。
一実施形態においては、プラズマ処理の処理時間は４秒〜６０秒である。
一実施形態においては、溝部の内面に酸化膜を形成する工程を更に含み、酸化膜が形成された溝部に銅を充填してもよい。これにより、半導体装置の製造方法では、配線抵抗を低減できる半導体装置を得ることができる。
一実施形態においては、フッ素添加カーボン膜を成膜する工程では、成膜装置として、処理空間を形成する処理容器と、マイクロ波発生器と、マイクロ波発生器によって発生されるマイクロ波を放射するアンテナと、処理空間とアンテナとの間に設けられた誘電体窓と、プラズマ励起用のガスを供給するガス供給部と、フッ素添加カーボン膜を形成するための材料ガスを供給する材料ガス供給部と、を備える成膜装置を用い、ガス供給部からプラズマ励起用のガスを供給させ、アンテナからマイクロ波を放射させてプラズマを励起させ、材料ガス供給部から材料ガスを供給させて、材料ガスをプラズマにより反応させてフッ素添加カーボン膜を形成する。半導体装置の製造方法では、このようにフッ素添加カーボン膜を成膜することにより、緻密でＣｕとの密着性が高く、熱安定性が高いフッ素添加カーボン膜を得ることができる。
本発明の一側面に係る半導体装置は、絶縁膜にダマシン法にて配線が形成された半導体装置であって、フッ素添加カーボン膜である絶縁膜と、絶縁膜に設けられ、配線に対応する溝部に埋め込まれた銅からなる配線部材と、を備える。
この半導体装置では、フッ素添加カーボンからなる絶縁膜の溝部に、配線部材である銅（以下、Ｃｕ）が埋め込まれている。このように、半導体装置では、絶縁膜としてフッ素添加カーボンを用いることにより、絶縁膜とＣｕとの間にバリアメタル層を設けずにＣｕを直接埋め込む構成であっても、フッ素添加カーボン膜自体がＣｕバリア機能に優れているので、Ｃｕが絶縁膜に拡散することを抑制できる。これにより、半導体装置では、ＴＤＤＢの発生を抑制でき、半導体装置の信頼性の向上を図れる。また、半導体装置では、フッ素添加カーボンとＣｕとが結合するため、高温でアニール処理を実施した際にも絶縁膜からＣｕが剥離することを抑制できる。したがって、半導体装置では、絶縁膜とＣｕとの密着性の向上が図れる。
一実施形態においては、銅と接する絶縁膜の表面（Ｃｕが形成される面）側は、プラズマ処理によって改質されている。このような構成により、半導体装置では、銅と絶縁膜との密着性をより一層高く確保できる。
一実施形態においては、絶縁膜の表面側は、フッ素の含有率が変化するように改質されている。このような構成により、半導体装置では、例えば、絶縁膜の表面側のフッ素の含有率を減少するように改質されていることにより、フッ素添加カーボン膜（Ｃｕ形成される面側がカーボンリッチ層である膜）である絶縁膜とＣｕとの密着性をより一層高めることができる。
一実施形態においては、絶縁膜の表面側の改質は窒素を活性種として含むプラズマ処理により行われている。
本発明の一側面によれば、絶縁膜と配線部材との密着性及び信頼性の向上が図れる。
図１は、一実施形態に係る半導体装置の製造に用いられるプラズマ処理装置を示す図である。 図２は、図１に示す平面アンテナの一例を示す平面図である。 図３は、半導体装置の断面構成を示す図である。 図４は、半導体装置の製造工程を示すフローチャートである。 鵜５は、半導体装置の製造工程を示す図である。 図６は、ＳＩＭＳの分析結果を示すグラフである。 図７は、抵抗の特性を示すグラフである。 図８は、静電容量の特性を示すグラフである。 図９は、他の実施形態に係る半導体装置の断面構成を示す図である。 図１０は、図９に示すＣＦ膜とＣｕとの間に酸化膜を設けた半導体装置の抵抗の特性を示すグラフである。 図１１は、他の形態に係る半導体装置のＳＩＭＳの分析結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付すこととする。
最初に、一実施形態の半導体装置の製造方法の一工程に用いられるプラズマ処理装置について説明する。図１は、一実施形態に係るプラズマ処理装置を概略的に示す断面図である。
図１に示すプラズマ処理装置１０は、処理容器１２、ステージ１４、誘電体窓部材１６、アンテナ１８、同軸導波管２０、インジェクタ２２、及び、配管部材２４を備えている。
処理容器１２は、被処理基体Ｗにプラズマ処理を行うための処理空間Ｓを形成している。処理容器１２は、側壁１２ａ、及び、底部１２ｂを含み得る。側壁１２ａは、軸線Ｘ方向に延在する略筒形状を有している。底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには、排気用の排気孔１２ｈが設けられている。側壁１２ａの上端部は開口している。
側壁１２ａの上端部開口は、誘電体窓とも称される誘電体窓部材１６を支持する支持部２８ａによって開閉可能に気密に閉じられている。この誘電体窓部材１６と側壁１２ａの上端部との間にはＯリング２８が介在し、処理容器１２の密閉が保持される。
プラズマ処理装置１０は、更にマイクロ波発生器３０を備え得る。マイクロ波発生器３０は、例えば２．４５ＧＨｚの周波数のマイクロ波を発生する。マイクロ波発生器３０は、チューナー３０ａを有している。マイクロ波発生器３０は、導波管３２及びモード変換器３４を介して、同軸導波管２０の上部に接続されている。
同軸導波管２０の他端は、軸線Ｘに沿って誘電体窓部材１６の下方へ延びて処理容器１２の上部に接続されている。同軸導波管２０は、外側導体２０ａ及び内側導体２０ｂを含んでいる。外側導体２０ａは、軸線Ｘ方向に延びる筒形状を有している。誘電体窓部材１６の上部には、平面アンテナ１８ｂが配置されている。平面アンテナ１８ｂを覆うように遅波板１８aが配置され、遅波板１８aを覆うように冷却ジャケット３６が配置されている。内側導体２０ｂの下端は、金属製のスロット板である平面アンテナ１８ｂに接続されている。誘電体窓部材１６、平面アンテナ１８ｂ、遅波板１８a及び冷却ジャケット３６は、外周部が押えリング部材２９で支持されている。平面アンテナ１８ｂは、押えリング部材２９及び支持部２８ａを介して接地される。
遅波板１８ａは、略円板形状を有している。遅波板１８ａは、例えば、石英又はアルミナ等の誘電体から構成され得る。遅波板１８ａは、平面アンテナ１８ｂと冷却ジャケット３６の下面の間に狭持されている。アンテナ１８は、したがって、遅波板１８ａ、平面アンテナ１８ｂ、及び、冷却ジャケット３６の下面によって構成され得る。冷却ジャケット３６は、平面アンテナ１８ｂ、遅波板１８a、及び押えリング部材２９を冷却し、プラズマの熱による変形破損を防止する。
平面アンテナ１８ｂは、複数のスロットが形成された略円板状の金属板である。一実施形態においては、平面アンテナ１８ｂは、ラジアルラインスロットアンテナであってもよい。図２は、図１に示す平面アンテナの一例を示す平面図である。平面アンテナ１８ｂには、複数のスロット対１８Ａが形成されている。複数のスロット対１８Ａは、径方向に所定の間隔で設けられており、また、周方向に所定の間隔で配置されている。複数のスロット対１８Ａの各々は、二つのスロット孔１８Ａａ及び１８Ａｂを含んでいる。スロット孔１８Ａａとスロット孔１８Ａｂは、互いに交差又は直交する方向に延びている。マイクロ波発生器３０により発生されたマイクロ波は、同軸導波管２０を通って、平面アンテナ１８ｂに伝播され、遅波板１８ａを介して放射状に伝播され、スロット１８Ａから誘電体窓部材１６を介して処理容器１２内に導入される。
誘電体窓部材１６は、略円板形状を有しており、例えば、石英又はアルミナから構成されている。誘電体窓部材１６は、ステージ１４と軸線Ｘ方向において対面するように設けられており、また、平面アンテナ１８ｂの直下に設けられている。誘電体窓部材１６は、アンテナ１８から受けたマイクロ波を透過して処理空間Ｓ内に導入する。これにより、誘電体窓部材１６の直下に電界が発生し、処理空間Ｓ内にプラズマが発生する。このように、プラズマ処理装置１０によれば、磁場を加えずにマイクロ波を用いてプラズマを発生させることが可能である。
誘電体窓部材１６の下面は、凹部１６ｄを画成し得る。凹部１６ｄは、軸線Ｘ周りに環状に設けられており、テーパ形状を有している。この凹部１６ｄは、導入されたマイクロ波による定在波の発生を促進するために設けられており、マイクロ波によるプラズマを効率的に生成することに寄与し得る。
プラズマ処理装置１０では、内側導体２０ｂは、軸線Ｘに沿って延びる筒形状を有し得る。この内側導体２０ｂの内部には、配管部材２４が挿入され得る。配管部材２４の一端には、ガス供給系４０が接続されている。ガス供給系４０は、マスフローコントローラといった流量制御器４０ａ及び開閉弁４０ｂから構成され得る。一実施形態においては、ガス供給系４０からの処理ガスが配管部材２４を介してインジェクタ２２に供給される。配管部材２４からの処理ガスは、インジェクタ２２、及び、誘電体窓部材１６に形成された貫通孔１６ａを介して、処理空間Ｓに供給される。
また、プラズマ処理装置１０は、別のガス供給部４２を更に備え得る。ガス供給部４２は、ガス管４２ａを含む。ガス管４２ａは、誘電体窓部材１６とステージ１４との間において軸線Ｘ周りに、環状に延在している。ガス管４２ａには、軸線Ｘに向かう方向にガスを噴射する複数のガス噴射孔４２ｂが設けられている。このガス供給部４２は、ガス供給系４４に接続されている。
ガス供給系４４は、ガス管４４ａ、開閉弁４４ｂ、及び、マスフローコントローラといった流量制御器４４ｃを含んでいる。ガス供給部４２のガス管４２ａには、流量制御器４４ｃ、開閉弁４４ｂ、及びガス管４４ａを介して、処理ガスが供給される。なお、ガス管４４ａは、処理容器１２の側壁１２ａを貫通している。ガス供給部４２のガス管４２ａは、当該ガス管４４ａを介して、側壁１２ａに支持され得る。
ステージ１４は、アンテナ１８と当該ステージ１４との間に処理空間Ｓを挟むように設けられている。このステージ１４上には、被処理基体Ｗが載置される。一実施形態においては、ステージ１４は、台１４ａ、フォーカスリング１４ｂ、及び、静電チャック１４ｃを含み得る。
台１４ａは、筒状支持部４６に支持されている。筒状支持部４６は、絶縁性の材料で構成されており、底部１２ｂから垂直上方に延びている。また、筒状支持部４６の外周には、導電性の筒状支持部４８が設けられている。筒状支持部４８は、筒状支持部４６の外周に沿って処理容器１２の底部１２ｂから垂直上方に延びている。この筒状支持部４６と側壁１２ａとの間には、環状の排気路５０が形成されている。
排気路５０の上部には、複数の貫通孔が設けられた環状のバッフル板５２が取り付けられている。成膜装置の場合、バッフル板を設けなくてもよい。排気孔１２ｈの下部には排気管５４を介して排気装置５６が接続されている。排気装置５６は、ターボ分子ポンプなどの真空ポンプを有している。排気装置５６により、処理容器１２内の処理空間Ｓを所望の真空度まで均一に減圧することができる。
台１４ａは、高周波電極を兼ねている。台１４ａには、マッチングユニット６０及び給電棒６２を介して、ＲＦバイアス用の高周波電源５８が電気的に接続されている。高周波電源５８は、被処理基体Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波電力を所定のパワーで出力する。好ましくは４００ｋＨｚから６０ＭＨｚである。マッチングユニット６０は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
台１４ａの上面には、静電チャック１４ｃが設けられている。静電チャック１４ｃは、被処理基体Ｗを静電吸着力で保持する。静電チャック１４ｃの径方向外側には、被処理基体Ｗの周囲を環状に囲むフォーカスリング１４ｂが設けられている。静電チャック１４ｃは、電極１４ｄ、絶縁膜１４ｅ、及び、絶縁膜１４ｆを含んでいる。電極１４ｄは、導電膜によって構成されており、絶縁膜１４ｅと絶縁膜１４ｆの間に設けられている。電極１４ｄには、高圧の直流電源６４がスイッチ６６および被覆線６８を介して電気的に接続されている。静電チャック１４ｃは、直流電源６４より印加される直流電圧により発生するクーロン力によって、被処理基体Ｗを吸着保持することができる。
台１４ａの内部には、周方向に延びる環状の冷媒室１４ｇが設けられている。この冷媒室１４ｇには、チラーユニット（図示せず）より配管７０，７２を介して所定の温度の冷媒、例えば、冷却水が循環供給される。冷媒の温度によって静電チャック１４ｃの伝熱ガス、例えば、Ｈｅガスがガス供給管７４を介して静電チャック１４ｃの上面と被処理基体Ｗの裏面との間に供給される。
次に、上記プラズマ処理装置１０を用いて製造される半導体装置について説明する。図３は、一実施形態に係る半導体装置の断面構成を示す図である。図３に示すように、半導体装置１００には、ダマシンプロセス技術（ダマシン法）により配線パターンＰが形成されている。半導体装置１００の配線パターンＰは、図示しない半導体基板（被処理基体Ｗ）の表面に形成されたＳｉＯ２膜１０２上に他の絶縁膜１０４を介して形成された絶縁膜であるＣＦ膜（フッ素添加カーボン膜：ｋ＝２．１）１０６に直接、配線部材であるＣｕ（銅）１１４が埋め込まれている。Ｃｕ１１４は、図３において、奥行き方向に沿って延在している。なお、図３においては、Ｃｕ１１４が１本だけ配設されている態様を示しているが、実際の半導体装置１００では、Ｃｕ１１４が所定の間隔（例えば、２００ｎｍ程度）をあけて複数配設されている。
続いて、上記の半導体装置１００の製造方法について説明する。図４は、半導体装置の製造工程を示すフローチャートである。図５は、半導体装置の製造工程を示す図である。
図４に示すように、まずＳｉＯ２の半導体基板１０２上にＳｉＣＮ膜１０４を上記プラズマ処理装置１０により形成する（ステップＳ０１、図５（ａ））。ＳｉＣＮ膜１０４の膜厚は、例えば５０ｎｍ程度である。ＳｉＣＮ膜１０４は、ガス供給部４２及びガス供給系４０によりトリメチルシランガス及びＡｒガスを処理空間Ｓに供給し、シリコン、炭素及び水素の活性種を含むプラズマを発生させ、この窒素ガスを供給しない処理を５秒程度実施した後に、窒素ガスを処理空間Ｓに供給して窒素の活性種を発生させて成膜する。
次に、ＳｉＣＮ膜１０４上に絶縁膜であるＣＦ膜１０６を上記プラズマ処理装置１０にて形成する（ステップＳ０２、図５（ａ））。ＣＦ膜１０６は、プラズマ処理装置１０の処理空間Ｓに供給されるＣ５Ｆ８ガスを活性化させてプラズマ化して活性種を形成し、半導体基板１０２の表面に堆積して形成する。プラズマ処理装置１０によりＣＦ膜１０６を形成することにより、上方側のプラズマ処理空間の下方側に活性種が存在する成膜空間が形成され、いわゆるソフトな活性種によりＣＦ膜１０６が成膜されるため、緻密でＣｕとの密着性が高く、熱安定性が高いＣＦ膜１０６を得ることができる。ＣＦ膜１０６の膜厚は、例えば５００ｎｍ程度である。
続いて、ＣＦ膜１０６上にＳｉＣＮ膜１０８を形成する（図５（ｂ））。ＳｉＣＮ膜１０８は、上述の方法と同様に形成される。ＳｉＣＮ膜１０８の膜厚は、例えば５０ｎｍ程度である。なお、ＳｉＣＮ膜１０８は、ＳｉＣ膜及びＳｉＣＮ膜の積層構造であってもよい。
続いて、ＳｉＣＮ膜１０８上に、ＳｉＯ２膜１１０を形成する。ＳｉＯ２膜１１０の膜厚は、例えば５０ｎｍ程度である。ＳｉＯ２膜１１０は、モノシランガスと酸素ガスとをプラズマ化し、そのプラズマにより成膜する。そして、ＳｉＯ２膜１１０上にフォトレジスト１１２を形成し、例えばＫｒＦエキシマレーザのステッパにより露光してフォトリソグラフィーを実施する（ステップＳ０３）。その後、ＣＦ４ガスによりドライエッチングを実施し（ステップＳ０４）、これにより、図５（ｄ）に示すように、ＣＦ膜１０６に配線パターンＰに対応した溝部Ｃを形成する。
続いて、溝部Ｃが形成されたＣＦ膜１０６を、本実施形態のプラズマ装置１を用いて、Ｎ２ガスによりプラズマトリートメント（窒化プラズマ処理）を行う（ステップＳ０５）。このとき、プラズマトリートメントの条件は、マイクロ波のパワー：２５００Ｗ、高周波電源５８の出力ＲＦパワー：１０Ｗ、処理時間：４秒とすることができる。なお、プラズマトリートメントの処理時間は、４秒〜６０秒の範囲で適宜設定されればよい。プラズマトリートメントより、ＣＦ膜１０６の表面側（溝部Ｃを画成する表面側）に存在するフッ素の含有率が変化、すなわちフッ素が取り除かれることにより減少し、ＣＦ膜１０６の表面側が改質される。すなわち、ＣＦ膜１０６の表面には、炭素リッチな層が形成される。そして、溝部Ｃ内のエッチング残渣や酸化膜系のハードマスクの除去するために希フッ酸（ＤＨＦ）によりクリーニング（洗浄）を実施し（ステップＳ０６）、その後、水分除去するために、例えば処理空間Ｓの温度を３５０℃としてアニール処理を２時間実施する（ステップＳ０７）。ステップＳ０７の工程は、別チャンバのアニール装置でアニールしてもよい。
続いて、配線材料（金属）であるＣｕをスパッタリングにて溝部Ｃに成膜した後に、更に電解金属めっき法により形成し、ＣＦ膜１０６の溝部ＣにＣｕ１１４を充填して埋め込む（ステップＳ０８、図５（ｅ））。なお、Ｃｕの充填には、スパッタリング、電解金属メッキ法、無電解メッキ法及びＣＶＤ法のいずれか、若しくは、それらの少なくとも２つ以上の方法を用いることができる。その後、ＣＭＰ（Chemical Mechanical Polishing）法により、溝部Ｃに埋め込まれた部分以外のＣｕを除去して表面を平坦化する（ステップＳ０９、図５（ｆ））。そして、最後に、表面保護膜（図示しない）、例えば酸化膜や窒化膜を形成する。
なお、上記の方法ではＣＦ膜１０６の表面をプラズマトリートメントにＮ２ガスを用いて窒化プラズマ処理を実施しているが、プラズマトリートメントにはＳｉＨ４（シラン）ガス、水素プラズマを用いてもよい。プラズマトリートメントに用いるガスは、ＣＦ膜１０６の表面側のＦ（フッ素）を減少させるものであればよい。
また、プラズマを発生させるガスとして上述の例ではＡｒガスを用いているが、その他の希ガス例えばＨｅ（ヘリウム）ガス、Ｎｅ（ネオン）ガス、Ｋｒ（クリプトン）ガス、Ｘｅ（キセノン）ガスなどを用いることができる。ＣＦ膜１０６の原料ガスとしてはＣ５Ｆ８ガスに限らず、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ３Ｆ６ガス及びＣ４Ｆ８ガスなどを用いてもよい。また、ＳｉＣＮ膜１０８を成膜するときに窒素の活性種を得るためのガスとしては、窒素ガスに限らずアンモニアガスであってもよい。
またＳｉＣＮ膜１０８を成膜するときに使用されるシリコンの有機化合物としては、トリメチルシランガスに限られず、他の有機化合物であってもよい。その具体例としては、ＣＨ３ＳｉＨ３、(ＣＨ３)２ＳｉＨ２、(ＣＨ３)３ＳｉＨ、(ＣＨ３)４Ｓｉ、(ＣＨ３)２Ｓｉ(ＯＣ２Ｈ５)２、(ＣＨ３)２Ｓｉ(ＯＣＨ３)２、ＣＨ３Ｓｉ(ＯＣ３Ｈ５)３、ＣＨ３Ｓｉ(ＯＣＨ３)３、(ＨＣＨ３ＳｉＯ)４［環状構造］、((ＣＨ３)３Ｓｉ)２Ｏ、(Ｈ(ＣＨ３)２Ｓｉ)２Ｏ、(Ｈ２ＣＨ３Ｓｉ)２Ｏ、((ＣＨ３)２ＳｉＯ)３、(ＣＨ３ＡＳｉＯ)３、((ＣＨ３)２ＳｉＯ)４、(ＣＨ３ＡＳｉＯ)４などである。なお、最後の３つの化合物は環状構造であり、「Ａ」はビニル基（ＣＨ−ＣＨ３）である。
以上説明したように、本実施形態では、絶縁膜としてＣＦ膜１０６を採用し、このＣＦ膜１０６にドライエッチングにより溝部Ｃを形成した後、Ｃｕ１１４を溝部Ｃに埋め込む前に窒化プラズマ処理を施している。このように、ＣＦ膜１０６に窒化プラズマ処理を実施することにより、ＣＦ膜１０６の表面側のフッ素（Ｆ）が取り除かれて炭素リッチな層が形成され、ＣＦ膜１０６の表面側が改質される。これにより、ＣＦ膜１０６表面の濡れ性が良くなり、ＣＦ膜１０６とＣｕ１１４とが接触結合し、ＣＦ膜１０６とＣｕ１１４との密着性の向上が図れる。
図６は、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）の分析結果を示すグラフである。図６では、横軸は深さ［ｎｍ］を示しており、縦軸は濃度［ａｔｏｍｓ／ｃｍ３］、二次イオン強度［ｃｏｕｎｔｓ／ｓｅｃ］を示している。図６に示すＳＩＭＳの分析は、Ｓｉ基板上に酸化膜、ＣＦ膜及びＣｕの順に積層したサンプルに対して実施し、ＣＦ膜には窒化プラズマ処理を３０秒実施している。図６では、初期状態のＣｕを線Ｌ１、アニール後のＣｕを線Ｌ２、初期状態のＦ（フッ素）を線Ｌ３、アニール後のＦを線Ｌ４、初期状態の酸化膜（ｏｘ）を線Ｌ５、アニール後の酸化膜を線Ｌ６で示している。
図６に示すように、初期状態のＣｕとアニール後のＣｕとは同様の特性を示しており、ＣＦ膜（表面がＣリッチな膜）へのＣｕの熱拡散がほとんどないことが確認された。また、ＦのＣｕへの拡散も同様にないことが確認された。このように、半導体装置１００では、絶縁膜を表面がＣリッチなＣＦ膜１０６とすることにより、ＣＦ膜１０６へのＣｕ１１４の拡散が抑制され、これによりＴＤＤＢ（Time-Dependent Dielectric Breakdown）の発生を抑制し得る。その結果、半導体装置１００の信頼性の向上が図れる。
図７は、抵抗の特性を示すグラフである。図７では、横軸は抵抗［ｏｈｍ］を示し、縦軸は確率分布［％］を示している。また、図７では、本実施形態に係る半導体装置１００の特性を「■」で示し、バリアメタル層（Ｔｉ／ＴｉＮ／Ｔｉ）を設けた従来の半導体装置の特性を「▽」で示している。図８は、静電容量の特性を示すグラフである。図８では、横軸は静電容量（線間容量）［ｐＦ］、縦軸は確率分布［％］を示している。また、図８では、本実施形態に係る半導体装置１００の特性を「■」で示し、バリアメタル層を設けた従来の半導体装置の特性を「▽」で示している。
図７に示すように、半導体装置１００は、バリアメタル層を備える従来の半導体装置に比べて、例えば確立分布が５０％で見ると、抵抗が２５％程度低下している。また、半導体装置１００では、静電容量について、バリアメタル層を備える従来の半導体装置と同様の特性を得ることができる。これにより、半導体装置１００では、配線抵抗及び静電容量に起因する配線遅延を改善できる。
本発明は、上記実施形態に限定されるわけではない。例えば、上記実施形態では、半導体基板上に配線パターンＰを設ける形態を一例に説明したが、多層配線構造である場合には、例えば層間絶縁膜（ＣＦ膜）及び配線（Ｃｕ）が形成された下層の配線パターン上に、上層の配線パターンＰとして形成してもよい。このとき、配線パターンＰのＣｕ１１４は、ビアホールにより下層の配線（Ｃｕ）と電気的に接続される。
また、上記実施形態に加えて、ＣＦ膜１０６とＣｕ１１４との間に、極薄の酸化膜又はカーボン膜を設けてもよい。図９は、他の実施形態に係る半導体装置の断面構成を示す図である。図９に示すように、半導体装置２００は、ＣＦ膜１０６とＣｕ１１４との間に酸化膜１１８が設けられている。酸化膜１１８は、例えばａＣＳｉＯ膜(アモルファスカーボンシリコン酸化膜)である。酸化膜１１８の厚みは、Ｃｕのバリア性及び低抵抗の観点から、好ましくは、１ｎｍから１５ｎｍ以下であり、より好ましくは３〜１０ｎｍである。このように、ＣＦ膜１０６とＣｕ１１４との間に酸化膜１１８を設けることにより、極薄なので低抵抗が可能であり、配線抵抗も低減でき、且つ、ＣＦ膜１０６へのＣｕ１１４の拡散をより一層抑制できる。酸化膜１１８は、例えば、トリメチルシラン（ＴＭＳ）などの有機シラン系化合物ガスと酸素ガス、ＮＯ２などの酸素含有ガスとのプラズマで形成される。また、カーボン膜としては、２ブテンなどの炭化水素化合物ガスのプラズマにより生成される。
図１０は、図９に示すＣＦ膜１０６とＣｕ１１４との間に酸化膜１１８を設けた半導体装置における抵抗の特性を示すグラフである。図１０では、横軸は抵抗［ｏｈｍ］を示し、縦軸は確率分布［％］を示している。また、図１０では、ＣＦ膜１０６とＣｕ１１４との間に酸化膜１１８を設けた半導体装置２００の特性を「○」で示し、バリアメタル層を設けた従来の半導体装置の特性を「▽」で示している。図１０に示すように、ＣＦ膜１０６とＣｕ１１４との間に酸化膜１１８を設けた半導体装置２００は、バリアメタル層を備える半導体装置に比べて、例えば確率分布が５０％で見ると、抵抗が２５％程度低下している。これにより、半導体装置２００では、配線遅延を低減できる。
また、図９に示す半導体装置２００では、酸化膜１０８を形成する前に、窒化プラズマ処理を実施してもよいし、窒化プラズマ処理を実施しなくてもよい。
また、上記実施形態（図３に示す半導体装置１００）では、ＣＦ膜１０６の溝部ＣにＣｕ１１４を埋め込む前に窒化プラズマ処理を実施しているが、窒化プラズマ処理を実施しなくてもよい。このような構成の場合においても、ＣＦ膜１０６自体がバリア機能を有するので、ＣＦ膜１０６へのＣｕ１１４の拡散を抑制できる。
図１１は、他の形態に係る半導体装置のＳＩＭＳの分析結果を示すグラフである。図１１に示すＳＩＭＳの分析は、図６と同様に、Ｓｉ基板上に酸化膜、ＣＦ膜及びＣｕの順に積層したサンプルに対して実施した。図１１では、初期状態のＣｕを線Ｌ１、アニール後のＣｕを線Ｌ２、初期状態のＦ（フッ素）を線Ｌ３、アニール後のＦを線Ｌ４、初期状態の酸化膜（ｏｘ）を線Ｌ５、アニール後の酸化膜を線Ｌ６で示している。
図１１に示すように、ＣＦ膜に窒化プラズマ処理を施さない場合、すなわちＣＦ膜に直接Ｃｕを埋め込んだ構成であっても、Ｃｕの熱拡散はほとんど確認されない。これにより、ＣＦ膜１０６に窒化プラズマ処理を実施しない場合であっても、ＴＤＤＢの発生を抑制でき、信頼性の向上が図れる。
１０…プラズマ処理装置、１２…処理容器、３０…マイクロ波発生器、１８…アンテナ、４０…ガス供給系（ガス供給部）、４２…ガス供給部（材料ガス供給部）、１００…半導体装置、１０４…半導体基板、１０６…ＣＦ膜（絶縁膜）、１１４…Ｃｕ（配線部材）、Ｃ…溝部、Ｐ…配線パターン（配線）。

Claims (3)

  1. 絶縁膜にダマシン法にて配線を形成する半導体装置の製造方法であって、
    前記絶縁膜としてフッ素添加カーボン膜を成膜する工程と、
    前記絶縁膜に前記配線に対応する溝部を形成する工程と、
    前記溝部が形成された前記絶縁膜をプラズマにて処理し、前記絶縁膜の表面側を改質する工程と、
    配線部材である銅を、前記絶縁膜と当該銅とが接するように前記溝部に充填する工程と、を含み、
    前記銅と接する前記絶縁膜の前記表面側の改質は、窒素を活性種として含むプラズマ処理により行い、
    前記絶縁膜の前記表面側の改質では、当該表面側のフッ素の含有率を減少させる、半導体装置の製造方法。
  2. 前記プラズマ処理の処理時間は４秒〜６０秒である、請求項１記載の半導体装置の製造方法。
  3. 前記フッ素添加カーボン膜を成膜する工程では、成膜装置として、
    処理空間を形成する処理容器と、
    マイクロ波発生器と、
    前記マイクロ波発生器によって発生されるマイクロ波を放射するアンテナと、
    前記処理空間と前記アンテナとの間に設けられた誘電体窓と、
    プラズマ励起用のガスを供給するガス供給部と、
    前記フッ素添加カーボン膜を形成するための材料ガスを供給する材料ガス供給部と、を備える成膜装置を用い、
    前記ガス供給部からプラズマ励起用の前記ガスを供給させ、前記アンテナからマイクロ波を放射させてプラズマを励起させ、前記材料ガス供給部から前記材料ガスを供給させて、前記材料ガスを前記プラズマにより反応させて前記フッ素添加カーボン膜を形成する、請求項１又は２記載の半導体装置の製造方法。
JP2014500927A 2012-02-22 2013-02-21 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5935227B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012036424 2012-02-22
JP2012036424 2012-02-22
PCT/JP2013/054380 WO2013125647A1 (ja) 2012-02-22 2013-02-21 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013125647A1 JPWO2013125647A1 (ja) 2015-07-30
JP5935227B2 true JP5935227B2 (ja) 2016-06-15

Family

ID=49005824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014500927A Expired - Fee Related JP5935227B2 (ja) 2012-02-22 2013-02-21 半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (1) US9543191B2 (ja)
JP (1) JP5935227B2 (ja)
TW (1) TWI587396B (ja)
WO (1) WO2013125647A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019067579A1 (en) * 2017-09-27 2019-04-04 Invensas Corporation INTERCONNECTION STRUCTURES AND METHODS OF FORMING THE SAME

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164780B2 (en) 2019-06-07 2021-11-02 Applied Materials, Inc. Process integration approach for selective metal via fill

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031301B2 (ja) * 1997-06-25 2000-04-10 日本電気株式会社 銅配線構造およびその製造方法
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6803314B2 (en) * 2001-04-30 2004-10-12 Chartered Semiconductor Manufacturing Ltd. Double-layered low dielectric constant dielectric dual damascene method
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
WO2005069367A1 (ja) * 2004-01-13 2005-07-28 Tokyo Electron Limited 半導体装置の製造方法および成膜システム
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置
JP2009088267A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置、記憶媒体及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019067579A1 (en) * 2017-09-27 2019-04-04 Invensas Corporation INTERCONNECTION STRUCTURES AND METHODS OF FORMING THE SAME
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same

Also Published As

Publication number Publication date
WO2013125647A1 (ja) 2013-08-29
JPWO2013125647A1 (ja) 2015-07-30
US9543191B2 (en) 2017-01-10
TWI587396B (zh) 2017-06-11
TW201401375A (zh) 2014-01-01
US20150041983A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
CN100573830C (zh) 等离子体处理装置和等离子体处理方法
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
CN101449365A (zh) 成膜方法、成膜装置及存储介质以及半导体装置
US11319630B2 (en) Deposition apparatus and deposition method
WO2005069367A1 (ja) 半導体装置の製造方法および成膜システム
JP2008218959A (ja) エッチング方法および記憶媒体
KR101959183B1 (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
JP4358563B2 (ja) 半導体装置の低誘電率絶縁膜形成方法
JP5710606B2 (ja) アモルファスカーボンのドーピングによるフルオロカーボン（ＣＦｘ）の接合の改善
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
JP5935227B2 (ja) 半導体装置の製造方法及び半導体装置
CN108231667A (zh) 半导体装置结构的形成方法
JP4986625B2 (ja) 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP2005260060A (ja) レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2006073612A (ja) レジスト除去方法
KR102053350B1 (ko) 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
JPH0969518A (ja) シリコン化合物系絶縁膜の成膜方法
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
KR100733440B1 (ko) 불소 첨가 카본막의 형성 방법
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法
KR20120049399A (ko) 반도체 디바이스, 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치
JP2014103165A (ja) 半導体素子の製造方法、および半導体素子の製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160422

R150 Certificate of patent or registration of utility model

Ref document number: 5935227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees