JP6023825B2 - 半導体装置 - Google Patents

Description

本明細書は、窒化物半導体層のヘテロ接合界面に生じる２次元電子ガスを利用する半導体装置であって、ノーマリオフの特性に調整されている半導体装置を開示する。

ＧａＮ層にＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦１−ｘ１−ｙ１＜１）層を積層すると、ＧａＮ層のうちのヘテロ接合界面に沿った領域に２次元電子ガスが生じる。本明細書では、その２次元電子ガスが生じるＧａＮ層を電子走行層といい、２次元電子ガスを作り出すＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ層を電子供給層という。電子供給層は、Ｉｎを含んでいてもよいし含んでいなくてもよい。同様にＡｌを含んでいてもよいし含んでいなくてもよい。ただし、ＩｎとＡｌの少なくとも一方を含んでいる必要があり、ＧａＮでは成立しない。電子供給層の表面上の相互に離れた位置にソース電極とドレンイン電極を形成すると、２次元電子ガスによってソース・ドレイン間抵抗が低下した半導体装置を実現することができる。

半導体装置の用途によって、ノーマリオフの特性に調整したいことがある。そのためにソース電極とドレイン電極に間に露出する電子供給層の表面上の一部に、ｐ型層を形成する技術が開発されている。ｐ型層を形成すると、ｐ型層と電子供給層の界面から電子走行層に向けて空乏層が広がり、ｐ型層に対向する範囲のヘテロ接合界面が空乏化し、２次元電子ガスが消失する。２次元電子ガスがソース・ドレイン間を導通させない状態となり、ソース・ドレイン間が高抵抗となる。この技術では、ｐ型層の表面上にゲート電極を形成する。ゲート電極に正電圧を印加すると、ｐ型層から伸びる空乏層が消失し、２次元電子ガスが復活し、２次元電子ガスがソース・ドレイン間を導通させる状態となり、ソース・ドレイン間が低抵抗となる。ノーマリオフの特性に調整できる。

Injun Hwang et al. ISPSD (2012) p41 Y. Uemoto et al. IEEE Trans. On Electron Devices Vol. 54 (2007) p3393

上記技術でノーマリオフの特性に調整した半導体装置は、オン抵抗が高いという課題を残している。
本明細書では、上記技術でノーマリオフの特性に調整した半導体装置のオン抵抗を低下させる技術を開示する。

本明細書で開示する半導体装置は、ＧａＮで形成されている電子走行層と、Ｉｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦１−ｘ１−ｙ１＜１）で形成されている電子供給層のヘテロ接合構造を備えている。電子供給層を形成する窒化物半導体層は、少なくともＩｎとＡｌの一方を含み、ＧａＮではない。ＩｎとＡｌの一方または双方とＧａを含む窒化物半導体にはＧａＮより大きなバンドギャップを持つものがあり、それを電子供給層とすると、電子走行層と電子供給層のヘテロ接合界面に２次元電子ガスが生じる。本明細書で開示する半導体装置では、電子供給層の表面上の相互に離れた位置に、ソース電極とドレイン電極が形成されている。ソース電極とドレイン電極の間に位置する電子供給層の表面上に、Ｉｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦１−ｘ２−ｙ２≦１）のｐ型層が形成されている。ｐ型層は、電子供給層の表面上に形成できるものであればよく、Ｉｎ，Ａｌ，Ｇａのうちの少なくとも１種を含む窒化物半導体であればよい。そのｐ型層の表面上に、ゲート電極が形成されている。ソース電極とｐ型層の間と、ドレイン電極とｐ型層の間には、電子供給層の表面が露出しており、その露出表面は絶縁層で被覆されている。本明細書で開示する半導体装置では、正電荷が固定されている絶縁層を用いる。本技術は、ソース電極とｐ型層の間に適用してもよいし、ドレイン電極とｐ型層の間に適用してもよいし、双方に適用してもよい。双方に適用することが好ましいが、一方に適用するだけでもオン抵抗を低下させることができる。またソース電極とｐ型層の間の全域に適用してもよいし、一部領域に適用してもよい。同様にドレイン電極とｐ型層の間の全域に適用してもよいし、一部領域に適用してもよい。

例えば、ソース電極とｐ型層の間を被覆する絶縁層が正に帯電していると、その絶縁層に対向する範囲のヘテロ接合界面に電子が誘起され、２次元電子ガス濃度が増大してオン抵抗が低下する。ドレイン電極とｐ型層の間を被覆する絶縁層が正に帯電していると、その絶縁層に対向する範囲のヘテロ接合界面に電子が誘起され、２次元電子ガス濃度が増大してオン抵抗が低下する。ソース電極とｐ型層の間と、ドレイン電極とｐ型層の間の双方に適用すれば、両者の効果がともに得られ、オン抵抗が一層低下する。

上記技術は、電子供給層の表面上の広い範囲にｐ型広域層を形成し、そのｐ型広域層の一部をエッチングしてｐ型層の形成範囲を規定する技術に適用する場合に効果的である。ｐ型広域層の一部をエッチングすると、そのエッチング範囲では電子供給層の表面が露出する。そのために、電子供給層の表面にエッチングダメージが加えられる。ソース・ドレイン間抵抗を決定するものはヘテロ接合界面に生じる２次元電子ガスであり、電子供給層の表面は影響しないように思われる。しかしながら実際には、電子供給層の表面にエッチングダメージが加えられると、電子供給層が帯電してヘテロ接合界面に生じる２次元電子ガスの濃度を減少させてしまうことが判明した。本技術によると、エッチングダメージによる２次元電子ガス濃度の減少効果を、正に帯電した絶縁層による２次元電子ガス濃度の上昇効果によって補償することができ、オン抵抗を低下させることが可能となる。

上記したように、本技術は、ソース電極とｐ型層の間と、ドレイン電極とｐ型層の間の双方に適用する場合のみならず、一方に適用するだけでも有用性を発揮する。同様に、ドレイン電極とｐ型層の間に露出する電子供給層の全域に適用する場合のみならず、一部の領域に適用する場合にも有用性を発揮する。一部の領域に適用する場合は、ドレイン電極側には正電荷が固定され、ｐ型層側には正電荷が固定されていない絶縁層を用いることが好ましい。
この場合、耐圧を維持しながら、オン抵抗を低下させることができる。

同様に、ソース電極とｐ型層の間に露出する電子供給層の一部領域に適用してもよい。一部領域に適用する場合は、ソース電極側には正電荷が固定され、ｐ型層側には正電荷が固定されていない絶縁層を用いることが好ましい。
この場合は、耐圧を維持しながら、オン抵抗を低下させることができる。

正電荷が固定されている絶縁層の製造方法には様々な技術が利用できる。例えば、電子供給層がＧａを含んでいる場合、その表面に高温処理してＳｉＯ_２層を形成すると、電子供給層に含まれていたＧａの一部がＳｉＯ_２層に取り込まれて固定される。ＳｉＯ_２層中に正に帯電しているＧａイオンが分散して存在している絶縁層を得ることができる。

本技術によると、ｐ型層によってノーマリオフ化するとオン抵抗が上昇してしまうという課題が解決され、オン抵抗が低いノーマリオフの半導体装置を実現することができる。

第１実施例の半導体装置の断面図。 第２実施例の半導体装置の断面図。 第３実施例の半導体装置の断面図。 第４実施例の半導体装置の断面図。

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１） 電子走行層はＧａＮで形成されており、電子走行層はＡｌＧａＮで形成されている。
（特徴２） 絶縁層はＳｉＯ_２層で形成されている。ＳｉＯ_２層は電子走行層を形成するＡｌＧａＮのＧａがＳｉＯ_２層中に移動する温度領域で形成する。
（特徴３） ソース電極とｐ型層間の距離＜ドレイン電極とｐ型層間の距離であり、ソース電極とｐ型層の間の絶縁層は全域で正に帯電しており、ドレイン電極とｐ型層の間の絶縁層は、ドレイン電極側では正に帯電し、ｐ型層側では正に帯電していない。
（特徴４）電子走行層にＧａＮを用い、電子供給層にＩｎとＡｌの少なくとも一方とＧａを含む窒化物半導体であってＧａＮより大きなバンドギャップを持つ窒化物半導体を用いる。すなわち、電子走行層にＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１＜１，０≦ｙ１＜１，０＜１−ｘ１−ｙ１＜１）を用いる。
（特徴５）電子走行層にＧａＮを用い、電子供給層にＡｌとＧａを含む窒化物半導体であってＧａＮより大きなバンドギャップを持つ窒化物半導体を用いる。すなわち、電子走行層にＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１＜１，０＜ｙ１＜１，０＜１−ｘ１−ｙ１＜１）を用いる。

図１は、第１実施例の半導体装置（ノーマリオフ型の電界効果トランジスタ）の断面図であり、基板２上にバッファ層４が結晶成長し、バッファ層４上にｉ型のＧａＮ層６が結晶成長し、ｉ型のＧａＮ層６上にｉ型のＡｌ_ｙ１Ｇａ_１−ｙ１Ｎ層８（０＜ｙ１＜１）が結晶成長している。本実施例では、ｙ１＝０．１８であり、その膜圧は２０ｎｍである。Ａｌを含まないＧａＮ層６上にＡｌを含むＡｌＧａＮ層８が結晶成長しているヘテロ接合界面では、前者のバンドギャップよりも後者のバンドギャップが広いことから、ＧａＮ層６のヘテロ接合界面に面した領域に２次元電子ガスが生成される。本実施例では、２次元電子ガスが生じるＧａＮ層６を電子走行層といい、２次元電子ガスを生成するＡｌＧａＮ層８を電子供給層という。電子供給層８の表面上にソース電極１０とドレイン電極２０が形成されている。ソース電極１０とドレイン電極２０は、相互に離れた位置に形成されている。ソース電極１０とヘテロ接合界面の間に介在する範囲の電子供給層８と、ドレイン電極２０とヘテロ接合界面の間に介在する範囲の電子供給層８は、例えば電極１０，２０を形成する金属が拡散するなどして低抵抗となっている。

電子供給層８の表面であってソース電極１０とドレイン電極２０の間に位置する範囲にｐ型のＡｌ_ｙ２Ｇａ_１−ｙ２Ｎ層１６（０＜ｙ２＜１、以下ではｐ型層１６という）が形成されており、その表面にゲート電極１４が形成されている。ゲート電極１４は金属で形成されている。

電子供給層８の表面にｐ型層１６が形成されていると、ゲート電極１４に電圧を印加しない間は、ｐ型層１６と電子供給層８の界面から電子供給層８を経て電子走行層６に向けて空乏層が広がり、ｐ型層１６に対向する範囲のヘテロ接合面が空乏化し、２次元電子ガスが消失する。２次元電子ガスによってソース電極１０とドレイン電極２０の間を導通させることができず、ソース・ドレイン間が高抵抗となる。ゲート電極１４に正電圧を印加すると、ｐ型層１６から伸びる空乏層が消失し、２次元電子ガスが復活し、２次元電子ガスによってソース電極１０とドレイン電極２０の間が導通し、ソース・ドレイン間が低抵抗となる。電子走行層６がｉ型であることから、電子の移動度が高く、ソース電極１０とドレイン電極２０の間が低抵抗となる。図１の半導体装置は、ノーマリオフの特性に調整されている電界効果トランジスタである。

図１において、参照番号１２はソース電極１０とｐ型層１６間に露出する電子供給層８の表面を被覆している絶縁層であり、参照番号１８はドレイン電極２０とｐ型層１６間に露出する電子供給層８の表面を被覆している絶縁層である。絶縁層１２，１８には正電荷が固定されている。すなわち正に帯電している。
絶縁層１２，１８が正に帯電しているために、絶縁層１２，１８に対向する範囲のヘテロ接合界面に電子が吸引され、絶縁層１２，１８に対向する範囲のヘテロ接合界面に生じている２次元電子ガスの濃度が高い。そのために、ヘテロ接合界面のソース電極１０とｐ型層１６間の抵抗が低く、ヘテロ接合界面のドレイン電極２０とｐ型層１６間の抵抗が低い。ゲート電極に正電圧を印加したときのソース電極１０とドレイン電極２０間の抵抗（オン抵抗）が低い。

ｐ型層１６は下記の方法で製造される。最初に、電子供給層８の表面上の広い範囲にｐ型広域層を形成する。次に、図１のｐ型層１６とソース電極１０の間、ならびに、図１のｐ型層１６とドレイン電極２０の間ではｐ型広域層をエッチングして除去する。その結果図１に示すｐ型層１６が形成される。
図１に示すｐ型層１６とソース電極１０の間、ならびに、図１に示すｐ型層１６とドレイン電極２０の間でｐ型広域層をエッチングすると、図１に示すｐ型層１６とソース電極１０の間、ならびに、図１に示すｐ型層１６とドレイン電極２０の間で露出する電子供給層８の表面にエッチングダメージが加えられる。そのエッチングダメージは、ヘテロ接合界面に生じる２次元電子ガスの濃度を減少させてしまう。図１の半導体装置では、エッチングダメージによる２次元電子ガス濃度の減少効果を、正に帯電した絶縁層１２，１８による２次元電子ガス濃度の上昇効果によって補償することができ、オン抵抗を低下させることが可能となる。
図１の半導体装置は、正に帯電した絶縁層１２，１８によって２次元電子ガスの濃度を上昇させる効果と、電子が走行する電子走行層６がｉ型であることが相まって、オン抵抗が非常に低い。

（第２実施例）
図２に示すように、ドレイン電極２０とｐ型層１６の間に露出する電子供給層８の一部の領域を正に帯電した絶縁層１８ｂで被覆し、他の領域は、正に帯電しない絶縁層１８ａで被覆してもよい。この場合は、ドレイン電極２０側を正電荷が固定された絶縁層１８ｂで被覆し、ｐ型層１６側を正電荷が固定されていない絶縁層１８ａで被覆する。
この場合、正に帯電した絶縁層１８ｂで被覆されているドレイン電極２０側ではオン抵抗が低下する。それに対し、ゲート電極１４の近傍では、オフ時にゲート電極１４側からドレイン電極２０側に向かって伸びる空乏層中の電界が大きく緩和され、高耐圧と低抵抗を実現する。
図２では、ソース電極１０とｐ型層１６の距離＜ドレイン電極２０とｐ型層１６の距離の関係にあり、ドレイン電極側でのみ、一部領域を正に帯電した絶縁層で被覆する技術を適用する。この技術をソース電極側に利用することもできる。

（第３実施例）
図３に示すように、電子供給層８ａを形成するＡｌＧａＮのＡｌ濃度を薄くすることによって閾値電圧を高く設定することができる。誤作動防止に有用である。
その反面、Ａｌ濃度を薄くすると、例えばＡｌ_ｙ１Ｇａ_１−ｙ１Ｎのｙ１を０．１以下にすると、ヘテロ接合界面に生じる２次元電子ガスの濃度が低下し、オン抵抗が上昇する。本実施例は、この問題に対処するものであり、正に帯電した絶縁層１２，１８でオン抵抗を下げる。本技術は、電子供給層８ａを形成するＡｌＧａＮのＡｌ濃度を薄くして閾値電圧を高く設定する場合に特に有用である。

（第４実施例）
図４は第４実施例を示し、絶縁層１２ｃ，１８ｃに、Ｇａイオンが分散して混入しているＳｉＯ_２層を用いる。Ｇａイオンは正電荷を帯びており、絶縁層１２ｃ，１８ｃは正に帯電している。このＳｉＯ２層は、電子供給層８の表面に熱ＣＶＤ法によってＳｉＯ_２を堆積することで形成される。熱ＣＶＤ法の実施温度を高めていくと、電子供給層８に含まれていたＧａがＳｉＯ_２内に移動する量が増えていく。必要な電荷量に相当するＧａが移動する温度で熱ＣＶＤ法を実施することで、正に帯電した絶縁層１２ｃ，１８ｃを形成することができる。プラズマＣＶＤ法によっても、Ｇａイオンが分散して存在しているＳｉＯ_２層を形成することができる。正イオンを含まない絶縁層に、例えばＮａ正イオンあるいはＧａ正イオンを注入してもよい。ＮａイオンやＧａイオン等は、絶縁層中で移動しづらく、正電荷が固定されている絶縁層となる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：基板
４：バッファ層
６：電子走行層
８：電子供給層
１０：ソース電極
１２：絶縁層
１４：ゲート電極
１６：ｐ型層
１８：絶縁層
２０：ドレイン電極

Claims (2)

1. ＧａＮで形成されている電子走行層とＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦１−ｘ１−ｙ１＜１）で形成されている電子供給層のヘテロ接合構造を備えており、
   前記電子供給層の表面上の相互に離れた位置に、ソース電極とドレイン電極が形成されており、
   前記ソース電極と前記ドレイン電極の間に位置する前記電子供給層の表面上に、Ｉｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦１−ｘ２−ｙ２≦１）のｐ型層が形成されており、
   前記ｐ型層の表面上に、ゲート電極が形成されており、
   前記ソース電極と前記ｐ型層の間に露出する前記電子供給層の表面および／または前記ドレイン電極と前記ｐ型層の間に露出する前記電子供給層の表面が、正電荷が固定されている絶縁層で被覆されており、
   前記絶縁層中にＧａが分散して存在していることを特徴とする半導体装置。
2. 前記ドレイン電極と前記ｐ型層の間に露出する前記電子供給層の表面を被覆する前記絶縁層の前記ドレイン電極側には正電荷が固定され、前記絶縁層の前記ｐ型層側には正電荷が固定されていないことを特徴とする請求項１に記載の半導体装置。

Images