JP6025820B2

JP6025820B2 - 増幅器及び関連する集積回路

Info

Publication number: JP6025820B2
Application number: JP2014505728A
Authority: JP
Inventors: ノーリ，ベイジン; ブイッセ，ジェラルド; ジョーンズ，ジェフリー; ナナン，ジャン−クリストフ; プラ，ジェイミー
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2011-04-20
Filing date: 2011-04-20
Publication date: 2016-11-16
Anticipated expiration: 2031-04-20
Also published as: EP2700158A1; US10784824B2; JP2014512152A; US10483923B2; US9419566B2; CN103477554A; US20160352292A1; US9941845B2; CN103477554B; US20180234058A1; US20140312976A1; US20200052661A1; WO2012143748A1; EP2700158B1

Description

ここで記載される対象の実施形態は、概して、電子回路に関し、特に、対象の実施形態は、増幅器及び関連する増幅器回路トポロジに関する。

増幅器は一般的に信号を増幅するために使用される。例えば、無線周波数（ＲＦ）又はセルラー用途において、基地局又は他のインフラストラクチャ構成要素は、より広い距離にわたって信号を送信するよう増幅器を用いる。比較的高いピーク・トゥ・アベレージ比を有する通信スキームのために、ドハティ増幅器トポロジが一般的に効率を改善するために使用される。ドハティ増幅器トポロジは、通常、一対の増幅器、すなわちメイン（又はキャリア）増幅器及びピーク（又は補助）増幅器を含む。ピーク増幅器は、メイン増幅器を飽和させるレベルを上回って入力信号が増大する場合にオンするようバイアスをかけられ、メイン増幅器の出力でのインピーダンスを低減し、ピーク増幅器によって供給される電流とともにメイン増幅器が更なる電流を供給することを可能にする。

本発明の一実施形態に従う増幅器システムのブロック図である。本発明の一実施形態に従う図１の増幅器システムにおける使用に適した集積回路の上面図である。本発明の一実施形態に従う図１の増幅器システムにおける使用に適した集積回路の部分断面図である。本発明の一実施形態に従う図１の増幅器システムにおける使用に適した集積回路の部分断面図である。

対象のより完全な理解は、図面に関連して検討される場合に熱心な説明及び特許請求の範囲を参照することによって得られる。図面において、同じ参照符号は同じ要素を表す。

以下の詳細な説明は、事実上単に例示であり、対象又は用途の実施形態及びそのような実施形態の使用を制限するよう意図されない。ここで使用されるように、語“例となる”は、例示の役割を果たすことを意味する。例としてここで記載される実施は、必ずしも、他の実施に対して好ましい又は有利であると考えられるわけではない。更に、先の［技術分野］、［背景］又は以下の詳細な説明において提示されるあらゆる明示的又は暗示的な理論によって拘束される意図はない。

ここで記載される対象は、従来のドハティ増幅器トポロジに対して相対的に高い利得及び相対的に高い効率を達成することができる、ドハティ増幅器トポロジにおける使用に適した増幅器及びインピーダンス整合回路に関する。以下でより詳細に記載されるように、例となる実施形態において、ピーク増幅器のための出力インピーダンス整合回路は、メイン増幅器の出力インピーダンス整合回路とは異なる回路トポロジ及び物理トポロジを有する。結果として、増幅器及びそれらの関連する出力インピーダンス整合回路が単一のデバイスパッケージ又は集積回路において実装される場合に、それらの増幅器の出力の間の誘導結合は、出力インピーダンス整合回路の物理的相違とともに、出力インピーダンス整合回路からの出力信号の間の位相関係における相違のために、低減され得る。ここで使用されるように、回路トポロジは、電気部品の相互接続をいうと理解されるべきであり、２つの回路トポロジは、電気部品が異なった態様において相互接続されるか又は異なる電気部品を置換される場合に相違し、一方、物理トポロジは、電気回路の物理的な構造又は形状をいうと理解されるべきであり、２つの物理トポロジは、何らかの寸法においてそれらの物理的な形状の間に何らかの偏差が存在する場合に相違する。

図１は、制限なしに第１の増幅器配置１０２と、第２の増幅器配置１０４と、第１の増幅器配置１０２の出力へ結合される第１の出力インピーダンス整合回路１０６と、第２の増幅器配置１０４の出力へ結合される第２の出力インピーダンス整合回路１０８と、第１の増幅器配置１０２の入力へ結合される第１の入力インピーダンス整合回路１１０と、第２の増幅器配置１０４の入力へ結合される第２の入力インピーダンス整合回路１１２とを有する増幅器システム１００の例となる実施形態を表す。例となる実施形態において、増幅器システム１００はドハティ増幅器として構成され、第２の増幅器配置１０４は、第２の増幅器配置１０４への入力における信号の振幅が閾値を上回る場合に電力を供給し、そうではなく、第２の増幅器配置１０４への入力における信号の振幅が閾値を下回る場合にオフされるピーク（又は補助）増幅器として第２の増幅器配置１０４が機能するように、バイアスをかけられ、一方、第１の増幅器配置１０２は、第１の増幅器配置１０２が常にオンであって、メイン（又はキャリア）増幅器として機能するように、バイアスをかけられる。然るに、便宜上、しかし制限なしに、第１の増幅器配置１０２は代替的にメイン増幅器とここで呼ばれ、第２の増幅器配置１０４は代替的にピーク増幅器とここで呼ばれる。表される実施形態では、メイン増幅器１０２、ピーク増幅器１０４、出力インピーダンス整合回路１０６，１０８、及び入力インピーダンス整合回路１１０，１１２は、以下でより詳細に記載されるように、単一のデバイスパッケージ又は集積回路１１４にパッケージ化される。

例となる実施形態において、メイン増幅器１０２は、クラスＡＢ増幅器として構成される１又はそれ以上のトランジスタとして実現される。すなわち、１又はそれ以上のトランジスタは、１８０から３６０度の間の導通角を提供するようバイアスをかけられる。第１の入力インピーダンス整合回路１１０は、メイン増幅器１０２の入力と集積回路１１４の第１の入力１１６との間に結合され、増幅器システム１００の基本周波数（又はキャリア周波数）で第１の入力１１６において所望の入力インピーダンスを提供するよう構成され、第１の出力インピーダンス整合回路１０６は、メイン増幅器１０２の出力と集積回路１１４の第１の出力ノード１１８との間に結合され、増幅器システム１００の基本周波数で集積回路１１４の出力１１８において所望の出力インピーダンスを提供するよう構成される。例となる実施形態において、増幅器システム１００は、無線周波数信号を送信するために使用され、基本周波数（又はキャリア周波数）は、伝送の周波数である。

例となる実施形態において、ピーク増幅器１０４は、クラスＣ増幅器として構成される１又はそれ以上のトランジスタとして実現される。すなわち、１又はそれ以上のトランジスタは、１８０度より小さい導通角を提供するようバイアスをかけられる。ピーク増幅器１０４は、メイン増幅器１０２が飽和する場合、すなわち、ピーク増幅器１０４への入力信号（又は入力電圧）が、メイン増幅器１０２が飽和しているか又は飽和に近いことを示す閾信号レベル（又は電圧）を超える場合に、オンするようバイアスをかけられる。第２の入力インピーダンス整合回路１１２は、ピーク増幅器１０４の入力と集積回路１１４の第２の入力１３０との間に結合され、増幅器システム１００の基本周波数で第２の入力１３０において所望の入力インピーダンスを提供するよう構成され、第２の出力インピーダンス整合回路１０８は、ピーク増幅器１０４の出力と集積回路１１４の第２の出力ノード１３２との間に結合され、増幅器システム１００の基本周波数で集積回路１１４の出力１３２において所望の出力インピーダンスを提供するよう構成される。

例となる実施形態において、メイン増幅器出力インピーダンス整合回路１０６は、ハイパスインピーダンス整合回路トポロジとして実現される。例えば、図１の表されている実施形態では、メイン増幅器出力インピーダンス整合回路１０６は、ノード１０２でのメイン増幅器１０２の出力と集積回路１１４の出力１１８との間に電気的に直列に構成される第１の誘導素子１２２と、ノード１２０でのメイン増幅器１０２の出力と基準電圧ノード１２１との間に接続される第２の誘導素子１２４と、基準電圧ノード１２１にある第２の誘導素子１２４と増幅器システム１００のための接地基準電圧を受けるよう構成されるノード１２８との間に接続される容量素子１２６とを有するシャントインダクタンスインピーダンス整合回路トポロジとして実現される。表されるように、第２の誘導素子１２４及び容量素子１２６は、ノード１２０でのメイン増幅器１０２の出力と接地基準電圧ノード１２８との間に電気的に直列に構成される。例となる実施形態において、メイン増幅器出力インピーダンス整合回路１０６は、出力１１８での信号の位相がノード１２０でのメイン増幅器１０２の出力における信号に対して９０度シフトされることをもたらす単一の位相反転（例えば、９０度移相）を提供する。

例となる実施形態において、容量素子１２６のキャパシタンスは、基準電圧ノード１２１でメイン増幅器１０２の出力にある無線周波数（ＲＦ）電気信号のための仮想接地基準電圧を供給するよう選択され、第２の誘導素子１２４がＲＦ接地電圧へのシャントインダクタンスとして機能するようにし、一方、誘導素子１２２，１２４のインダクタンスは、増幅器システム１００の基本周波数で集積回路１１４の出力１１８において所望のインピーダンスを提供するよう選択される。例えば、約１．８ＧＨｚから約２．２ＧＨｚの範囲における基本周波数に関し、約５０Ｗから約５００Ｗの範囲内の電力対応能力を有するメイン増幅器１０２によれば、容量素子１２６のキャパシタンスは、約７０ｐＦから約５００ｐＦの範囲内であるように選択されてよく、誘導素子１２２のインピーダンスは、約１００ｐＨから約８００ｐＨの範囲内にあるように選択されてよく、誘導素子１２４のインダクタンスは約１００ｐＨから約５００ｐＨの範囲内にあるよう選択されてよい。それにより、メイン増幅器出力インピーダンス整合回路１０６は、約１から５Ωの範囲内で集積回路１１４の出力１１８で出力インピーダンスを提供する。当然に、出力１１８での所望の出力インピーダンスは、電力コンバイナ１６０の入力でのインピーダンス整合のための異なる値へとその後に変換される中間インピーダンスであってよく、よって、出力１１８での出力インピーダンスは、特定の実施のニーズに適するよう変化する。

例となる実施形態において、ピーク増幅器出力インピーダンス整合回路１０８は、ローパスインピーダンス整合回路トポロジとして実現される。例えば、図１の表されている実施形態では、ピーク増幅器出力インピーダンス整合回路１０８は、ピーク増幅器１０４の出力とノード１４０との間に電気的に直列に接続される第１の誘導素子１３４と、ノード１４０と集積回路１１４の出力１３２との間に電気的に直列に接続される第２の誘導素子１３６と、ノード１４０と接地基準電圧ノード１２８との間に接続される容量素子１３８とを有するシャントキャパシタンスインピーダンス整合回路トポロジとして実現される。ピーク増幅器出力インピーダンス整合回路１０８の表されている実施形態は、出力１３２での信号の位相がピーク増幅器１０４の出力での信号に対して１８０度シフトされることをもたらす二重の反転位相（例えば、１８０度移相）を提供する。

先に述べられたように、容量素子１３８のキャパシタンス及び誘導素子１３４，１３６のインダクタンスは、増幅器システム１００の基本周波数で集積回路１１４の出力１３２において所望の出力インピーダンスを提供するよう選択される。例えば、約１．８ＧＨｚから約２．２ＧＨｚの基本周波数に関し、約５０Ｗから約５００Ｗの範囲内の電力対応能力を有するピーク増幅器１０４によれば、容量素子１３８のキャパシタンスは、約１５ｐＦから約１５０ｐＦの範囲内にあるよう選択されてよく、誘導素子１３４のインダクタンスは、約１００ｐＨから約４００ｐＨの範囲内にあるよう選択されてよく、誘導素子１３６のインダクタンスは、約５０ｐＨから約１５０ｐＨの範囲内にあるよう選択されてよい。それにより、ピーク増幅器出力インピーダンス整合回路１０８は、約１から５オームの範囲内で集積回路１１４の出力１３２で出力インピーダンスを提供する。先に述べられたように、実際には、出力１３２での出力インピーダンスは、特定の実施形態のニーズに適するよう変化してよい。

表されている実施形態では、入力１１６，１３０及び出力１１８，１３２は概して、集積回路１１４の内部構成要素（例えば、増幅器１０２，１０４）への電気接続を構成するパッケージリード、ピン、又は他の物理インタフェースに相当する。出力インピーダンス整合回路１０６，１０８に関して先に述べられたのと同様に、メイン増幅器入力インピーダンス整合回路１１０は、増幅器システム１００の基本周波数で集積回路１１４の入力１１６において所望の入力インピーダンスを提供するよう構成され、ピーク増幅器入力インピーダンス整合回路１１２は、増幅器システム１００の基本周波数で集積回路１１４の入力１３０において所望の入力インピーダンスを提供するよう構成される。例えば、約１．８ＧＨｚから約２．２ＧＨｚの基本周波数に関し、メイン増幅器入力インピーダンス整合回路１１０は、約１から５オームの範囲内で集積回路１１４の入力１１６で入力インピーダンスを提供し、ピーク増幅器入力インピーダンス整合回路１１２は、約１から５オームの範囲内で集積回路１１４の入力１３０で入力インピーダンスを提供する。しかし、先に述べられたように、実際には、入力１１６，１３０での入力インピーダンスは、特定の実施形態のニーズに適するよう変化してよい。一実施形態に従って、メイン増幅器入力インピーダンス整合回路１１０及びピーク増幅器入力インピーダンス整合回路１１２は夫々、ピーク増幅器出力インピーダンス整合回路１０８に関して先に述べられたのと同じように構成されるシャントキャパシタンスインピーダンス整合回路トポロジのようなローパスインピーダンス整合回路トポロジとして実現される。しかし、ここで記載される対象は、入力インピーダンス整合回路１１０，１１２について如何なる特定の構成及び／又は回路トポロジにも制限されると意図されず、幾つかの実施形態では、メイン増幅器入力インピーダンス整合回路１１０及びピーク増幅器入力インピーダンス整合回路１１２は異なってよく、メイン増幅器入力インピーダンス整合回路１１０及び／又はピーク増幅器入力インピーダンス整合回路１１２はハイパスインピーダンス整合回路として実現されてよいことに留意すべきである。

図１の表されている実施形態では、増幅器システム１００は、ドハティ増幅器実施のために構成される。これに関連して、増幅器システム１００は、増幅される入力信号の入力電圧をメイン増幅器１０２及びピーク増幅器１０４の間で分けるよう構成される電力スプリッタ（又は電力分割器）１５０を有し、夫々の入力１１６，１３０は、増幅器システム１００によって増幅される入力信号の一部を受けるよう電力スプリッタ１５０の夫々の出力へ結合される。例えば、電力スプリッタ１５０の第１の出力は、メイン増幅器１０２に対応する入力１１６へ結合されてよく、電力スプリッタ１５０の第２の出力は、ピーク増幅器１０４に対応する入力１３０へ結合されてよく、電力スプリッタ１５０は、入力信号電力の約５０％が入力１１６でメイン増幅器１０２へ供給され且つ入力信号電力の５０％が入力１３０でピーク増幅器１０４へ供給されるように、増幅器１０２，１０４の間で等しく入力電力を分けてよい。上述されたように、例となる実施形態において、ピーク増幅器１０４は、クラスＣ動作のためにバイアスをかけられる。それにより、ピーク増幅器１０４は、入力１３０での入力信号電力（又は電圧）が、メイン増幅器１０２が飽和しているか又は飽和に近いことを示す閾量より小さい場合に、オフされる。

例となる実施形態において、集積回路１１４の夫々の出力１０８，１３２は、電力スプリッタ１５０へ供給される入力信号の増幅されたものを生成するよう出力１１８，１３２にある増幅出力信号を結合する電力コンバイナ１６０への夫々の入力へ結合される。表されている実施形態では、インピーダンス変換器又は伝送線路のようなインピーダンス変換素子１５２が集積回路１１４の出力１１８と電力コンバイナ１６０の入力との間に結合され、それにより、電力コンバイナ１６０によって見られるピーク増幅器１０４の出力の実効インピーダンス（例えば、出力１３２での実効入力インピーダンス）は、ピーク増幅器１０４がオフされる場合に、開回路（例えば、事実上無限のインピーダンス）を示す。インピーダンス変換素子１５２を補償するよう、４分の１波長変換器（例えば、９０度位相長伝送線路）を含むインピーダンス整合素子１５６は、ピーク増幅器１０４に対応する電力スプリッタ１５０の出力とピーク増幅器１０４への入力１３０との間に結合され、それにより、ピーク増幅器１０４の入力１３０へ供給される入力信号の部分と、メイン増幅器１２０の入力１１６へ供給される入力信号の部分との間には９０度の位相差が存在する。インピーダンス整合素子１５４，１５６に加えて、例となる実施形態において、インピーダンス整合素子１７０，１８０が、電力コンバイナ１６０への入力でインピーダンスを整合させるよう集積回路１１４の出力１１８，１３２へ結合される。これに関連して、メイン増幅器出力インピーダンス整合回路１０６、インピーダンス整合素子１７０、及びインピーダンス変換素子１５２は、ピーク増幅器出力インピーダンス整合回路１０８及びインピーダンス整合素子１８０によって提供されるピーク増幅器１０４に対応する電力コンバイナ１６０の入力でのインピーダンスに略等しいメイン増幅器１０２に対応する電力コンバイナ１６０の入力でのインピーダンスを提供するよう構成される。図１には表されていないが、実際の実施形態では、追加の４分の１波長インピーダンス変換器が電力コンバイナ１６０によって実施されても、又は別なふうに電力コンバイナ１６０の出力に続いてもよい。

ピーク増幅器出力インピーダンス整合回路１０８によって提供される二重位相反転と組み合わされるインピーダンス整合素子１５６に含まれる４分の１波長インピーダンス変換素子は、集積回路１１４の第２の出力１３２での信号が集積回路１１４の第１の出力１１８での信号に対して位相が１８０度ずれていることをもたらし、それにより集積回路１１４の出力１１８，１３２での信号の間の結合を低減することに留意すべきである。

当然に、図１は、説明及び記載の容易のために増幅器システム１００の簡略された表現であり、実際の実施形態は、更なる記載及び特徴を提供するよう他の装置及び構成要素を有してよく、且つ／あるいは、増幅器システム１００は、理解されるように、より一層大きな電気システムの部分であってよい。よって、図１は回路素子及び／又は端子の間の直接的な電気接続を表すが、代替の実施形態は、略同じ態様において機能しながら介在回路素子及び／又は構成要素を用いてよい。

図２乃至４は、図１の増幅器システム１００における集積回路１１４としての使用に適した集積回路２００の例となる実施形態の上面図及び部分断面図を表す。上述されたように、集積回路２００は、メイン増幅器２０２、ピーク増幅器２０４、メイン増幅器２０２とその関連する出力パッケージリード２１８との間に結合されるメイン増幅器出力インピーダンス整合回路２０６、ピーク増幅器２０４とその関連する出力パッケージリード２３２との間に結合されるピーク増幅器出力インピーダンス整合回路２０８、メイン増幅器２０２とその関連する入力パッケージリード２１６との間に結合されるメイン増幅器入力インピーダンス整合回路２１０、及びピーク増幅器２０４とその関連する入力パッケージリード２３０との間に結合されるピーク増幅器入力インピーダンス整合回路２１２を有する。集積回路２００の素子は、図１に関連して先に記載されたそれらの対応素子に類似しており、然るに、そのような共通の態様は、図２乃至４に関連してここでは冗長的に記載されない。

ここで図２及び図３を参照して、メイン増幅器２０２は、望ましくは、集積回路２００のための電気接地基準電圧（例えば、接地基準電圧ノード１２８）を与える金属基板２０５（例えば、銅等）に形成される又は別なふうに実装若しくは貼付される半導体基板（又はダイ）３００に形成される１又はそれ以上のトランジスタとして実現される。これに関連して、金属基板２０５は、集積回路２００のための一次実装構造体として働き、それにより、集積回路２００の他の構成要素（例えば、入力インピーダンス整合回路２１０，２１２、ピーク増幅器２０４、ピーク増幅器出力インピーダンス整合回路２０８、等）は、以下でより詳細に記載されるように、金属基板２０５の周囲領域に形成される又は別なふうに実装若しくは貼付される。上述されたように、例となる実施形態において、半導体基板３００に形成される１又はそれ以上のトランジスタは、メイン増幅器２０２がクラスＡＢモードにおいて動作するように構成される。これに関連して、メイン増幅器２０２によって生成される増幅出力信号は、半導体基板３００に形成された１又はそれ以上のトランジスタの端子（例えば、ドレイン端子）に存在し、トランジスタダイ３００は、増幅出力信号が存在するトランジスタのその端子へ接続するためにダイ３００に形成された導電接触領域２８０を含む。

上述されたように、メイン増幅器出力インピーダンス整合回路２０６は、メイン増幅器２０２とメイン増幅器２０２に対応する出力パッケージリード２１８（例えば、出力１１８）との間に結合される第１の誘導素子２２２（例えば、誘導素子１２２）と、金属基板２０５に形成される容量素子２２６（例えば、容量素子１２６）と、メイン増幅器２０２と容量素子２２６との間に結合される第２の誘導素子２２４（例えば、誘導素子１２４）とを有する。図３の表されている実施形態では、容量素子２２６は、金属基板２０５に形成された導電層３２０（例えば、ドープされたシリコン材料の層）と、導電層３２０の上に形成された誘電体材料（例えば、酸化材料）の層３２２と、誘導体材料の層３２２の上に形成された他の導電層３２４（例えば、金属材料の層）とを含む金属酸化膜半導体（ＭＯＳ）キャパシタとして実現される。誘電体材料３２２の厚さ及び／又は誘電定数は、容量素子２２６に、容量素子１２６に関連して先に記載されたように、金属層３２４の電圧がＲＦ接地電圧に対応するようなキャパシタンスを与えるように選択されてよい。当然に、容量素子２２６は、ＭＯＳキャパシタ構造に制限されるよう意図されず、容量素子２２６は、他の適切なキャパシタ構造を用いて実現されてよい。

例となる実施形態において、第１の誘導素子２２２は、１又はそれ以上の導線（又はボンドワイヤ）として実現される。夫々のワイヤ２２２は、接触領域２８０にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第１の端部と、出力パッケージリード２１８にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。同様に、第２の誘導素子２２４は、ダイ３００上の接触領域２８０にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第１の端部と、容量素子２２６の金属層３２４にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する導線として実現される。第１の誘導素子２２２の導線の数及び／又は長さは、第１の誘導素子２２２（例えば、誘導素子１２２）に所望のインダクタンスを与えるよう選択され、第２の誘導素子２２４の導線の数及び／又は長さは、第２の誘導素子２２４（例えば、誘導素子１２４）に所望のインダクタンスを与えるよう選択され、それにより、上述されたように、出力パッケージリード２１８で所望のインピーダンスを提供する。

図２に表されているように、導線２２２，２２４の長さは、ｘ方向において最小偏差でメイン増幅器２０２（又はダイ３００）から出力パッケージリード２１８へ延在しながらｚ方向において互いに略平行に配列されるが、図３に表されているように、ｙｚ参照面における導線２２２，２２４の軌跡の断面又は側面は異なっている。これに関連して、導線２２４の長さは、容量素子２２６に対してｙ方向では下向きにｚ方向において横方向に延在する前に、主としてｙ方向（例えば、基板２０５に対して垂直方向又は法線方向）において接触領域２８０及び／又はダイ３００からダイ３００の上にある頂点３５０へ延在する。反対に、導線２２２は、第１の誘導素子の導線２２２の頂点３６０がｚ方向において第２の誘導素子の導線２２４の頂点２５０より遠位であるように、主としてｚ方向（例えば、水平又は横方向）において接触領域２８０及び／又はダイ３００からｙ方向における最小増加を有してリード２１８の上の頂点３６０へ延在する。表されているように、第２の誘導素子の導線２２４は、導線２２２，２２４がｚ方向において横切る場合に、ｙｚ参照面における導線２２２の軌跡（例えば、ダイ３００からリード２１８への更なる水平軌跡）に対して斜めであるｙｚ参照面におけるダイ３００から容量素子２６６への更なる垂直軌跡を有する。導線２２２，２２４の軌跡は、ｙｚ参照面における導線２２２，２２４を通る電流フローの物理方向を指示し、よって、ｙｚ参照面における導線２２２，２２４の間の角度を増大させるダイ３００から容量素子２２６までの距離にわたる異なる軌跡のために、導線２２２，２２４を通る電流フローによって引き起こされる導線２２２，２２４の間の結合は低減される。

ここで図２及び図４を参照すると、ピーク増幅器２０４は、望ましくは、金属基板２０５に形成される又は別なふうに実装若しくは貼付される半導体基板（又はダイ４００）に形成される１又はそれ以上のトランジスタとして実現される。図１に関連して上述されたように、例となる実施形態において、半導体基板４００に形成される１又はそれ以上のトランジスタは、ピーク増幅器２０４がクラスＣモードにおいて動作するように構成される。先に述べられたように、ピーク増幅器２０４によって生成される増幅出力信号は、半導体基板４００に形成されたトランジスタの端子（例えば、ドレイン端子）に存在し、トランジスタダイ４００は、増幅出力信号が存在するトランジスタのその端子（例えば、ピーク増幅器２０４の出力）へ接続するためにダイ４００に形成された導電接触領域２８２を含む。

上述されたように、ピーク増幅器出力インピーダンス整合回路２０８は、ピーク増幅器２０４と金属基板２０５に形成される容量素子２３８（例えば、容量素子１３８）との間に結合される誘導素子２３４（例えば、誘導素子１３４）と、容量素子２３８とピーク増幅器２０４に対応する出力パッケージリード２３２（例えば、出力１３２）との間に結合される誘導素子２３６（例えば、誘導素子１３６）とを有する。図４の表されている実施形態では、容量素子２３８は、金属基板２０５に形成されたドープされたシリコン材料の層４２０と、シリコン材料の層４２０の上に形成された誘電体材料の層４２２と、誘導体材料の層４２２の上に形成された金属材料の層４２４とを含むＭＯＳキャパシタとして実現される。先に述べられたように、容量素子２３８は、ＭＯＳキャパシタ構造に制限されるよう意図されず、容量素子２３８は、他の適切なキャパシタ構造を用いて実現されてよい。

例となる実施形態において、誘導素子２３４は、１又はそれ以上の導線として実現される。夫々の導線２３４は、ピーク増幅器２０４の出力のために接触領域２８２にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第１の端部と、容量素子２３８の金属層４２４にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。同様に、誘導素子２３６は、１又はそれ以上の導線として実現され、夫々の導線２３６は、容量素子２３８の金属層４２４にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第１の端部と、ピーク増幅器２０４に対応する出力パッケージリード２３２にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。導線２３４，２３６の数及び／又は長さは、誘導素子２３４，２３６（例えば、誘導素子１３４，１３６）に所望のインダクタンスを与えるよう選択され、誘電体材料４２２の厚さ及び／又は誘電定数は、容量素子２３８（例えば、容量素子１３８）に所望のキャパシタンスを与えるよう選択され、それにより、上述されたように、出力パッケージリード２３２（例えば、出力１３２）で所望のインピーダンスを提供する。図２及び図４は誘導素子２３４，２３６を別個の導線として表すが、幾つかの実際の実施形態では、誘導素子２３４，２３６は、単一の導線を用いて図４に表される誘導素子２３４，２３６と類似した幾何学的形状及び／又はプロファイルを提供するよう、容量素子２３８にステッチ・ボンディングされる導線の長さに沿って内部配置でその端部が接触領域２８０及び出力パッケージリード２３２にボンド接続された単一の導線として実現されてよいことに留意すべきである。

図２に表されているように、ピーク増幅器２０４（又はダイ４００）から出力パッケージリード２３２へ延在する導線２３４，２３６の長さは、ｚ方向において互いに略平行に配列され、よって、ｚ方向においてメイン増幅器出力インピーダンス整合回路２０６の導線２２２，２２４の長さと略平行である。しかし、図４に表されているように、ｙｚ参照面における導線２３４，２３６の軌跡の断面又は側面は、導線２２２，２２４のそれらとは異なっている。これに関連して、導線２３４の長さは、容量素子２３８に対してｙ方向では主として下向きに延在する前に、ｙ方向における最小増加（例えば、導線２３４と基板２０５との間の距離における最小増加）を伴って主としてｚ方向において接触領域２８０及び／又はダイ４００から容量素子２３８の上にある頂点４５０へ延在する。このようにして、導線２３４の頂点４５０は、ｚ方向において導線２２４の頂点３５０より遠位であり、導線２３４は、導線２２４，２３４がｚ方向において横切る場合に、ｙｚ参照面における導線２２４の更なる垂直軌跡に対して斜めである更なる水平軌跡を有し、それにより、ｙｚ参照面において導線２２４，２３４の間の角度を増大させることによって導線２２４と導線２３４との間の結合を低減する。表されるように、導線２３６の軌跡は、ｙｚ参照面において導線２２２の軌跡に対して斜めであり、それにより、導線２２２，２３６の間の結合を低減する。

ここで図３及び図４を参照するとともに、引き続き図１及び図２を参照して、メイン増幅器出力インピーダンス整合回路２０６の物理トポロジに対するピーク増幅器出力インピーダンス整合回路２０８の物理トポロジの違いに基づいて、ピーク増幅器出力インピーダンス整合回路２０８とメイン増幅器出力インピーダンス整合回路２０６との間の結合は低減される。結果として、ピーク増幅器出力インピーダンス整合回路２０８とメイン増幅器出力インピーダンス整合回路２０６との間の距離は、以下でより詳細に記載されるように、単一の集積回路１１４，２００（又はデバイスパッケージ）においてパッケージ化される場合に低減されるべきである。

再び図１及び図２を参照すると、図１に関連して上述されたように、例となる実施形態において、メイン増幅器入力インピーダンス整合回路１１０，２１０及びピーク増幅器入力インピーダンス整合回路１１２，２１２は夫々、ローパスインピーダンス整合回路トポロジとして実現される。図２に表されるように、メイン増幅器入力インピーダンス整合回路２１０及びピーク増幅器入力インピーダンス整合回路２１２は夫々、ピーク増幅器出力インピーダンス整合回路２０８に関して先に述べられたのと同じように、入力パッケージリード２１６，２３０と増幅器２０２，２０４及び／又はトランジスタダイ３００，４００との間に構成されるシャントキャパシタンスインピーダンス整合回路トポロジとして実現される。しかし、ここで記載される対象は、入力インピーダンス整合回路２１０，２１２のための如何なる特定の構成及び／又は回路トポロジにも制限されるよう意図されず、幾つかの実施形態において、メイン増幅器入力インピーダンス整合回路２１０及びピーク増幅器入力インピーダンス整合回路２１２は異なってよく、メイン増幅器入力インピーダンス整合回路２１０及び／又はピーク増幅器入力インピーダンス整合回路２１２はハイパスインピーダンス整合回路トポロジとして実現されてよいことに留意すべきである。

ここで図１乃至４を参照すると、例となる実施形態において、メイン増幅器１０２，２０２のためのダイ３００及びピーク増幅器１０４，２０４のためのダイ４００は、同じ基板２０５に実装され又は別なふうに貼付され、メイン増幅器出力インピーダンス整合回路２０６の誘導素子１２２，１２４に用いられる導線２２２，２２４の長さは、ピーク増幅器出力インピーダンス整合回路１０８，２０８の誘導素子１３４，１３６に用いられる導線２３４，２３６の長さに略平行に整列される。その出力パッケージリード１１８，２２８でのメイン増幅器１０２，２０２からの増幅出力信号とその出力パッケージリード１３２，２３２でのピーク増幅器１０４，２０４からの増幅出力信号との間の位相差とともに、ピーク増幅器出力インピーダンス整合回路１０８，２０８及びメイン増幅器出力インピーダンス整合回路１０６，２０６の異なる物理トポロジ（例えば、ｙｚ参照面における導線２２２，２２４，２３６，２３８の異なる軌跡）のために、メイン増幅器１０１，２０２（又はダイ３００）とピーク増幅器１０４，２０４（又はダイ４００）との間の間隔（すなわち、ｘ方向における距離）及び／又はメイン増幅器出力インピーダンス整合回路１０６，２０６とピーク増幅器出力インピーダンス整合回路１０８，２０８との間の間隔は、同じデバイスパッケージ１１４，２００内で実施される場合に低減され得る。このようにして、集積回路１１４，２００の全体的なフォームファクタ及び／又は面積フットプリントは、メイン増幅器及びピーク増幅器が（例えば、クロストーク、誘導結合、及び／又は他の回路レベル効果のために）より広い距離によって相隔てられるドハティシステムと比べて低減され得る。

更に、図２に表されるように、例となる実施形態において、メイン増幅器１０２，２０２のトランジスタ（又はダイ３００）は、メイン増幅器１０２，２０２とピーク増幅器１０４，２０４との間の異なる出力比を調整するよう、ピーク増幅器１０４，２０４のトランジスタとは無関係に大きさを定められてよい。例えば、表されるように、ピーク増幅器１０４，２０４のトランジスタ及び／又はダイ４００のサイズ及び／又はデバイス幅（例えば、ソース−ドレイン間のピッチ、ゲート幅、等）は、メイン増幅器１０２，２０２と同じデバイスパッケージ１１４，２００内に依然としてパッケージ化されながら、クラスＣモードにおけるその動作に起因するピーク増幅器１０４，２０４の更なる周辺及び／又は出力密度を調整するよう、メイン増幅器１０２，２０２のトランジスタ及び／又はダイ３００のサイズ及び／又はデバイス幅よりも大きくされてよい。これに関連して、メイン増幅器１０２．２０２の電力対応能力に対するピーク増幅器１０４，２０４の電力対応能力の比は、非対称ドハティ動作のためのものよりも大きくなる。種々の実施形態において、ピーク増幅器ダイ４００のための特定のパラメータ、例えば、ソース−ドレイン間ピッチ、ドーピングレベル、ダイ４００に用いられる半導体材料のタイプ、等は、ピーク増幅器１０４，２０４のクラスＣ動作の動作を改善するよう、メイン増幅器ダイ３００と無関係に変更されてよい。これに関連して、ピーク増幅器１０４，２０４は、メイン増幅器１０２，２０２とは異なった技術を用いて製造されてよく、例えば、ピーク増幅器１０４，２０４は、窒化ガリウムトランジスタ技術を用いて実現されてよく、一方、メイン増幅器１０２，２０２は、シリコンベースのトランジスタ技術を用いて実現されてよい。ここで記載される増幅器システム１００の他の利点は、ドハティ増幅器の全体的な利得が増大することであり、これは、ピーク増幅器出力インピーダンス整合回路１０８，２０８のためのローパスインピーダンス整合回路トポロジとメイン増幅器出力インピーダンス整合回路１０６，２０６のためのハイパスインピーダンス整合回路トポロジとの組み合わせがメイン増幅器出力リード１１８，２１８での増幅出力信号の振幅とピーク増幅器出力リード１３２，２３２での増幅出力信号の振幅との間の差を低減するためである。更に、ピーク増幅器入力インピーダンス整合回路１１２，２１２における容量素子１３８，２３８のキャパシタンスは、メイン増幅器１０２，２０２に対してピーク増幅器１０４，２０４の利得を増大させるよう、メイン増幅器入力インピーダンス整合回路１１０，２１０での容量素子１２６，２２６のキャパシタンスに対して変更されてよい。

簡潔さのために、ドハティ増幅器、負荷変調、インピーダンス整合、集積回路設計及び／又は製造、トランジスタ設計及び／又は製造、並びにシステムの他の機能側面（及びシステムの個々の動作部品）に関する従来技術は、ここでは詳細に記載されないことがある。更に、本願に含まれる様々な図において示される接続線は、様々な要素の間の例となる機能的関係及び／又は物理的結合を表すよう意図される。多くの代替的又は追加的な機能的関係又は物理的接続が対象の実施形態において存在しうる点に留意すべきである。更に、特定の専門用語がまた参照のためだけにここで使用されることがあり、よって限定する意図はなく、構造に言及している数に関する語のような語“第１”、“第２”及び他は、文脈によって明示されない限り、順序又は順位を示さない。

ここで使用されるように、“ノード”は、所与の信号、論理レベル、電圧、データパターン、電流、又は量が存在する内部若しくは外部の参照点、接続点、接合、信号線、導体素子等を意味する。更に、２又はそれ以上のノードは、１つの物理素子によって実現されてよい（２又はそれ以上の信号は、共通ノードで受信又は出力されるとしても、多重化され、変調され、又は別なふうに区別され得る。）。

上記の記載は、要素又はノード又は機能がともに“接続”又は“結合”されることに言及する。ここで使用されるように、別なふうに明示的に述べられない限り、“接続される”は、１つの要素が必ずしも機械的にではなく直接的に他の要素につながれる（又は直接的に他の要素と通信する）ことを意味する。同様に、別なふうに明示的に述べられない限り、“結合される”は、１つの要素が必ずしも機械的にではなく直接的に又は間接的に他の要素につながれる（あるいは、直接的に又は間接的に他の要素と通信する）ことを意味する。よって、図に示される結線図は要素の一例となる配置を表すが、追加の介在する要素、装置、機能、又は部品が図示される対象の実施形態において存在してよい。

最後に、本発明の例となる実施形態に従って構成されるシステム、装置及び方法は、以下に関する：
集積回路のための装置が提供される。集積回路は、第１の増幅器出力を有する第１の増幅器配置と、前記第１の増幅器出力と当該集積回路の第１の出力との間に結合される第１のインピーダンス整合回路と、第２の増幅器出力を有する第２の増幅器配置と、前記第２の増幅器出力と当該集積回路の第２の出力との間に結合される第２のインピーダンス整合回路とを有し、前記第２のインピーダンス整合回路のトポロジ及び前記第１のインピーダンス整合回路のトポロジは異なる。一実施形態において、前記第１のインピーダンス整合回路は、ハイパスインピーダンス整合回路トポロジであり、前記第２のインピーダンス整合回路は、ローパスインピーダンス整合回路トポロジである。更なる実施形態において、前記第１の増幅器配置は、クラスＡＢモードにおいて動作するよう構成され、前記第２の増幅器配置は、クラスＣモードにおいて動作するよう構成される。他の実施形態において、前記第１のインピーダンス整合回路によって与えられる位相反転及び前記第２のインピーダンス整合回路によって与えられる位相反転は異なる。一実施形態において、前記第１のインピーダンス整合回路は単一の位相反転を提供し、前記第２のインピーダンス整合回路は二重の位相反転を提供する。他の実施形態において、前記第２のインピーダンス整合回路の物理トポロジ及び前記第１のインピーダンス整合回路の物理トポロジは異なる。１又はそれ以上の実施形態に従って、前記第１のインピーダンス整合回路は、前記第１の増幅器出力へ結合される第１のノードと前記第１の出力との間に結合される第１の誘導素子と、前記第１のノードへ結合される第２の誘導素子と、前記第２の誘導素子と接地基準電圧ノードとの間に結合される第１の容量素子とを有し、前記第２の誘導素子及び前記第１の容量素子が前記第１のノードと前記接地基準電圧ノードとの間に電気的に直列に構成されるようにする。前記第２のインピーダンス整合回路は、前記第２の増幅器出力と第２のノードとの間に結合される第３の誘導素子と、前記第２のノードと前記第２の出力との間に結合される第４の誘導素子と、前記第２のノードと前記接地基準電圧ノードとの間に結合される第２の容量素子とを有する。更なる実施形態において、前記第１の増幅器配置は、クラスＡＢモードにおいて動作するよう構成される第１のトランジスタを有し、前記第２の増幅器配置は、クラスＣモードにおいて動作するよう構成される第２のトランジスタを有する。一実施形態において、前記第１の誘導素子は、前記第１の増幅器配置と前記第１の出力との間に接続される第１のワイヤとして実現され、前記第２の誘導素子は、前記第１の増幅器配置と前記第１の容量素子との間に接続される第２のワイヤとして実現され、前記第３の誘導素子は、前記第２の増幅器配置と前記第２の容量素子との間に接続される第３のワイヤとして実現され、前記第４の誘導素子は、前記第２の容量素子と前記第２の出力との間に接続される第４のワイヤとして実現される。更なる実施形態において、集積回路は、前記接地基準電圧ノードを与えるよう構成される金属基板を有し、前記第１の容量素子及び前記第２の容量素子は夫々、前記金属基板上に配置され、前記第１の増幅器配置は、前記金属基板上に配置される第１のトランジスタを有し、該第１のトランジスタは、前記第１の増幅器出力のための第１の接触領域を含み、前記第１のワイヤは、前記第１の接触領域と前記第１の出力との間に接続され、前記第２のワイヤは、前記第１の接触領域と前記第１の容量素子との間に接続され、前記第２の増幅器配置は、前記金属基板上に実装される第２のトランジスタを有し、該第２のトランジスタは、前記第２の増幅器出力のための第２の接触領域を含み、前記第３の誘導素子は、前記第２の接触領域と前記第２の容量素子との間に接続される。一実施形態において、前記第２のワイヤの軌跡は、前記第３のワイヤの軌跡に対して斜めである。

他の実施形態に従って、集積回路のための装置は、第１のノードと、第２のノードと、クラスＡＢモードにおいて動作するよう構成される第１の増幅器と、クラスＣモードにおいて動作するよう構成される第２の増幅器と、前記第１の増幅器の出力と前記第１のノードとの間に結合され、シャントインダクタンスインピーダンス整合回路として構成される第１のインピーダンス整合回路と、前記第２の増幅器の出力と前記第２のノードとの間に結合され、シャントキャパシタンスインピーダンス整合回路として構成される第２のインピーダンス整合回路とを有する。一実施形態において、前記第１のインピーダンス整合回路は、前記第１の増幅器の出力と前記第１のノードとの間に接続される第１の誘導素子と、前記第１の増幅器の出力と第１の基準電圧ノードとの間に接続される第２の誘導素子とを有し、前記第２のインピーダンス整合回路は、当該集積回路のための接地基準電圧ノードへ電気的に接続される第１の容量素子と、前記第２の増幅器の出力と前記第１の容量素子との間に接続される第３の誘導素子と、前記第１の容量素子と前記第２のノードとの間に接続される第４の誘導素子とを有する。更なる実施形態において、前記第１のインピーダンス整合回路は、前記第１の基準電圧ノードと前記接地基準電圧ノードとの間に結合される第２の容量素子を有する。一実施形態において、前記第２の容量素子のキャパシタンスは、前記第１の基準電圧ノードで前記第１の増幅器の出力での無線周波数信号のための仮想接地基準電圧を供給するよう構成される。他の実施形態において、前記第２の誘導素子は、第１の方向において第１の軌跡を有する第１の導線として実現され、前記第３の誘導素子は、前記第１の方向において第２の軌跡を有する第２の導線として実現され、前記第１の方向に沿った前記第１の軌跡の断面は、前記第１の方向に沿った前記第２の軌跡の断面と異なる。他の実施形態において、前記第１の増幅器は、第１のダイ上に形成される１又はそれ以上のトランジスタを有し、前記第２の増幅器は、第２のダイ上に形成される１又はそれ以上のトランジスタを有し、前記第２のダイの幅は、前記第１のダイの幅よりも大きい。

他の実施形態において、増幅器システムが提供される。増幅器システムは、第１の動作クラスのために構成されるメイン増幅器配置と、前記第１の動作クラスとは異なる第２の動作クラスのために構成されるピーク増幅器配置と、前記メイン増幅器配置の出力へ結合されるハイパスインピーダンス整合回路と、前記ピーク増幅器配置の出力へ結合されるローパスインピーダンス整合回路とを有する。一実施形態において、増幅器システムは、第１の入力及び第２の入力を有する電力コンバイナと、前記第１の入力と前記ハイパスインピーダンス整合回路との間に結合される第１のインピーダンス変換素子とを更に有し、前記第２の入力は、前記ローパスインピーダンス整合回路へ結合される。更なる実施形態において、増幅器システムは、第１の出力及び第２の出力を有する電力スプリッタと、前記第２の出力と前記ピーク増幅器配置との間に結合される第１のインピーダンス整合素子とを有し、前記第１のインピーダンス整合素子は、四分の一波長変換器を有し、前記第１の出力は、前記メイン増幅器配置へ結合される。

少なくとも１つの例となる実施形態が先に詳述された記載において提示されたが、当然に、多種多様な変形例が存在する。また当然に、ここで記載される例となる実施形態は、如何なる方法においても請求される対象の適用範囲、適用性、又は構成を制限するよう意図されない。むしろ、先の詳述された記載は、当業者に、記載される実施形態を実施するための便利な指針を提供する。様々な変更が、特許請求の範囲によって定義される適用範囲から逸脱することなしに要素の機能及び配置において行われてよいことが理解されるべきである。特許請求の範囲は、本願出願時点において知られている同等物及び予見できる同等物を含む。

Claims

回路であって、
第１の増幅器出力を有し、クラスＡＢモードにおいて動作するよう構成され、ドハティ増幅器トポロジのメイン増幅器である第１の増幅器配置と、
前記第１の増幅器出力と当該回路の第１の出力との間に結合され、ハイパスインピーダンス整合回路トポロジを有する第１のインピーダンス整合回路と、
第２の増幅器出力を有し、クラスＣモードにおいて動作するよう構成され、前記ドハティ増幅器トポロジのピーク増幅器である第２の増幅器配置と、
前記第２の増幅器出力と当該回路の第２の出力との間に結合され、ローパスインピーダンス整合回路トポロジを有する第２のインピーダンス整合回路と
を有し、
前記第１のインピーダンス整合回路によって与えられる位相シフトと、前記第２のインピーダンス整合回路によって与えられる位相シフトとは、異なっている、回路。
前記第１のインピーダンス整合回路は９０度の位相シフトを提供し、前記第２のインピーダンス整合回路は１８０度の位相シフトを提供する、
請求項１に記載の回路。
前記第２のインピーダンス整合回路の物理トポロジ及び前記第１のインピーダンス整合回路の物理トポロジは異なる、
請求項１に記載の回路。
前記第１のインピーダンス整合回路は、
前記第１の増幅器出力へ結合される第１のノードと前記第１の出力との間に結合される第１の誘導素子と、
前記第１のノードへ結合される第２の誘導素子と、
前記第２の誘導素子と接地基準電圧ノードとの間に結合される第１の容量素子と
を有し、前記第２の誘導素子及び前記第１の容量素子が前記第１のノードと前記接地基準電圧ノードとの間に電気的に直列に構成されるようにし、
前記第２のインピーダンス整合回路は、
前記第２の増幅器出力と第２のノードとの間に結合される第３の誘導素子と、
前記第２のノードと前記第２の出力との間に結合される第４の誘導素子と、
前記第２のノードと前記接地基準電圧ノードとの間に結合される第２の容量素子と
を有する、
請求項１に記載の回路。
前記第１の増幅器配置は、クラスＡＢモードにおいて動作するよう構成される第１のトランジスタを有し、
前記第２の増幅器配置は、クラスＣモードにおいて動作するよう構成される第２のトランジスタを有する、
請求項４に記載の回路。
前記第１の誘導素子は、前記第１の増幅器配置と前記第１の出力との間に接続される第１のワイヤを有し、
前記第２の誘導素子は、前記第１の増幅器配置と前記第１の容量素子との間に接続される第２のワイヤを有し、
前記第３の誘導素子は、前記第２の増幅器配置と前記第２の容量素子との間に接続される第３のワイヤを有し、
前記第４の誘導素子は、前記第２の容量素子と前記第２の出力との間に接続される第４のワイヤを有する、
請求項４に記載の回路。
前記接地基準電圧ノードを与えるよう構成される金属基板を更に有し、
前記第１の容量素子及び前記第２の容量素子は夫々、前記金属基板上に配置され、
前記第１の増幅器配置は、前記金属基板上に配置される第１のトランジスタを有し、該第１のトランジスタは、前記第１の増幅器出力のための第１の接触領域を含み、
前記第１のワイヤは、前記第１の接触領域と前記第１の出力との間に接続され、
前記第２のワイヤは、前記第１の接触領域と前記第１の容量素子との間に接続され、
前記第２の増幅器配置は、前記金属基板上に実装される第２のトランジスタを有し、該第２のトランジスタは、前記第２の増幅器出力のための第２の接触領域を含み、
前記第３の誘導素子は、前記第２の接触領域と前記第２の容量素子との間に接続される、
請求項６に記載の回路。
前記第２のワイヤの軌跡は、前記第３のワイヤの軌跡に対して斜めである、
請求項６に記載の回路。
第１のノードと、
第２のノードと、
クラスＡＢモードにおいて動作するよう構成され、ドハティ増幅器トポロジのメイン増幅器である第１の増幅器と、
クラスＣモードにおいて動作するよう構成され、前記ドハティ増幅器トポロジのピーク増幅器である第２の増幅器と、
前記第１の増幅器の出力と前記第１のノードとの間に結合され、シャントインダクタンスインピーダンス整合回路として構成される第１のインピーダンス整合回路と、
前記第２の増幅器の出力と前記第２のノードとの間に結合され、シャントキャパシタンスインピーダンス整合回路として構成される第２のインピーダンス整合回路と
を有する回路。
前記第１のインピーダンス整合回路は、
前記第１の増幅器の出力と前記第１のノードとの間に接続される第１の誘導素子と、
前記第１の増幅器の出力と第１の基準電圧ノードとの間に接続される第２の誘導素子と
を有し、
前記第２のインピーダンス整合回路は、
当該回路のための接地基準電圧ノードへ電気的に接続される第１の容量素子と、
前記第２の増幅器の出力と前記第１の容量素子との間に接続される第３の誘導素子と、
前記第１の容量素子と前記第２のノードとの間に接続される第４の誘導素子と
を有する、
請求項９に記載の回路。
前記第１のインピーダンス整合回路は、前記第１の基準電圧ノードと前記接地基準電圧ノードとの間に結合される第２の容量素子を更に有する、
請求項１０に記載の回路。
前記第２の容量素子のキャパシタンスは、前記第１の基準電圧ノードで前記第１の増幅器の出力での無線周波数信号のための仮想接地基準電圧を供給するよう構成される、
請求項１１に記載の回路。
前記第２の誘導素子は、第１の方向において第１の軌跡を有する第１の導線を有し、
前記第３の誘導素子は、前記第１の方向において第２の軌跡を有する第２の導線を有し、
前記第１の方向に沿った前記第１の軌跡の断面は、前記第１の方向に沿った前記第２の軌跡の断面と異なる、
請求項１１に記載の回路。
前記第１の増幅器は、第１のダイ上に形成される１又はそれ以上のトランジスタを有し、
前記第２の増幅器は、第２のダイ上に形成される１又はそれ以上のトランジスタを有し、
前記第２のダイの幅は、前記第１のダイの幅よりも大きい、
請求項９に記載の回路。
第１の動作クラスのために構成される、ドハティ増幅器トポロジのメイン増幅器配置と、
前記第１の動作クラスとは異なる第２の動作クラスのために構成される、前記ドハティ増幅器トポロジのピーク増幅器配置と、
前記メイン増幅器配置の出力へ結合されるハイパスインピーダンス整合回路と、
前記ピーク増幅器配置の出力へ結合されるローパスインピーダンス整合回路と
を有する増幅器システム。
第１の入力及び第２の入力を有する電力コンバイナと、
前記第１の入力と前記ハイパスインピーダンス整合回路との間に結合される第１のインピーダンス変換素子と
を更に有し、
前記第２の入力は、前記ローパスインピーダンス整合回路へ結合される、
請求項１５に記載の増幅器システム。
第１の出力及び第２の出力を有する電力スプリッタと、
前記第２の出力と前記ピーク増幅器配置との間に結合される第１のインピーダンス整合素子と
を有し、
前記第１のインピーダンス整合素子は、四分の一波長変換器を有し、
前記第１の出力は、前記メイン増幅器配置へ結合される、
請求項１６に記載の増幅器システム。