JP6035954B2 - インタフェース回路 - Google Patents

Description

本発明の実施形態は、インタフェース回路に関する。

近年、照明装置において、照明光源は白熱電球や蛍光灯から省エネルギー・長寿命の光源、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）への置き換えが進んでいる。また、例えば、ＥＬ（Electro-Luminescence）や有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）など新たな照明光源も開発されている。
２線式調光器は、トライアックがターンオンする位相を制御するように構成され、白熱電球の調光器として普及している。そのような調光器は、交流電圧のゼロクロスから最大値の間で導通する位相を制御する位相制御の構成と、最大値とゼロクロスとの間で遮断する位相を制御する逆位相制御の構成とが用いられている。そのため、ＬＥＤなどの照明光源もこれらの調光器で調光できることが望ましい。

米国特許出願公開第２０１１／００１２５３０号明細書

調光器の有無及び種類に応じて、調光器を安定動作させるインタフェース回路を提供することを目的とする。

実施形態のインタフェース回路は、整流回路と、検出回路と、第１の回路と、第２の回路と、制御回路と、を備える。前記整流回路は、一対の入力端子間に入力される交流電圧であって、調光器により位相制御または逆位相制御された交流電圧、または調光器を介さない位相連続した交流電圧を整流する。前記検出回路は、前記交流電圧を検出して検出電圧として出力する。前記第１の回路は、入力される第１の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に第１の電流を流し、オフのとき前記第１の電流を遮断する。前記第２の回路は、入力される第２の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に前記第１の電流よりも大きい第２の電流を流し、オフのとき前記第２の電流を遮断する。制御回路は、前記第１の制御信号と前記第２の制御信号とを生成する。前記調光器によって前記逆位相制御された前記交流電圧が入力される場合には、前記第１の回路は、前記検出電圧が規定値よりも小さいときはオンに制御され、前記検出電圧が前記規定値以上のときは、少なくとも前記検出電圧が低下して前記検出電圧が前記規定値以下になるまでオンに制御される。前記第２の回路は、オフに制御される。

調光器の有無及び種類に応じて、調光器を安定動作させるインタフェース回路が提供される。

第１の実施形態に係るインタフェース回路を例示する回路図である。 位相制御する調光器を例示する回路図である。 逆位相制御する調光器を例示する回路図である。 調光器が無い場合のインタフェース回路の主要な信号を例示する波形図である。 位相制御する調光器がある場合のインタフェース回路の主要な信号を例示する波形図である。 逆位相制御する調光器がある場合のインタフェース回路の主要な信号を例示する波形図である。 第２の実施形態に係るインタフェース回路を例示する回路図である。 インタフェース回路における第１及び第２の回路の動作を例示する模式図である。 第３の実施形態に係るインタフェース回路を例示する回路図である。 制御回路の動作を説明するフローチャートである。 制御回路の動作を説明する他のフローチャートである。

以下、実施例について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係るインタフェース回路を例示する回路図である。
第１の実施形態のインタフェース回路１は、交流電源２から調光器３を介して供給される交流電圧ＶＣＴ及び第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を入力して、直流電圧ＶＤＣを、例えば照明機器４などに出力するインタフェース回路である。なお、照明機器４は、例えば発光ダイオード（ＬＥＤ）などの照明光源を有し、インタフェース回路１を介して交流電源２から電力を供給されて点灯する。また、照明機器４は、インタフェース回路１を介して、調光器３により調光することができる。

交流電源２は、例えば商用電源である。また、本実施形態においては、調光器３として、電源電圧ＶＩＮを供給する一対の電源ラインの一方の端子５、７間に直列に挿入された構成を例示しているが、他の構成でもよい。また、調光器３を用いない構成でもよい。

調光器３は、一般に交流電圧のゼロクロスから交流電圧の絶対値が最大値となる期間において導通する位相を制御する位相制御（leading edge）の方式と、交流電圧の絶対値が最大値となってから交流電圧がゼロクロスする期間において遮断する位相を制御する逆位相制御（trailing edge)の方式とがある。

位相制御する調光器は、回路構成が簡単であり、比較的大きな電力負荷を扱うことができる。しかし、トライアックが使用されている場合は、軽負荷動作が困難で、電源電圧が一時的に低下するいわゆる電源ディップが発生すると不安定動作に陥りやすい。また、容量性負荷を接続した場合は、突入電流が発生するため容量性負荷との相性が悪いなどの特徴がある。

一方、逆位相制御する調光器は、軽負荷でも動作可能であり、容量性負荷を接続しても突入電流が発生せず、また電源ディップが発生しても動作が安定である。しかし、回路構成が複雑であり、温度が上昇し易いため、重負荷に向かない。また、誘導性負荷を接続した場合は、サージが発生するなどの特徴がある。

調光器の負荷として、例えば白熱電球などの低インピーダンス素子が接続される場合は、交流電圧の全位相で電流が流れるため、調光器が誤動作することはない。しかし、調光器の負荷として、例えばＬＥＤなどの照明光源を点灯させる点灯回路が接続される場合は、交流電圧の位相に応じて入力インピーダンスが変化し、調光器が誤動作する可能性がある。そこで、本実施形態のインタフェース回路１は、調光器の有無と、調光器が接続されている場合には調光器が位相制御するかまたは逆位相制御するかの種類とに応じて、電流を流して調光器を安定動作させる。

図２は、位相制御する調光器を例示する回路図である。
調光器３ａは、電源ラインに直列に挿入されたトライアック１２、トライアック１２に直列に接続されたインダクタ１００と、トライアック１２とインダクタ１００の直列回路に並列に接続された位相回路１３と、トライアック１２のゲートと位相回路１３との間に接続されたダイアック１４と、トライアック１２とインダクタ１００の直列回路に並列に接続されたフィルタコンデンサ１０１と、を有する。

トライアック１２は、通常は主電極間が遮断状態であり、ゲートにパルス信号が入力されると導通する。トライアック１２は、交流の電源電圧ＶＩＮが正極性のときと負極性のときの双方向に電流を流すことができる。
位相回路１３は、可変抵抗１５とタイミングコンデンサ１６とで構成され、タイミングコンデンサ１６の両端に位相が遅延した電圧を生成する。また、可変抵抗１５の抵抗値を変化させると、時定数が変化し、遅延時間が変化する。

ダイアック１４は、位相回路１３のコンデンサに充電される電圧が一定値を超えるとパルス電圧を生成し、トライアック１２を導通させる。
位相回路１３の時定数を変化させてダイアック１４がパルスを生成するタイミングを制御することにより、トライアック１２が導通するタイミングを調整することができる。したがって、調光器３ａは、交流電圧ＶＣＴにおける位相制御の導通期間を調整することができる。

インダクタ１００は、トライアック１２の破壊を防止するために電流ｉの変化率ｄｉ／ｄｔを小さくする。フィルタコンデンサ１０１は、インダクタ１００のフィルタとして雑音を防止するために設けられる。

位相制御の可能な範囲は、例えば、最小幅が、電源電圧ＶＩＮの半周期の１０％〜２５％である。例えば交流電源２が周波数５０Ｈｚの商用電源の場合は、半周期は１０ｍｓであり、最小時間幅は、１ｍｓ〜２．５ｍｓになる。また、調光器３ａを通過した交流電圧ＶＣＴの絶対値は、ピーク電圧である最大値の２５％〜６５％程度である。例えば交流電源２が実効値１００Ｖの商用電源の場合は、ピーク電圧が１４１Ｖであり、発生できる交流電圧ＶＣＴは、３０Ｖ〜９０Ｖである。

図３は、逆位相制御する調光器を例示する回路図である。
調光器３ｂは、整流回路３４、４０と、半導体スイッチ３５と、フォトカプラ３６と、ダイオード３７と、抵抗３８と、コンデンサ３９と、調光制御回路４１とを有する。
整流回路３４は、一対の電源ラインの片側に直列に挿入される。半導体スイッチ３５は、例えばＦＥＴであり、整流回路３４の一対の出力端子間に接続される。また、整流回路３４の一対の出力端子間に、ダイオード３７、抵抗３８及びコンデンサ３９が直列に接続され、半導体スイッチ３５を導通させるバイアス回路を構成している。

フォトカプラ３６は、受光素子３６ａと発光素子３６ｂとを有し、受光素子３６ａは、半導体スイッチ３５の制御端子（ゲート）とバイアス回路を構成するコンデンサ３９との間に接続される。フォトカプラ３６の受光素子３６ａが導通すると、コンデンサ３９の電圧を半導体スイッチ３５の制御端子に印加する。

整流回路４０は、一対の電源ラインに並列に接続される。調光制御回路４１は、整流回路４０の一対の出力端子間に接続される。また、調光制御回路４１の出力には、フォトカプラ３６の発光素子３６ｂが接続される。発光素子３６ｂが発光すると、受光素子３６ａが導通して、コンデンサ３９の電圧が半導体スイッチ３５の制御端子に印加される。その結果、半導体スイッチ３５は導通して、調光器３ｂは導通状態になる。また、発光素子３６ｂが発光しないときは、受光素子３６ａは遮断し、半導体スイッチ３５が遮断して、調光器３ｂは遮断状態になる。

調光制御回路４１は、例えばマイクロコンピュータやマイクロプロセッサ（ＭＰＵ）で構成され、発光素子３６ｂを発光させるタイミングを調整して、入力される電源電圧ＶＩＮにおける位相制御の導通期間を制御して調光する。

逆位相制御の可能な範囲は、例えば、最小幅が、電源電圧ＶＩＮの半周期の１０％〜３５％である。例えば交流電源２が周波数５０Ｈｚの商用電源の場合は、半周期は１０ｍｓであり、最小時間幅は、１ｍｓ〜３．５ｍｓになる。

再度図１に戻ると、インタフェース回路１は、整流回路１０と、平滑コンデンサ１１と、チョークコイル１７と、コンデンサ１８と、負荷回路１９と、を有している。

整流回路１０は、ダイオードブリッジで構成されている。整流回路１０の入力端子１０ａ、１０ｂは、チョークコイル１７を介して一対の入力端子５、６に接続される。整流回路１０の入力端子１０ａ、１０ｂには、調光器３を介して位相制御または逆位相制御された交流電圧ＶＣＴが入力される。なお、本実施形態においては、調光器３を用いた構成を例示しているが、調光器３ａまたは３ｂを用いる構成でも良く、また、調光器を用いない構成も可能である。

平滑コンデンサ１１は、整流回路１０の高電位端子１０ｃと低電位端子１０ｄとに接続され、平滑コンデンサ１１の両端には、平滑化された直流電圧ＶＤＣが生成される。直流電圧ＶＤＣは、調光インタフェース回路１の出力電圧として、出力端子８、９から出力される。なお、整流回路１０は、調光器３から入力される交流電圧ＶＣＴを整流できればよく、他の構成でもよい。

負荷回路１９は、整流回路１０の入力端子１０ａ、１０ｂに接続され、一対の入力端子５、６にチョークコイル１７を介して電流を流す。負荷回路１９は、一対の整流素子２１、２２、スイッチング素子２５、検出回路４２、第１の回路４３、及び第２の回路４４などを有している。

一対の整流素子２１、２２は、例えばダイオードであり、チョークコイル１７を介して、一対の入力端子５、６にそれぞれのアノードが接続される。また、一対の整流素子２１、２２のそれぞれのカソードが接続され、一対の整流素子２１、２２は、一対の入力端子５、６に逆導通の方向で直列に接続される。

スイッチング素子２５は、例えばＦＥＴであり、例えばＧａＮ−ＨＥＭＴであり、ノーマリオン形の素子である。スイッチング素子２５のドレインは、整流素子２１のカソード及び整流素子２２のカソードに接続され、スイッチング素子２５のソースは、第１の回路４３及び第２の回路４４を介して、低電位端子１０ｄに接続され、スイッチング素子２５のゲートは、低電位端子１０ｄに接続される。

検出回路４２は、抵抗（第１の抵抗）２３、抵抗（第２の抵抗）２４、抵抗（第３の抵抗）３１を有している。抵抗２３、２４は、チョークコイル１７を介して、一対の入力端子５、６に直列に接続される。なお、抵抗２３の抵抗値と抵抗２４の抵抗値とは、等しく設定される。また、抵抗３１は、抵抗２３、２４の接続点と低電位端子１０ｄとの間に接続される。抵抗３１の両端の電圧は、交流電圧ＶＣＴの絶対値を検出した検出電圧ＶＲとして出力される。検出電圧ＶＲは、制御端子３３ｂを介して、マイクロプロセッサ３２に出力される。

第１の回路４３は、抵抗２７とトランジスタ２９とを有している。抵抗２７の一端は、スイッチング素子２５のソースに接続され、抵抗２７の他端は、トランジスタ２９のドレインに接続される。トランジスタ２９のソースは、低電位端子１０ｄに接続され、トランジスタ２９のゲートは、抵抗及び制御端子３３ｃを介してマイクロプロセッサ３２に接続される。トランジスタ２９のゲートには、マイクロプロセッサ３２から第１の制御信号ＶＢ１が入力される。

第２の回路４４は、抵抗２６とトランジスタ２８とコンデンサ３０とを有する。抵抗２６の一端は、スイッチング素子２５のソースに接続され、抵抗２６の他端は、コンデンサ３０を介してトランジスタ２８のドレインに接続される。トランジスタ２８のソースは、低電位端子１０ｄに接続され、トランジスタ２８のゲートは、抵抗及び制御端子３３ｄを介してマイクロプロセッサ３２に接続される。トランジスタ２８のゲートには、マイクロプロセッサから第２の制御信号ＶＢ２が入力される。なお、トランジスタ２８、２９は、例えばＦＥＴであり、例えばＮチャンネル型ＭＯＳＦＥＴ（ＮＭＯＳ）である。

また、マイクロプロセッサ３２は、制御端子３３ａ、３３ｅを介して高電位端子１０ｃ、低電位端子１０ｄにそれぞれ接続される。マイクロプロセッサ３２には、基準電位として低電位端子１０ｄの電位、平滑コンデンサ１１の電位として高電位端子１０ｃの電位がそれぞれ入力される。マイクロプロセッサ３２は、制御端子３３ａ、３３ｂ、３３ｅを介して入力される信号に基づいて、インタフェース回路１を制御する第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を制御端子３３ｃ、３３ｄに出力する。

次に、インタフェース回路１の動作について、調光器が無い場合、位相制御する調光器３ａがある場合及び逆位相制御する調光器３ｂがある場合の順に説明する。
図４は、調光器が無い場合のインタフェース回路の主要な信号を例示する波形図であり、（ａ）は電源電圧ＶＩＮ、（ｂ）は検出電圧ＶＲ、（ｃ）は第１の制御信号ＶＢ１、（ｄ）は第２の制御信号ＶＢ２、（ｅ）は電流ＩＢである。
なお、本実施形態は、調光器がない構成のため、インタフェース回路１に入力される交流電圧ＶＣＴは、交流電源２の電源電圧ＶＩＮと等しい。

交流電源２は、例えば周波数５０Ｈｚ、電圧１００Ｖの商用電源である。交流電源２の電源電圧ＶＩＮがゼロクロスして、例えば、電源電圧ＶＩＮが、入力端子５側を正極性、入力端子６側を負極性とする位相になっているとする。交流電圧ＶＣＴ（＝ＶＩＮ）は、整流素子２１を介して、スイッチング素子２５のドレインに供給される。スイッチング素子２５は、ノーマリオン形の素子のため、オンしている。

また、整流素子２２は、遮断状態である。抵抗２４の両端の電圧は、トランジスタ２８のベース・エミッタ間に接続された抵抗３２の両端の電圧よりも高い。その結果、整流回路１０における入力端子１０ｂと低電位端子１０ｄとの間が導通状態になる。
検出電圧ＶＲは、電源電圧ＶＩＮの絶対値を、抵抗２３、３１で分割した電圧になり、電源電圧ＶＩＮに応じて変化する（図４（ａ）、（ｂ））。

また、第１の制御信号ＶＢ１は、ハイレベルであり（図４（ｃ））、トランジスタ２９はオンする。その結果、第１の回路４３はオンに制御されて、第１の電流が一対の入力端子５、６の間に流れる（図４（ｅ））。また、第２の制御信号ＶＢ２は、ローレベルであり（図４（ｄ））、トランジスタ２８はオフする。その結果、第２の回路４４はオフに制御されて、第２の電流は遮断される。

時間が経過し電源電圧ＶＩＮの位相が進むと、検出電圧ＶＲは最大値を経て、しだいに減少していく（図４（ａ））。第１の回路４３は、入力端子５、６の間に第１の電流を流す。
電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が負極性、入力端子６側が正極性になると、整流素子２１がオフする。この場合の動作は、整流素子２１、２２の動作及び抵抗２３、２４の動作がそれぞれ入れ替わる点を除いて、上記と同様である。

次に、電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が正極性、入力端子６側が負極性になると、整流素子２２がオフの状態に戻り、以下同様の動作を繰り返す。

図５は、位相制御する調光器３ａがある場合のインタフェース回路の主要な信号を例示する波形図であり、（ａ）は電源電圧ＶＩＮ、（ｂ）は検出電圧ＶＲ、（ｃ）は第１の制御信号ＶＢ１、（ｄ）は第２の制御信号ＶＢ２、（ｅ）は電流ＩＢである。
なお、本実施形態は、位相制御する調光器３ａがある構成のため、インタフェース回路１に入力される交流電圧ＶＣＴは、調光器３ａが導通状態のときに交流電源２の電源電圧ＶＩＮと等しい。また、交流電源２は、周波数５０Ｈｚ、電圧１００Ｖの商用電源である。

交流電源２の電源電圧ＶＩＮがゼロクロスして、例えば、電源電圧ＶＩＮが、入力端子５側を正極性、入力端子６側を負極性とする位相になっているとする（図５（ａ））。調光器３ａは遮断状態のため、交流電圧ＶＣＴの絶対値は小さいままであり、電源電圧ＶＩＮは、調光器３ａに掛かっている。

検出電圧ＶＲが規定値Ｖ１より小さい期間は、第１の制御信号ＶＢ１として、ハイレベルが入力される（図５（ｂ）、（ｃ））。第１の回路４３は、オンに制御され、入力端子５、６の間に第１の電流が流れる。また、検出電圧ＶＲが規定値Ｖ１よりも小さい期間は、第２の制御信号ＶＢ２として、ローレベルが入力される（図５（ｂ）、（ｄ））。第２の回路４４は、オフに制御され、第２の電流は流れない。その結果、入力端子５、６の間には、第１の電流が電流ＩＢとして流れる（図５（ｅ））。

交流電源２の電源電圧ＶＩＮの絶対値が上昇して、調光器３ａが導通すると、交流電圧ＶＣＴはほぼ電源電圧ＶＩＮと等しくなる。その結果、検出電圧ＶＲは規定値Ｖ１以上に上昇し（図５（ｂ））、第１の制御信号ＶＢ１として、ローレベルが入力される（図５（ｃ））。第１の回路４３はオフに制御され、第１の電流は遮断される。

また、検出電圧ＶＲが規定値Ｖ１以上になったとき、第２の制御信号ＶＢ２として、ハイレベルが入力される（図５（ｄ））。第２の回路４４にけるトランジスタ２８はオンになり、抵抗２６を介してコンデンサ３０に充電電流が第２の電流として流れる。この充電電流によりコンデンサ３０は充電されてスイッチング素子２５のソース電位が上昇していく。スイッチング素子２５のゲート・ソース間電圧（負極性）が、しきい値電圧よりも低下するとスイッチング素子２５はオフする。その結果、第２の電流は、パルス電流として流れる（図５（ｅ））。この第２の電流のピーク値は、第１の電流よりも大きく設定され、調光器３ａを完全にオンさせる。

電源電圧ＶＩＮの位相が進み、検出電圧ＶＲが規定値Ｖ１よりも小さくなる期間は、第１の制御信号ＶＢ１として、ハイレベルが入力される（図５（ｂ）、（ｃ））。第１の回路４３はオンに制御され、第１の電流が入力端子５、６の間に流れる。また、この期間は、第２の制御信号ＶＢ２として、ローレベルが入力される（図５（ｂ）、（ｄ））。第２の回路４４は、オフに制御される。なお、上記のとおり、第２の電流はパルス電流のため既に第１の電流に対して十分に小さくなっており、入力端子５、６の間の電流ＩＢは、第１の電流になっている。

電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が負極性、入力端子６側が正極性になると、整流素子２１がオフする。この場合の動作は、整流素子２１、２２の動作及び抵抗２３、２４の動作がそれぞれ入れ替わる点を除いて、上記と同様である。

次に、電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が正極性、入力端子６側が負極性になると、整流素子２２がオフの状態に戻り、以下同様の動作を繰り返す。

なお、本実施形態においては、第２の回路４４がコンデンサ３０を有し、第２の制御信号ＶＢ２として、検出電圧ＶＲが規定値Ｖ１以上のときにハイレベルとなる信号が入力される構成を例示している。しかし、第２の回路４４からコンデンサ３０を削除して、第２の制御信号ＶＢ２として、検出電圧ＶＲが規定値Ｖ１以上になったときにハイレベルになる所定幅のパルス信号を入力してもよい。

図６は、逆位相制御する調光器３ｂがある場合のインタフェース回路の主要な信号を例示する波形図であり、（ａ）は電源電圧ＶＩＮ、（ｂ）は検出電圧ＶＲ、（ｃ）は第１の制御信号ＶＢ１、（ｄ）は第２の制御信号ＶＢ２、（ｅ）は電流ＩＢである。
なお、本実施形態は、逆位相制御する調光器３ｂがある構成のため、インタフェース回路１に入力される交流電圧ＶＣＴは、調光器３ｂが導通状態のときに交流電源２の電源電圧ＶＩＮと等しい。また、交流電源２は、周波数５０Ｈｚ、電圧１００Ｖの商用電源である。

交流電源２の電源電圧ＶＩＮがゼロクロスして、例えば、電源電圧ＶＩＮが、入力端子５側を正極性、入力端子６側を負極性とする位相になっているとする（図６（ａ））。調光器３ｂは遮断状態のため、交流電圧ＶＣＴの絶対値は小さいままであり、電源電圧ＶＩＮは、調光器３ｂに掛かっている。

交流電源２の電源電圧ＶＩＮがゼロクロスして、例えば、電源電圧ＶＩＮが、入力端子５側を正極性、入力端子６側を負極性とする位相になっている状態から、電源電圧ＶＩＮが上昇して、検出電圧ＶＲが規定値Ｖ１に達するまでの動作は、導通状態の調光器３ｂを介して電源電圧ＶＩＮとほぼ等しい交流電圧ＶＣＴが入力端子５、６に入力されている点以外は、図４を参照して説明した調光器がない場合と同様である。

検出電圧ＶＲが規定値Ｖ１よりも小さい期間は、第１の制御信号ＶＢ１として、ハイレベルが入力される（図６（ｂ）、（ｃ））。第１の回路４３は、オンに制御され、入力端子５、６の間に第１の電流が流れる。また、検出電圧ＶＲに依存せずに、第２の制御信号ＶＢ２として、ローベルが入力される（図６（ｄ））。その結果、第２の回路４４はオフに制御され、第２の電流は遮断されている。

時間が経過し電源電圧ＶＩＮの位相が進むと、検出電圧ＶＲが規定値Ｖ１以上に上昇する（図６（ｂ））。第１の制御信号ＶＢ１として、ローレベルが入力される（図６（ｃ））。第１の回路４３は、オフに制御され、入力端子５、６間の第１の電流は遮断される。なお、上記のとおり、第２の制御信号ＶＢ２として、常にローレベルが入力されるため（図６（ｄ））、第２の回路４４は、オフに制御され、第２の電流は遮断されている。その結果、入力端子５、６間の電流ＩＢはゼロになる（図６（ｅ））。

また、時間が経過し電源電圧ＶＩＮの位相が進むと、調光器３ｂが遮断状態になり、検出電圧ＶＲは低下していく（図６（ｂ））。このとき、少なくとも検出電圧ＶＲが規定値Ｖ１以下になるまでの期間は、第１の制御信号ＶＢ１として、ハイレベルが入力される（図６（ｃ））。第１の回路４３は、入力端子５、６の間に第１の電流を流す。その結果、入力端子５、６間に接続された雑音防止用のコンデンサなどに蓄積された電荷が放電されて、入力端子５、６に入力される交流電圧ＶＣＴを速やかにゼロに低下させることができる。

時間が経過し電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が負極性、入力端子６側が正極性になると、整流素子２１がオフする。この場合の動作は、整流素子２１、２２の動作及び抵抗２３、２４の動作がそれぞれ入れ替わる点を除いて、上記と同様である。

次に、電源電圧ＶＩＮがゼロクロスして、電源電圧ＶＩＮの極性が反転して入力端子５側が正極性、入力端子６側が負極性になると、整流素子２２がオフの状態に戻り、以下同様の動作を繰り返す。

なお、本実施形態においては、検出電圧ＶＲが規定値Ｖ１以上の期間は、第１の制御信号ＶＢ１として、ローレベルが入力され、第１の回路４３がオフに制御され構成を例示した。しかし、調光器３ｂが遮断状態になったときに、検出電圧ＶＲが規定値Ｖ１以上の期間における、少なくとも検出電圧ＶＲが規定値Ｖ１以下になるまでの期間に第１の回路４３がオンに制御できればよく、例えば、検出電圧ＶＲが規定値Ｖ１以上の期間にも、第１の制御信号ＶＢ１として、ハイレベルが入力されて、第１の回路４３をオンに制御する構成としてもよい。

本実施形態においては、調光器の有無及び種類に応じて入力される第１の制御信号ＶＢ１、第２の制御信号ＶＢ２により入力端子５、６間に流れる電流ＩＢが制御されるため、調光器を安定動作させることができる。

また、本実施形態においては、調光器が位相制御する調光器３ａの場合に対応して、調光器３ａが遮断状態のときに第１の電流を流すため、交流電圧ＶＣＴをゼロ近傍に低下させることができる。その結果、調光器３ａを確実に遮断状態にすることができる。また、調光器３ａが導通状態になった直後に第１の電流よりも大きい第２の電流を流すため、調光器３ａの導通状態がばらつくことなく、調光器３ａを確実に導通状態にすることができる。

また、本実施形態においては、調光器が逆位相制御する調光器３ｂの場合に対応して、調光器３ｂが導通状態から遮断状態になるときに、第１の電流を流すため、入力端子５、６間に接続されたノイズ除去用のコンデンサなどに蓄積された電荷を放電させることができる。その結果、交流電圧ＶＣＴをゼロ近傍に低下させて、調光器３ｂを確実に遮断状態にすることができる。

なお、本実施形態においては、インタフェース回路１の外部にマイクロプロセッサ（ＭＰＵ）３２が設けられ、交流電圧の絶対値を検出して検出電圧ＶＲとして外部に接続されたマイクロプロセッサ３２に出力し、またマイクロプロセッサ３２から入力される第１の制御信号ＶＢ１、第２の制御信号ＶＢ２などにより制御される構成を例示している。しかし、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２をインタフェース回路１の内部で生成する構成も可能である。

（第２の実施形態）
図７は、第２の実施形態に係るインタフェース回路を例示する回路図である。
本実施形態のインタフェース回路１ａにおいては、第１の実施形態のインタフェース回路１に、制御回路２０が追加されている。インタフェース回路１ａにおける制御回路２０以外の構成は、インタフェース回路１の構成と同様である。

制御回路２０は、例えばマイクロプロセッサであり、外部から調光器の有無及び種類を示す信号を入力して、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を生成する。ここで、調光器の有無及び種類を示す信号は、例えば、交流電圧ＶＣＴが調光器３ｂにより逆位相制御されていることを示す第１の信号、交流電圧ＶＣＴが調光器３ａにより位相制御されていることを示す第２の信号、調光器がなく交流電圧ＶＣＴの位相連続していることを示す第３の信号である。例えば、第１の信号は端子３３ｆ、第２の信号は端子３３ｇ、第３の信号は端子３３ｈをそれぞれ介して入力される。なお、制御回路２０は、第１の実施形態におけるインタフェース回路の外部に接続されたマイクロプロセッサと同一の構成とすることができる。

図８は、インタフェース回路における負荷回路の動作を例示する模式図である。
第１の回路４３、第２の回路４４は、制御回路２０から出力される第１の制御信号ＶＢ１、第２の制御信号ＶＢ２をそれぞれ入力して、図８に表したように動作する。

調光器の有無及び種類については、交流電源が、例えば商用電源の場合など、一度検出しておけば比較的長期間、同一である場合が多く、外部から、例えば、第１〜第３の信号として設定することができる。調光器の有無及び種類に対応して、制御回路２０が第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を生成するため、取り扱いが容易になる。
このように、本実施形態においては、制御回路２０が設けられているため、調光器の有無及び種類に対応することが容易になる。

（第３の実施形態）
図９は、第３の実施形態に係るインタフェース回路を例示する回路図である。
本実施形態のインタフェース回路１ｂにおいては、第２の実施形態のインタフェース回路１ａにおける制御回路２０の替わりに、制御回路２０ａが設けられ、さらに電源回路４５が追加されている。インタフェース回路１ｂにおける制御回路２０ａ及び電源回路４５以外の構成は、インタフェース回路１ａの構成と同様である。

制御回路２０ａは、制御回路２０と比較して、調光器の有無及び種類を示す第１〜第３の信号が入力されず、検出電圧ＶＲ、高電位端子１０ｃの電位を入力して、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を生成する点が異なる。制御回路２０ａは、例えばマイクロプロセッサで構成される。

電源回路４５は、制御回路２０ａに電源を供給する。電源回路４５は、抵抗４６、５０、コンデンサ４７、ツェナーダイオード４８、ダイオード４９、トランジスタ５１を有している。抵抗４６とコンデンサ４７は、平滑回路を構成し、制御回路２０ａに平滑化した電圧を供給する。また、ツェナーダイオード４８とトランジスタ５１は、安定化電源を構成している。ダイオード４９は、保護ダイオードである。なお、本実施形態では、トランジスタ５１としてＰＮＰトランジスタを用い、ツェナーダイオード４８で基準電圧を生成する構成を例示したが、制御回路に安定化した電圧を供給できれば他の構成でもよい。

図１０は、制御回路の動作を説明するフローチャートである。
まず、制御回路２０ａは、検出電圧ＶＲを入力して、傾きｄＶＲ／ｄｔを求める（ステップＳ１）。
次に、求めた傾きｄＶＲ／ｄｔの絶対値｜ｄＶＲ／ｄｔ｜と、所定値とを比較して、傾きの絶対値｜ｄＶＲ／ｄｔ｜が、所定値以上であるかを求める（ステップＳ２）。

傾きの絶対値｜ｄＶＲ／ｄｔ｜が、所定値以上の場合は、調光器があると判断する（ステップＳ２：Ｙｅｓ）。交流電圧ＶＣＴが調光器３ａにより位相制御されている場合、調光器３ａが遮断状態から導通状態に変化するときに検出電圧ＶＲの傾きが急変する。また、調光器３ｂにより逆位相制御されている場合、調光器３ｂが導通状態から遮断状態に変化するときに検出電圧ＶＲの傾きが急変する。一方、調光器がない場合は、検出電圧ＶＲはほぼ正弦波であり、検出電圧ＶＲの傾きは急変せず、所定値よりも小さくなる。そこで、本実施形態においては、傾きの絶対値｜ｄＶＲ／ｄｔ｜が、所定値以上の場合は、調光器があると判断し（ステップＳ２：Ｙｅｓ）、所定値よりも小さい場合は、調光器がないと判断する（ステップＳ２：Ｎｏ）。

調光器がないと判断された場合は（ステップＳ２：Ｎｏ）、ステップＳ３に進み、第１の回路４３をオンに制御する第１の制御信号ＶＢ１、第２の回路４４をオフに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ３）。

また、調光器があると判断された場合は（ステップＳ２：Ｙｅｓ）、ステップＳ４に進み、検出電圧ＶＲの規定値Ｖ１における傾きｄＶＲ／ｄｔが所定値以上かを求める（ステップＳ４）。

検出電圧ＶＲの規定値Ｖ１における傾きｄＶＲ／ｄｔが所定値以上の場合は、交流電圧ＶＣＴは、調光器３ａにより位相制御されていると判断する（ステップＳ４：Ｙｅｓ）。交流電圧ＶＣＴが調光器３ａにより位相制御されている場合、調光器３ａが遮断状態から導通状態に変化して、検出電圧ＶＲが規定値Ｖ１以上になるときに検出電圧ＶＲの傾きが急変する。また、調光器３ｂにより逆位相制御されている場合、検出電圧ＶＲが規定値Ｖ１以上になるときは調光器がない場合と同様に検出電圧ＶＲの傾きは急変しない。そこで、検出電圧ＶＲの規定値Ｖ１における傾きｄＶＲ／ｄｔが所定値以上の場合は、交流電圧ＶＣＴが調光器３ａにより位相制御されていると判断し（ステップＳ４：Ｙｅｓ）、所定値よりも小さい場合は、交流電圧ＶＣＴが調光器３ｂにより逆位相制御されていると判断する（ステップＳ４：Ｎｏ）。

交流電圧ＶＣＴが調光器３ａにより位相制御されていると判断された場合は（ステップＳ４：Ｙｅｓ）、ステップＳ５に進み、第１の回路４３を、検出電圧ＶＲが規定値Ｖ１よりも小さいときはオンに制御し、検出電圧ＶＲが規定値Ｖ１以上のときはオフに制御する第１の制御信号ＶＢ１を生成する（ステップＳ５）。また、第２の回路４４を、検出電圧ＶＲが規定値Ｖ１以上になったときに、所定期間オンに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ５）。

交流電圧ＶＣＴが調光器３ｂにより逆位相制御されていると判断された場合は（ステップＳ４：Ｎｏ）、ステップＳ６に進み、第１の回路４３を、検出電圧ＶＲが規定値Ｖ１よりも小さいときはオンに制御し、検出電圧ＶＲが規定値Ｖ１以上のときは、少なくとも検出電圧ＶＲが低下して検出電圧ＶＲが規定値Ｖ１以下になるまでオンに制御する第１の制御信号ＶＢ１を生成する（ステップＳ６）。また、第２の回路４４を、オフに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ６）。

本実施形態においては、検出電圧ＶＲの傾きｄＶＲ／ｄｔに基づいて、調光器の有無を検出し、検出電圧ＶＲが規定値Ｖ１以上に上昇するときの検出電圧ＶＲの傾きに基づいて、交流電圧ＶＣＴが位相制御、逆位相制御されているかを検出する。

図１１は、制御回路の動作を説明する他のフローチャートである。
まず、制御回路２０ａは、検出電圧ＶＲを入力して、検出電圧ＶＲが規定値Ｖ１以下の期間の幅を求める（ステップＳ１１）。
次に、求めた期間の長さと、所定値とを比較して、期間の長さが、所定値以上であるかを求める（ステップＳ１２）。

期間の長さが、所定値以上の場合は、調光器があると判断する（ステップＳ１２：Ｙｅｓ）。
図２を参照して説明したように、位相制御する調光器３ａは、検出電圧ＶＲが規定値Ｖ１以下である期間の最小時間幅は、交流電圧ＶＣＴの周期（電源電圧ＶＩＮの半周期）の１０％〜２５％である。交流電源２の周波数が５０Ｈｚの場合においては、半周期は１０ｍｓであり、最小時間幅は、例えば１ｍｓ〜２．５ｍｓになる。また、図３を参照して説明したように、逆位相制御する調光器３ｂは、検出電圧ＶＲが規定値Ｖ１以下である期間の最小幅は、交流電圧ＶＣＴの周期（電源電圧ＶＩＮの半周期）の１０％〜３５％である。交流電源２の周波数が５０Ｈｚの場合においては、最小時間幅は、例えば１ｍｓ〜２．５ｍｓになる。

したがって、検出電圧ＶＲが規定値Ｖ１以下である期間を、例えば調光器がない場合の値に対してしきい値０．５ｍｓで判定することにより、調光器の有無を検出することができる。そこで、本具体例においては、検出電圧ＶＲが規定値Ｖ１以下である期間の長さが、所定値以上の場合は、調光器があると判断し（ステップＳ１２：Ｙｅｓ）、所定値よりも小さい場合は、調光器がないと判断する（ステップＳ１２：Ｎｏ）。

調光器がないと判断された場合は（ステップＳ１２：Ｎｏ）、ステップＳ３に進み、第１の回路４３をオンに制御する第１の制御信号ＶＢ１、第２の回路４４をオフに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ３）。なお、ステップＳ３は、図１０を参照して説明したステップＳ３と同様である。

また、調光器があると判断された場合は（ステップＳ１２：Ｙｅｓ）、ステップＳ１３に進み、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲを求める（ステップＳ１３）。
次に、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲが所定値以上かを求める（ステップＳ１４）。

図１０のステップＳ４を参照して説明したように、交流電圧ＶＣＴが調光器３ａにより位相制御されている場合、調光器３ａが遮断状態から導通状態に変化して、検出電圧ＶＲが規定値Ｖ１以上になるときに検出電圧ＶＲの傾きが急変する。その結果、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲは、相対的に大きい値になる。また、調光器３ｂにより逆位相制御されている場合、検出電圧ＶＲが規定値Ｖ１以上になるときは調光器がない場合と同様に検出電圧ＶＲの傾きは急変しない。その結果、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲは、相対的に小さい値になる。そこで、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲが所定値以上の場合は、交流電圧ＶＣＴが調光器３ａにより位相制御されていると判断し（ステップＳ１４：Ｙｅｓ）、所定値よりも小さい場合は、交流電圧ＶＣＴが調光器３ｂにより逆位相制御されていると判断する（ステップＳ１４：Ｎｏ）。

交流電圧ＶＣＴが調光器３ａにより位相制御されていると判断された場合は（ステップＳ１４：Ｙｅｓ）、ステップＳ５に進み、第１の回路４３を、検出電圧ＶＲが規定値Ｖ１よりも小さいときはオンに制御し、検出電圧ＶＲが規定値Ｖ１以上のときはオフに制御する第１の制御信号ＶＢ１を生成する（ステップＳ５）。また、第２の回路４４を、検出電圧ＶＲが規定値Ｖ１以上になったときに、所定期間オンに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ５）。なお、ステップＳ５は、図１０を参照して説明したステップＳ５と同様である。

交流電圧ＶＣＴが調光器３ｂにより逆位相制御されていると判断された場合は（ステップＳ１４：Ｎｏ）、ステップＳ６に進み、第１の回路４３を、検出電圧ＶＲが規定値Ｖ１よりも小さいときはオンに制御し、検出電圧ＶＲが規定値Ｖ１以上のときは、少なくとも検出電圧ＶＲが低下して検出電圧ＶＲが規定値Ｖ１以下になるまでオンに制御する第１の制御信号ＶＢ１を生成する（ステップＳ６）。また、第２の回路４４を、オフに制御する第２の制御信号ＶＢ２を生成して終了する（ステップＳ６）。なお、ステップＳ６は、図１０を参照して説明したステップＳ６と同様である。

本実施形態においては、検出電圧ＶＲが規定値Ｖ１以下の期間の長さに基づいて、調光器の有無を検出し、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲに基づいて、交流電圧ＶＣＴが位相制御されているか、または逆位相制御されているかを検出する。

なお、上記においては、検出電圧ＶＲが規定値Ｖ１以下の期間の長さ、または、検出電圧ＶＲの傾きｄＶＲ／ｄｔに基づいて、調光器の有無を検出する具体例について説明した。また、検出電圧ＶＲが規定値Ｖ１以上になった直後の検出電圧ＶＲ、または検出電圧ＶＲが規定値Ｖ１以上になるときの検出電圧ＶＲの傾きに基づいて、調光器の種類祖検出する具体例について説明した。しかし、上記の実施形態で説明した組み合わせの他に、他の任意の組合で用いることができる。

本実施形態においては、検出電圧が規定値Ｖ１より小さいときの期間の長さと、検出電圧ＶＲの傾きｄＶＲ／ｄｔ及び検出電圧ＶＲが規定値Ｖ１以上に上昇した直後の電圧値の少なくともいずれかに基づいて、交流電圧ＶＣＴが位相制御、逆位相制御または位相連続しているかを検出し、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２を生成する。その結果、外部から調光器の有無及び種類を示す信号を入力することなく、第１の実施形態と同様の効果を得ることができる。

以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。

例えば、各実施形態において、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２が、ハイレベルとローレベルとの二値信号を用いる構成を例示した。しかし、第１の制御信号ＶＢ１、第２の制御信号ＶＢ２は、例えば連続的に変化可能なアナログ信号、例えば段階的に変化可能な多値信号を用いて、第１の電流の電流値、第２の電流の電流値を制御する構成とすることもできる。例えば、検出電圧ＶＲが増加すると第１の電流が減少するように第１の制御信号ＶＢ１を変化させて、第１の回路４３に定電力特性を持たせる構成とすることもできる。例えば、調光器がない場合など、第１の回路４３が連続的にオンに制御されるため、定電力特性とすることにより消費電力を低減することができる。

また、スイッチング素子２５は、ノーマリオン形の素子であればよく、ＭＯＳＦＥＴの他にＨＥＭＴを用いることができる。また、ＨＥＭＴは、ＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。このようなワイドバンドギャップ半導体素子は、耐圧を等しくする場合、シリコン半導体素子よりも小さくできるため、インタフェース回路の小形化が可能となる。

本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ａ、１ｂ…インタフェース回路、 ２…交流電源、 ３、３ａ、３ｂ…調光器、 ４…照明機器、 ５、６…入力端子、 ８、９…出力端子、 １０、４０…整流回路、 １０ａ、１０ｂ…入力端子（整流回路の入力端子）、 １０ｃ…高電位端子、 １０ｄ…低電位端子、 １１…平滑コンデンサ、 １２…トライアック、 １３…位相回路、 １４…ダイアック、 １５…可変抵抗、 １６…タイミングコンデンサ、 １７…チョークコイル、 １８、３０、３９、４７…コンデンサ、 １９…負荷回路、 ２０、２０ａ…制御回路、 ２１、２２…整流素子、 ２３…第１の抵抗、 ２４…第２の抵抗、 ２５…スイッチング素子、 ２６、２７、３２、３８、４６…抵抗、 ３１…第３の抵抗、 ２８、２９…トランジスタ、 ３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆ…制御端子、３３ｇ、３３ｈ…端子、 ３４、４０…整流回路、 ３５…半導体スイッチ、 ３６…フォトカプラ、 ３６ａ…受光素子、 ３６ｂ…発光素子、 ３７、４９…ダイオード、 ４１…調光制御回路、 ４２…検出回路、 ４３…第１の回路、 ４４…第２の回路、 ４５…電源回路、 ４８…ツェナーダイオード、 ４９…ダイオード、 ５１…トランジスタ、 １００…インダクタ、 １０１…フィルタコンデンサ

Claims (9)

1. 一対の入力端子間に入力される交流電圧であって、調光器により位相制御または逆位相制御された交流電圧、または調光器を介さない位相連続した交流電圧を整流する整流回路と、
   前記交流電圧を検出して検出電圧として出力する検出回路と、
   入力される第１の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に第１の電流を流し、オフのとき前記第１の電流を遮断する第１の回路と、
   入力される第２の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に前記第１の電流よりも大きい第２の電流を流し、オフのとき前記第２の電流を遮断する第２の回路と、
   前記第１の制御信号と前記第２の制御信号とを生成する制御回路と、
   を備え、
   前記調光器によって逆位相制御された前記交流電圧が入力される場合には、
   前記第１の回路は、前記検出電圧が規定値よりも小さいときはオンに制御され、前記検出電圧が前記規定値以上のときは、少なくとも前記検出電圧が低下して前記検出電圧が前記規定値以下になるまでオンに制御され、
   前記第２の回路は、オフに制御されるインタフェース回路。
2. 前記調光器によって位相制御された前記交流電圧が入力される場合には、
   前記第１の回路は、前記検出電圧が規定値よりも小さいときはオンに制御され、前記検出電圧が前記規定値以上のときはオフに制御され、
   前記第２の回路は、前記検出電圧が前記規定値以上になったときに、所定期間オンに制御される請求項１記載のインタフェース回路。
3. 前記調光器を介さずに前記交流電圧が入力される場合には、
   前記第１の回路は、オンに制御され、
   前記第２の回路は、オフに制御される請求項１記載のインタフェース回路。
4. 前記制御回路は、前記検出電圧が規定値より小さいときの期間の長さと、前記検出電圧が前記規定値以上に上昇するときの前記検出電圧の傾き及び前記検出電圧が前記規定値以上に上昇した直後の電圧値の少なくともいずれかに基づいて、前記交流電圧が位相制御、逆位相制御または位相連続しているかを検出して、前記第１の制御信号と第２の制御信号とを出力する請求項２または３に記載のインタフェース回路。
5. 一対の入力端子間に入力される交流電圧であって、調光器により位相制御または逆位相制御された交流電圧、または調光器を介さない位相連続した交流電圧を整流する整流回路と、
   前記交流電圧を検出して検出電圧として出力する検出回路と、
   入力される第１の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に第１の電流を流し、オフのとき前記第１の電流を遮断する第１の回路と、
   入力される第２の制御信号に基づいてオンまたはオフに制御され、オンのとき前記一対の入力端子間に前記第１の電流よりも大きい第２の電流を流し、オフのとき前記第２の電流を遮断する第２の回路と、
   を備え、
   前記第１の回路は、前記検出電圧が増加すると前記第１の電流が減少する定電力特性を有するインタフェース回路。
6. 前記第１の制御信号と前記第２の制御信号とを生成する制御回路をさらに備え、
   前記調光器によって逆位相制御された前記交流電圧が入力される場合には、
   前記第１の回路は、前記検出電圧が規定値よりも小さいときはオンに制御され、前記検出電圧が前記規定値以上のときは、少なくとも前記検出電圧が低下して前記検出電圧が前記規定値以下になるまでオンに制御され、
   前記第２の回路は、オフに制御される請求項５記載のインタフェース回路。
7. 前記第１の制御信号と前記第２の制御信号とを生成する制御回路をさらに備え、
   前記調光器によって位相制御された前記交流電圧が入力される場合には、
   前記第１の回路は、前記検出電圧が規定値よりも小さいときはオンに制御され、前記検出電圧が前記規定値以上のときはオフに制御され、
   前記第２の回路は、前記検出電圧が前記規定値以上になったときに、所定期間オンに制御される請求項５記載のインタフェース回路。
8. 前記第１の制御信号と前記第２の制御信号とを生成する制御回路をさらに備え、
   前記調光器を介さずに前記交流電圧が入力される場合には、
   前記第１の回路は、オンに制御され、
   前記第２の回路は、オフに制御される請求項５記載のインタフェース回路。
9. 前記制御回路は、前記検出電圧が規定値より小さいときの期間の長さと、前記検出電圧が前記規定値以上に上昇するときの前記検出電圧の傾き及び前記検出電圧が前記規定値以上に上昇した直後の電圧値の少なくともいずれかに基づいて、前記交流電圧が位相制御、逆位相制御または位相連続しているかを検出して、前記第１の制御信号と第２の制御信号とを出力する請求項６〜８のいずれか１つに記載のインタフェース回路。

Images