JP6037012B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6037012B2
JP6037012B2 JP2015523996A JP2015523996A JP6037012B2 JP 6037012 B2 JP6037012 B2 JP 6037012B2 JP 2015523996 A JP2015523996 A JP 2015523996A JP 2015523996 A JP2015523996 A JP 2015523996A JP 6037012 B2 JP6037012 B2 JP 6037012B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor substrate
hydrogen
type
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015523996A
Other languages
English (en)
Other versions
JPWO2014208404A1 (ja
Inventor
勇一 小野澤
勇一 小野澤
博 瀧下
博 瀧下
吉村　尚
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6037012B2 publication Critical patent/JP6037012B2/ja
Publication of JPWO2014208404A1 publication Critical patent/JPWO2014208404A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/10—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Machine Tool Units (AREA)
  • Linear Motors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
電力用半導体装置に用いられる半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖまたはそれ以上の耐圧を有するダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等が公知である。これらダイオードやＩＧＢＴ等は、コンバータやインバータ等の電力変換装置に用いられており、低損失、低ノイズ、高破壊耐量などが求められるとともに、低コストであることが求められている。電力用半導体装置に用いられる半導体装置として、例えばｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードを例に説明する。
図３６は、従来のダイオードの要部を示す断面図である。図３６に示すように、従来のダイオードにおいて、ｎ-型ドリフト層１０１となるｎ-型半導体基板のおもて面側には、ｐ型アノード層１０２が選択的に設けられ、ｐ型アノード層１０２の周囲を囲む外周に終端耐圧構造を構成するｐ型層（不図示）が選択的に設けられている。ｎ-型半導体基板の裏面側には、ｐ型アノード層１０２に対して反対側の位置にｎ+型カソード層１０４が設けられている。符号１０３はアノード電極であり、符号１０５はカソード電極である。
また、従来のダイオードでは、ｎ-型ドリフト層１０１内に重金属や欠陥を導入してｎ-型ドリフト層１０１のキャリアライフタイムを短くすることによって、逆回復時のキャリアの消滅を早めて逆回復損失を低減させている。このとき、ｎ-型ドリフト層１０１のカソード側のキャリアライフタイムをアノード側のキャリアライフタイムよりも長くしたキャリアライフタイム分布とすることで、逆回復時の電流・電圧波形の発振や、電圧波形の発振によるサージ（過渡的な異常電圧によって生じる電流）が生じにくくソフトリカバリーな逆回復電流・電圧波形が得られる。
このようにキャリアライフタイムが制御された半導体装置として、シリコン基板の裏面から水素イオンを照射したときにドリフト領域内に形成された欠陥が基板おもて面からドリフト領域の中間深さより深い位置にピークを有し、基板おもて面からドリフト領域の中間深さより深い位置におけるキャリアの再結合が促進されることで、キャリアのライフタイム制御機能を実現した装置が提案されている（例えば、下記特許文献１（第００３７段落）参照。）。
また、別の装置として、ｎ-型ドリフト層の、ｐ型アノード層とｎ-型ドリフト層との間のｐｎ接合近傍のキャリアのライフタイム制御、および、ｎ-型ドリフト層とｎ+型カソード層との間のｎ-ｎ+接合近傍のキャリアのライフタイム制御を、それぞれプロトンの両面照射またはプロトンと電子線との２重照射により制御し、ｐｎ接合近傍のキャリアライフタイムをｎ-ｎ+接合近傍のキャリアライフタイムよりも短く制御した装置が提案されている（例えば、下記特許文献２参照。）。
特開２０１１−０４９３００号公報 特開平０８−１０２５４５号公報
しかしながら、ヘリウム（Ｈｅ）やプロトンのような軽イオンをｎ-型ドリフト層のアノード側に選択的に照射し、軽イオンを照射した部分のキャリアライフタイムを短くすることによって上述した所定のキャリアライフタイム分布を得る方法があるが、この場合、軽イオン照射装置自体が高価であることにより製造コストの増大につながったり、漏れ電流が増加する虞がある。また、白金（Ｐｔ）などの重金属拡散によっても局所的にキャリアライフタイムを短くすることが可能であるが、逆回復電流−電圧（Ｉ−Ｖ）曲線の温度特性が負になるという問題や、重金属汚染防止のために製造ラインを専用化する必要があるという問題がある。
このような軽イオン照射や重金属拡散による問題を生じさせることなく、安価にキャリアのライフタイムを制御する方法として、電子線照射によって半導体基板内に欠陥を形成することによりキャリアのライフタイムを短くする方法がある。しかしながら、電子線照射では、加速エネルギーが高いため、電子線が半導体基板を通り抜けてしまい、一様なキャリアライフタイムとなってしまう。また、局所的にキャリアライフタイムを低くするために加速エネルギーを低くした場合、電子の質量が小さいことにより欠陥が形成されない虞がある。このように、電子線照射では、半導体基板内に選択的に欠陥を形成することが難しく、キャリアライフタイムを局所的に制御することは難しいという問題がある。
この発明は、上述した従来技術による問題点を解消するため、漏れ電流の増加や製造ラインの汚染を生じさせることなく、安価に、局所的なキャリアライフタイム制御を行うことができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、キャリアのライフタイムが局所的に制御された半導体装置であって、次の特徴を有する。第１導電型の半導体基板に形成され、当該半導体基板を構成する原子の原子間結合が切断された未結合手を有する欠陥と、前記半導体基板の裏面側に形成され、前記半導体基板のおもて面側よりも水素濃度が高い高水素濃度領域と、を備えている。前記高水素濃度領域では、前記半導体基板の前記高水素濃度領域以外の領域よりも前記欠陥が少なく、前記半導体基板のおもて面側よりもキャリアのライフタイムが長くなっている。
また、この発明にかかる半導体装置は、上述した発明において、前記高水素濃度領域のキャリア濃度は、前記半導体基板のおもて面側のキャリア濃度よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板のおもて面側に対する前記高水素濃度領域のキャリア濃度の増加は水素誘起ドナーによることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記高水素濃度領域では、水素原子によって前記未結合手が終端されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板のおもて面の表面層に設けられた第２導電型層と、前記半導体基板の裏面の表面層に設けられた第１導電型または第２導電型のコンタクト層と、をさらに備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体装置がダイオードであり、前記コンタクト層が第１導電型であり、前記高水素濃度領域が前記ダイオードのフィールドストップ層であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体装置が前記第２導電型層の表面に金属−酸化膜−半導体からなる絶縁ゲートを備える絶縁ゲート型バイポーラトランジスタであり、前記コンタクト層が第２導電型であり、前記高水素濃度領域が前記絶縁ゲート型バイポーラトランジスタのフィールドストップ層であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、複数の前記フィールドストップ層を備え、前記半導体基板のおもて面側のキャリアのライフタイムは、前記半導体基板の裏面から最も深い前記フィールドストップ層よりも前記半導体基板の裏面側の浅い部分のキャリアのライフタイムより短いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記高水素濃度領域の水素濃度は、バルク単結晶の水素濃度よりも高いことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、キャリアのライフタイムが局所的に制御された半導体装置の製造方法であって、次の特徴を有する。半導体基板のおもて面側から電子線を照射し、前記半導体基板を構成する原子の原子間結合を切断して未結合手を生じさせることにより前記半導体基板に欠陥を形成する電子線照射工程を行う。さらに、前記電子線照射工程の前または後に、前記半導体基板の裏面側から水素原子を注入して、前記半導体基板の裏面側の水素濃度を前記半導体装置の製造を開始する前の前記半導体基板の水素濃度よりも高くする第１注入工程を行う。そして、前記水素原子を注入した領域内の前記欠陥の未結合手を前記水素原子で終端させることにより、前記水素原子を注入した領域のキャリアのライフタイムを、前記水素原子を注入した領域以外の前記半導体基板のキャリアのライフタイムよりも長くする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電子線照射工程後、前記半導体基板の裏面側から不純物を注入する第２注入工程をさらに含み、前記第１注入工程は、前記第２注入工程と同時に行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１注入工程後、かつ前記第２注入工程後に、前記半導体基板の裏面側からレーザーを照射して前記不純物を活性化させるレーザー照射工程をさらに含み、前記第１注入工程では、前記レーザーの侵入深さ以下の深さで前記水素原子を注入することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、第１導電型の前記半導体基板のおもて面の表面層に第２導電型層を形成する工程をさらに含み、前記第２注入工程では、第１導電型の前記不純物を注入して、前記半導体基板の裏面の表面層に第１導電型層を形成することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の一方の主面に素子構造を形成する素子表面構造形成工程を行う。前記半導体基板に荷電粒子線を照射して、前記半導体基板を構成する原子の原子間結合を切断して未結合手を生じさせることにより前記半導体基板に欠陥を形成する荷電粒子線照射工程を行う。さらに、前記半導体基板の他方の主面側から水素原子を注入して、前記半導体基板の他方の主面側の水素濃度を半導体装置の製造を開始する前の前記半導体基板の水素濃度よりも高くする第１注入工程を行う。そして、前記水素原子を注入した領域内の前記欠陥の未結合手を前記水素原子で終端させることにより、前記水素原子を注入した領域のキャリアのライフタイムを、前記水素原子を注入した領域以外の前記半導体基板のキャリアのライフタイムよりも長くする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記荷電粒子線照射工程を、前記第１注入工程の後に行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記素子表面構造形成工程の後、前記第１注入工程の前に、前記半導体基板を前記他方の主面から研削し、前記半導体基板を薄板化する薄板化工程を含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１注入工程では、前記半導体基板の研削面から前記水素原子を注入することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１注入工程の後、アニールを行い、前記水素原子を注入した領域に当該水素原子による水素誘起ドナー層を形成する第１炉アニール工程をさらに含むこと特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記荷電粒子線照射工程は、前記半導体基板に荷電粒子線を照射した後にアニールを行う第２炉アニール工程を含むこと特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１注入工程では、前記水素原子の注入量が１×１０13／ｃｍ2以上であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１注入工程では、前記水素原子の加速エネルギーが３ＭｅＶ以下であることを特徴とする。
上述した発明によれば、電子線照射により半導体基板全体に欠陥を形成した後に、基板裏面からの水素イオン注入により基板裏面側の欠陥を局所的に回復させることによって、基板裏面側のキャリアライフタイムを基板おもて面側のキャリアライフタイムよりも長くすることができる。このため、電子線照射を用いたキャリアライフタイム制御を行う場合であっても、キャリアライフタイムを局所的に制御することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、漏れ電流の増加や製造ラインの汚染を生じさせることなく、安価に、局所的なキャリアライフタイム制御を行うことができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図３は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図４は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図６は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 図８Ａは、実施の形態１にかかる半導体装置の不純物濃度分布を示す特性図である。 図８Ｂは、実施の形態１にかかる半導体装置の不純物濃度分布を示す特性図である。 図９は、実施の形態１にかかる半導体装置のオン電圧の水素ドーズ量依存性を示す特性図である。 図１０は、実施の形態１にかかる半導体装置の逆回復波形の水素ドーズ量依存性を示す特性図である。 図１１は、実施の形態２にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１２Ａは、実施の形態２にかかる半導体装置の不純物濃度分布を示す特性図である。 図１２Ｂは、実施の形態２にかかる半導体装置の不純物濃度分布を示す特性図である。 図１３は、実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１４は、実施の形態４にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１５は、実施の形態５にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１６は、実施の形態６にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１７は、実施の形態７にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１８は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図１９は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２０は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２１は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２２は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２３は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２４は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。 図２５は、実施の形態８にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２６は、実施の形態９にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２７は、実施の形態１０にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２８は、実施の形態１１にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２９Ａは、実施の形態１２にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２９Ｂは、実施の形態１２にかかる半導体装置の構造の一例を示す平面図である。 図２９Ｃは、図２９Ｂにおける切断線Ａ−Ａ'の断面構造を示す断面図である。 図３０は、実施の形態１３にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３１は、実施の形態１４にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３２は、実施の形態１４にかかる半導体装置の製造方法によって製造される半導体装置の一例を示す断面図である。 図３３は、実施の形態１５にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３４は、実施の形態１６にかかる半導体装置の製造方法の概要を示す説明図である。 図３５は、実施の形態１６にかかる半導体装置の製造方法の概要を示す説明図である。 従来のダイオードの要部を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について、ｐｉｎダイオードを作製（製造）する場合を例に説明する。図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図２〜７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図８Ａ，８Ｂは、実施の形態１にかかる半導体装置の不純物濃度分布を示す特性図である。まず、ｎ-型ドリフト層１となるｎ-型半導体基板のおもて面側に、ｐ型アノード層２、アノード電極３、終端耐圧構造（不図示）およびパッシベーション膜（不図示）などからなるおもて面素子構造を形成する（ステップＳ１）。具体的には、ｎ-型半導体基板のおもて面の表面層に、ｐ型アノード層２となるｐ型層や、終端耐圧構造を構成するガードリングとなるｐ型層を選択的に形成する。
次に、ｎ-型半導体基板のおもて面を覆うように、層間絶縁膜（不図示）として例えばＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）を形成する。次に、層間絶縁膜を選択的に除去し、ｐ型アノード層２およびガードリングを露出するコンタクトホールを形成する。次に、アノード電極３および終端耐圧構造のフィールドプレートとして、コンタクトホールに埋め込むように例えばＡｌ−Ｓｉ（アルミニウム−シリコン）膜を堆積し、Ａｌ−Ｓｉ膜上にパッシベーション膜を形成する。終端耐圧構造とは、ｐ型アノード層２が形成された活性領域の周囲を囲み、基板おもて面側の電界を緩和して耐圧を保持する領域である。活性領域は、オン状態のときに電流が流れる領域である。
次に、図２に示すように、ｎ-型半導体基板のおもて面側から例えばｎ-型半導体基板全体に電子線を照射（以下、電子線照射とする）１１とする（ステップＳ２）。電子線照射１１は、例えば、加速エネルギーを１ＭｅＶ以上１０ＭｅＶ以下とし、線量を２０ｋＧｙ以上６００ｋＧｙ以下（好ましくは９０ｋＧｙ以上２００ｋＧｙ以下）としてもよい。次に、図３に示すように、例えば、３３０℃以上３８０℃以下程度（例えば３６０℃）の温度で１時間以上５時間以下程度の炉アニール（熱処理）を行う（ステップＳ３）。
ステップＳ２，Ｓ３の電子線照射１１および炉アニールにより、例えばｎ-型半導体基板全体に欠陥（格子欠陥）１２を形成し、適切なオン電圧および逆回復損失となるようにキャリアライフタイムを調整する。電子線照射１１により形成される欠陥１２は、主に、電子線照射１１によりｎ-型半導体基板のシリコン（Ｓｉ）原子間結合が切断され未結合手（ダングリングボンド）が生じることによって形成された空孔である。図３において×印は欠陥１２を表している（図４〜７においても同様）。
次に、図４に示すように、ｎ-型半導体基板を裏面側から研削していき、半導体装置として用いる製品厚さの位置１ａまで研削する（ステップＳ４）。次に、図５に示すように、ｎ-型半導体基板の研削後の裏面側から例えばリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物をイオン注入（以下、ｎ型不純物イオン注入とする：第２注入工程）１３することにより、ｎ-型半導体基板の裏面の表面層にｎ+型カソード層４を形成する（ステップＳ５）。
ｎ型不純物イオン注入１３のドーズ量は、例えば１．０×１０15／ｃｍ2以上１．０×１０16／ｃｍ2以下程度であってもよい。ｎ型不純物イオン注入１３の加速エネルギーは、ｎ+型カソード層４内に欠陥（格子欠陥）が生じない程度、または、ｎ型不純物イオン注入１３によって生じた欠陥が後述する水素イオン注入やレーザーアニールによって回復する程度であるのがよい。具体的には、ｎ型不純物イオン注入１３の加速エネルギーは、例えば２０ｋｅＶ〜１００ｋｅＶ程度であってもよく、好ましくは７０ｋｅＶ〜８０ｋｅＶ程度であるのがよい。
次に、図６に示すように、ｎ-型半導体基板の研削後の裏面側から水素（Ｈ）をイオン注入（以下、水素イオン注入とする：第１注入工程）１４することにより、製造工程投入前のｎ-型半導体基板の水素濃度以上の水素濃度を有する水素注入領域を形成する（ステップＳ６）。製造工程投入前のｎ-型半導体基板の水素濃度とは、バルク基板の水素濃度、すなわちチョクラルスキー法やフロートゾーン法など一般的な結晶成長法によって成長させたバルク単結晶シリコンの水素濃度である。図６のハッチングされた領域は水素注入領域を表している。水素イオン注入１４の注入深さは、例えば、後述するレーザーアニールにおけるレーザーの基板裏面からの侵入深さ以下程度であるのがよい。
具体的には、水素イオン注入１４の加速エネルギーは、例えば５ｋｅＶ以上５００ｋｅＶ以下程度、好ましくは５ｋｅＶ以上２５０ｋｅＶ以下程度であってもよい。水素イオン注入１４の飛程Ｒｐ（すなわち水素注入領域の基板裏面からの深さ）は、例えば０．１μｍ以上３μｍ以下程度（この場合の加速エネルギーは例えば５ｋｅＶ以上２５０ｋｅＶ以下程度）と比較的浅いのがよい。その理由は、未結合手の水素終端化が進みやすく、電子線照射１１によって生じた欠陥１２が回復されやすくなるからである。水素注入領域内においては、電子線照射１１によって生じた欠陥１２が局所的に回復されるとともに、ｎ型不純物イオン注入１３によって生じた欠陥が局所的に回復される。これにより、ｎ-型半導体基板の裏面側（カソード側）のキャリアのライフタイムが、ｎ-型半導体基板のおもて面側（アノード側）のキャリアのライフタイムよりも長くなる。水素イオン注入１４のＲｐが０．１μｍとなる加速エネルギーは約５ｋｅＶであり、同じく３μｍとなる加速エネルギーは約５００ｋｅＶである。水素イオン注入１４の水素ドーズ量は、例えば１．０×１０13／ｃｍ2以上程度であるのが好ましい。その理由は、水素ドーズ量を増加させるほど、オン電圧Ｖｆを低減することができ、かつダイオードのソフトリカバリー特性を向上させることができるからである。
ｎ型不純物イオン注入１３および水素イオン注入１４は、順番を入れ替えて行ってもよいし（質量分離注入）、同時に行ってもよい（非質量分離注入）。非質量分離注入によりｎ型不純物イオン注入１３および水素イオン注入１４を同時に行う場合には、例えばリン化水素（ＰＨｘ（ｘ＝１〜５）：例えばホスフィン（ＰＨ3））や、ヒ化水素（ＡｓＨｘ：例えばアルシン（ＡｓＨ3））など、ｎ型不純物および水素（水素原子（Ｈ）および水素分子（Ｈ2））を含む混合ガスをイオン源とするイオン注入を例えば１０ｋｅＶ〜１ＭｅＶ程度の加速エネルギーで行えばよい。この場合、例えば、上述したｎ型不純物イオン注入１３の加速エネルギーで、ｎ型不純物のドーズ量が上述したｎ型不純物イオン注入１３のドーズ量となるようにイオン注入を行う。このイオン注入における水素ドーズ量は、イオン源となる混合ガスの組成式に含まれる水素原子の個数によって決まるため、上述した好適な範囲内となる。
次に、例えばレーザーアニールによりｎ+型カソード層４を活性化させる（ステップＳ７）。ステップＳ７のレーザーアニールには、例えばＹＡＧレーザーや半導体レーザーを用いてもよいし、さらにＹＡＧレーザーや半導体レーザーにＣＷレーザー（Ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ ｌａｓｅｒ）を組み合わせて用いてもよい。また、ステップＳ７において、レーザーアニールに代えて、ＲＴＡ（高速熱処理）などの炉アニールを行ってもよい。ステップＳ７を炉アニールで行う場合は、例えば、３００℃以上５００℃以下の温度で３０分間以上１０時間以下程度、具体的には例えば３５０℃の温度で１時間程度行うことがよい。その後、裏面電極としてｎ+型カソード層４に接するカソード電極５を形成することにより（ステップＳ８）、図７に示すｐｉｎダイオードが完成する。
完成後のｐｉｎダイオードのｎ-型半導体基板の裏面側（カソード側）の不純物濃度分布を図８Ａ，８Ｂに示す。図８Ａには、非質量分離注入によりｎ型不純物イオン注入１３および水素イオン注入１４を同時に行った場合の不純物濃度分布を示す。図８Ｂには、質量分離注入によりｎ型不純物イオン注入１３および水素イオン注入１４を別々に行った場合の不純物濃度分布を示す。図８Ａ，８Ｂにおいて深さ＝０μｍは、ｎ-型半導体基板の研削後の裏面位置（すなわちｎ+型カソード層４とカソード電極５との界面）であり、ｎ+型カソード層４よりも深い部分はｎ-型ドリフト層１である（図１２Ａ，１２Ｂにおいても同様）。
非質量分離注入とした場合、図８Ａに示すように、水素イオン注入１４により形成される水素注入領域６は、水素分子（Ｈ2）の第１濃度ピーク６−１と、第１濃度ピーク６−１よりも基板裏面から深い位置に形成された水素原子（Ｈ）の第２濃度ピーク６−２とを有する。水素注入領域６の第１，２濃度ピーク６−１，６−２は、ｎ+型カソード層４の濃度ピーク４−１よりも基板裏面から深い位置に形成される。第１濃度ピーク６−１は水素分子に対応して形成され、第２濃度ピーク６−２は水素原子に対応して形成される。図８Ａにおいて、符号ｄは、水素注入領域６の基板裏面からの深さ（すなわち水素イオン注入１４の注入深さ）である。水素注入領域６の第１，２濃度ピーク６−１，６−２は互いに重なるように形成される。すなわち、非質量分離注入による水素注入領域６の深さ方向の幅（厚さ）は、水素分子（Ｈ2）の第１濃度ピークの基板裏面側端部から、水素原子の第２濃度ピークとの基板おもて面側端部までの幅となる。したがって、水素注入領域６が形成される広い範囲で電子線照射により形成された欠陥を回復させることができる。
一方、質量分離注入とした場合、図８Ｂ（ａ）に示すように、水素イオン注入１４により形成される水素注入領域６は、水素原子の１つの濃度ピーク６−３を有する。このため、非質量分離注入とした場合と比べて水素注入領域６の深さ方向の幅は狭くなるが、質量分離注入においては、専用のイオン注入装置を必要とせず、既存のイオン注入装置を用いることができる。このため、コストを低減することができる。また、図８（ｂ）に示すように、質量分離注入による複数回の水素イオン注入１４を異なる加速エネルギーで行うことにより、基板裏面から異なる深さに水素原子の複数の濃度ピーク６−３〜６−５を形成することができる。具体的には、例えば、質量分離注入による１回の水素イオン注入１４を加速エネルギー２０ｋｅＶで行うことによって、水素原子の１つの濃度ピーク６−３が形成されたとする。この場合に、さらに加速エネルギー１０ｋｅＶおよび３０ｋｅＶの２回の水素イオン注入１４を行うことにより、基板裏面から１μｍ以下の深さの領域に、水素原子の１つの濃度ピーク６−３と、この濃度ピーク６−３の基板裏面側およびおもて面側にそれぞれ水素原子の濃度ピーク６−４，６−５と、を形成することができる。このため、複数回の水素イオン注入１４の各加速エネルギーを適宜調整して複数の濃度ピーク６−３と濃度ピーク６−４，６−５とを互いに重なるように形成することで、非質量分離注入と同程度の範囲に水素注入領域６を形成することができる。
次に、実施の形態１にかかる半導体装置のオン電圧および逆回復時の電流・電圧波形について説明する。図９は、実施の形態１にかかる半導体装置のオン電圧の水素ドーズ量依存性を示す特性図である。図１０は、実施の形態１にかかる半導体装置の逆回復波形の水素ドーズ量依存性を示す特性図である。図９には、質量分離注入によりｎ型不純物イオン注入１３および水素イオン注入１４を別々に行った場合の逆回復波形の水素ドーズ量依存性を示す。図９に示すように、水素イオン注入１４によって注入される水素ドーズ量（Ｈ+ ｄｏｓｅ）の増加とともに、オン電圧Ｖｆが低減することがわかる。図９には、水素イオン注入１４の水素ドーズ量が１．０×１０12／ｃｍ2〜１．０×１０16／ｃｍ2までの測定値を示すが、水素イオン注入１４の水素ドーズ量が１．０×１０16／ｃｍ2より多い場合においても同様に水素ドーズ量の増加とともにオン電圧Ｖｆが低減する。また、図１０に示すように、逆回復ピーク電流Ｉｒｐ（逆回復時のアノード電流のピーク値Ａ）は、基板おもて面側のキャリア濃度で決まるため、水素イオン注入１４の水素ドーズ量に依らずほぼ同一の値である。それに対して、逆回復電流波形のテール電流Ｂ（逆回復電荷）は、水素イオン注入１４の水素ドーズ量が増加するほど増加しており、ソフトリカバリーになっていることがわかる。したがって、図９，１０に示す結果より、水素イオン注入１４によってｎ-型ドリフト層１のカソード側のキャリアライフタイムが回復されていることがわかる。以上より、水素イオン注入１４の水素ドーズ量の範囲は、１．０×１０12／ｃｍ2〜１．０×１０16／ｃｍ2である。好ましくは、オン電圧が低下する１．０×１０13／ｃｍ2〜１．０×１０16／ｃｍ2である。さらに好ましくは十分オン電圧が低くなる１．０×１０14／ｃｍ2〜１．０×１０16／ｃｍ2、あるいはさらにオン電圧が安定する１．０×１０15／ｃｍ2〜１．０×１０16／ｃｍ2である。
図示省略するが、例えばホスフィンを用いて非質量分離注入により、水素イオン注入１４の水素ドーズ量が上記範囲内となるように水素注入領域６を形成した場合、オン電圧Ｖｆを１．４０Ｖ以下にすることができ、質量分離注入によりオン電圧Ｖｆを１．３８Ｖに低減させることができることが本発明者らによって確認されている。非質量分離注入とすることでよりオン電圧Ｖｆを低減させることができる理由は、上述したように基板裏面から異なる深さに濃度ピークを有する第１，２濃度ピーク６−１，６−２が形成されるため、質量分離注入のように水素原子の濃度ピーク６−３のみが形成される場合よりも水素注入領域６の深さ方向の幅を広くすることができるからである。
以上、説明したように、実施の形態１によれば、電子線照射によりｎ-型半導体基板全体に欠陥を形成した後に、基板裏面からの水素イオン注入により基板裏面側の欠陥を局所的に回復させることによって、基板裏面側のキャリアライフタイムを基板おもて面側のキャリアライフタイムよりも長くすることができる。このため、電子線照射を用いたキャリアライフタイム制御を行う場合であっても、キャリアライフタイムを局所的に制御することができる。したがって、漏れ電流を増加させることなく、かつ製造ラインを汚染させることなく、安価に、局所的なキャリアライフタイム制御を行うことができる。このため、例えば、ｎ-型ドリフト層のカソード側（基板裏面側）のキャリアライフタイムを、ｎ-型ドリフト層のアノード側（基板おもて面側）のキャリアライフタイムよりも長くすることができ、ダイオードのソフトリカバリー特性を向上させることができる。この結果、逆回復時の電流・電圧波形の発振や、電圧波形の発振によるサージを低減させたダイオードを提供することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について、ｎ-型ドリフト層の内部に水素誘起ドナーからなるｎ型フィールドストップ（ＦＳ）層を備えたｐｉｎダイオードを作製する場合を例に説明する。図１１は、実施の形態２にかかる半導体装置の製造方法の概要を示すフローチャートである。図１２Ａ，１２Ｂは、実施の形態２にかかる半導体装置の不純物濃度分布を示す特性図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、基板裏面からの水素イオン注入の注入深さを、ｎ+型カソード層４を活性化させるためのレーザーアニールにおける基板裏面からのレーザーの侵入深さよりも深くする点である。
まず、ｎ-型ドリフト層となるｎ-型半導体基板のおもて面側に、実施の形態１と同様におもて面素子構造を形成する（ステップＳ１１）。次に、ｎ-型半導体基板を裏面側から研削していき、半導体装置として用いる製品厚さの位置まで研削する（ステップＳ１２）。ｎ-型半導体基板を裏面研削する方法は、実施の形態１と同様である。次に、ｎ-型半導体基板の裏面側から水素イオン注入を行い、ｎ-型ドリフト層の内部のｎ型フィールドストップ（ＦＳ）層２１の形成領域に水素を注入する（ステップＳ１３）。ステップＳ１３においては、基板裏面からの深さが異なるｎ型ＦＳ層２１ａ〜２１ｃを形成するために、加速エネルギーを種々変更して複数回の水素イオン注入を行ってもよい。
ステップＳ１３の水素イオン注入は、例えばプロトン注入であり、例えば実施の形態１の水素イオン注入よりも高加速エネルギーで行われる。すなわち、ステップＳ１３において、水素イオン注入の注入深さ（すなわち、水素イオン注入の飛程Ｒｐ）は、後述するｎ+型カソード層を活性化させるためのレーザーアニール工程において基板裏面から照射するレーザーの侵入深さよりも深い。水素イオン注入のドーズ量は例えば１×１０13／ｃｍ2以上１×１０15／ｃｍ2以下であってもよく、好ましくは１×１０14／ｃｍ2以上であるのがよい。水素イオン注入の加速エネルギーは、例えば５００ｋｅＶ以上、好ましくは１ＭｅＶ以上３ＭｅＶ以下であってもよい。また、水素イオン注入は、例えば５００ｋｅＶ以下の低加速エネルギーで複数回行ってもよい。
また、水素イオン注入は、高加速エネルギー（１ＭｅＶ〜３ＭｅＶ）と低加速エネルギー（１ＭｅＶ未満で特に５００ｋｅＶ以下）とを複数回組み合せてもよい。この場合、水素イオン注入は、例えば基板裏面から最も浅いｎ型ＦＳ層２１ｃを形成するためのイオン注入の加速エネルギーを５００ｋｅＶ以下で行えばよい。具体的には、高加速エネルギーと低加速エネルギーとを複数回組み合せて行う各水素イオン注入の加速エネルギーは、例えば、それぞれ４００ｋｅＶ、８００ｋｅＶ、１１００ｋｅＶ、（１５００ｋｅＶ）であってもよいし、４００ｋｅＶ、１５００ｋｅＶおよび２１００ｋｅＶであってもよい。このときの各水素イオン注入のドーズ量は、各ｎ型ＦＳ層２１として必要な不純物濃度となるようなドーズ量であればよく、特に限定しないが、例えば、それぞれ３×１０14／ｃｍ2、１×１０13／ｃｍ2、１×１０13／ｃｍ2、（１×１０13／ｃｍ2）であってもよい。
図１２Ａには、水素イオン注入を複数回行うことにより形成されたｎ型ＦＳ層２１ａ〜２１ｃの不純物濃度分布を示している。ｎ型ＦＳ層２１ａ〜２１ｃを形成するための各水素イオン注入の加速エネルギーは、それぞれ２１００ｋｅＶ、１５００ｋｅＶおよび４００ｋｅＶである。このとき、ｎ型ＦＳ層２１ａ〜２１ｃの飛程は、それぞれ５２μｍ、３０μｍおよび４．４μｍである。図１２Ｂには、１回の水素イオン注入により形成されたｎ型ＦＳ層２１の不純物濃度分布を示している。ｎ型ＦＳ層２１を形成するための水素イオン注入の加速エネルギーは５５０ｋｅＶである。このとき、ｎ型ＦＳ層２１の飛程は、６．９μｍである。
次に、ｎ-型半導体基板に導入された水素原子をイオン化して水素誘起ドナーを生成するための炉アニール（以下、第１炉アニールとする）を行う（ステップＳ１４）。第１炉アニールの温度は、後に行われる電子線照射後の第２炉アニールの温度よりも高く、例えば３００℃以上５００℃以下程度であるのがよく、具体的には例えば３８０℃以上４００℃以下程度である。あるいは、３３０℃以上３５０℃以下であってもよい。第１炉アニールの処理時間は、例えば３０分間以上１０時間以下であってもよい。より具体的には、第１炉アニールは、例えば３５０℃程度の温度で１時間程度行う。第１炉アニールにより、水素誘起ドナー生成が促進され、ｎ-型ドリフト層の内部にｎ-型半導体基板のキャリア濃度より高い濃度ピークを持つドナー層が形成される。このドナー層がｎ型ＦＳ層２１である。また、高加速エネルギーによる水素イオン注入と第１炉アニールにより、基板裏面からｎ型ＦＳ層２１よりも浅い領域（ｎ-型半導体基板のカソード側）に、実施の形態１と同様にバルク基板の水素濃度以上の水素濃度を有する水素注入領域２２が形成される。この水素注入領域２２はドナー化されていてもよい。
次に、実施の形態１と同様に電子線照射および炉アニール（以下、第２炉アニールとする）を行い（ステップＳ１５，Ｓ１６）、ｎ-型半導体基板全体に欠陥１２を形成する。このとき、ｎ-型半導体基板のカソード側には水素注入領域２２が形成されているため、ｎ-型半導体基板の欠陥１２は、アノード側よりもカソード側で少なくなる。次に、実施の形態１と同様に、ｎ型不純物イオン注入（ステップＳ１７）およびレーザーアニール（ステップＳ１８）によりｎ+型カソード層４を形成し、裏面電極形成（ステップＳ１９）を順に行うことで、水素誘起ドナーからなるｎ型ＦＳ層２１を備えたｐｉｎダイオードが完成する。
なお、ステップＳ１３の水素イオン注入を高加速エネルギーと低加速エネルギーとを複数回組み合せて行った場合、また、ステップＳ１３の水素イオン注入を低加速エネルギーで複数回行った場合には、低加速エネルギーの水素イオン注入によって、より確実に基板裏面から３μｍといった浅い深さの水素濃度をバルク基板濃度以上とすることができる。
以上、説明したように、実施の形態２によれば、基板裏面側のキャリアライフタイムを長くしたい部分よりも深い領域を狙って水素イオン注入を行った場合においても、基板裏面側のキャリアライフタイムを長くしたい部分に水素注入領域が形成されるため、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の製造方法について説明する。図１３は、実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態３にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、レーザーアニール後に、電子線照射および炉アニールを行う点である。実施の形態３にかかる半導体装置の製造方法は、水素イオン注入によって基板裏面から例えば３μｍ以下程度の浅い領域に形成された欠陥を回復させる場合（例えばＦＳ層を備えていないｐｉｎダイオードを作製する場合）に有用である。
具体的には、まず、実施の形態１と同様に、おもて面素子構造の形成を行う（ステップＳ２１）。次に、その後、裏面研削（ステップＳ２２）、水素イオン注入（ステップＳ２３）、ｎ型不純物イオン注入（ステップＳ２４）、レーザーアニール（ステップＳ２５）、電子線照射（ステップＳ２６）、炉アニール（ステップＳ２７）および裏面電極の形成（ステップＳ２８）を順に行うことで、ｐｉｎダイオードが完成する。ステップＳ２３においては、実施の形態１と同様に水素イオン注入を複数回行ってもよい。裏面研削、水素イオン注入、ｎ型不純物イオン注入、レーザーアニール、電子線照射、炉アニールおよび裏面電極の形成の条件は実施の形態１と同様である。
上述したように、レーザーアニール後に電子線照射および炉アニールを行う。このため、水素注入領域の不純物濃度分布に基づいて電子線照射および炉アニールによって調整されるキャリアライフタイム分布は、レーザーアニールのばらつきによる悪影響を受けない。このため、水素イオン注入および電子線照射によって得られる所望のキャリアライフタイム分布が変わることを防止することができる。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態４）
次に、実施の形態４にかかる半導体装置の製造方法について説明する。図１４は、実施の形態４にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態４にかかる半導体装置の製造方法が実施の形態３にかかる半導体装置の製造方法と異なる点は、レーザーアニールの後、電子線照射の前に、水素イオン注入を行う点である。
具体的には、まず、実施の形態３と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ３１、Ｓ３２）。その後、ｎ型不純物イオン注入（ステップＳ３３）、レーザーアニール（ステップＳ３４）、水素イオン注入（ステップＳ３５）、電子線照射（ステップＳ３６）、炉アニール（ステップＳ３７）および裏面電極の形成（ステップＳ３８）を順に行うことで、ｐｉｎダイオードが完成する。ｎ型不純物イオン注入、レーザーアニール、水素イオン注入、電子線照射、炉アニールおよび裏面電極の形成の条件は実施の形態３と同様である。
レーザーアニールでは、レーザーを照射した半導体基板の照射面が溶融する場合がある。そのため、レーザーアニールの前に水素イオン注入を行うと、レーザー照射による基板照射面の溶融により、注入した水素が基板表面の外側に放出され、水素終端効果が小さくなる場合がある。実施の形態４のようにレーザーアニールの後に水素イオン注入を行えば、水素の基板表面の外側への放出が抑えられ、水素終端効果の減少を抑えることができる。
以上、説明したように、実施の形態４によれば、実施の形態３と同様の効果を得ることができる。
（実施の形態５）
次に、実施の形態５にかかる半導体装置の製造方法について説明する。図１５は、実施の形態５にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態５にかかる半導体装置の製造方法が実施の形態３にかかる半導体装置の製造方法と異なる点は、レーザーアニールの後、電子線照射の前に、不純物活性化のための第１炉アニールを行う点である。実施の形態５にかかる半導体装置の製造方法は、基板裏面から深い領域に注入された例えばプロトンを活性化させる場合（例えば複数段のＦＳ層を備えたｐｉｎダイオードを作製する場合）に有用である。
具体的には、まず、実施の形態３と同様に、おもて面素子構造の形成（ステップＳ４１）、裏面研削（ステップＳ４２）、水素イオン注入（ステップＳ４３）、ｎ型不純物イオン注入（ステップＳ４４）およびレーザーアニール（ステップＳ４５）を順に行う。ステップＳ４３においては、実施の形態２と同様に、複数回の水素イオン注入により、基板裏面から例えば３μｍ以上、特に１０μｍ以上程度の深い領域に配置されるｎ型ＦＳ層の形成領域に水素が注入され、かつ基板裏面からｎ型ＦＳ層よりも浅い領域に水素注入領域が形成される。次に、不純物活性化のための炉アニール（第１炉アニール）を行う（ステップＳ４６）。第１炉アニールの条件は、例えば実施の形態２の第１炉アニールと同様であってもよい。この第１炉アニールによって、基板裏面から深い位置に注入されたプロトンが活性化され、例えば複数段のｎ型ＦＳ層が形成される。その後、実施の形態３と同様に、電子線照射（ステップＳ４７）、欠陥を形成するための炉アニール（第２炉アニール）（ステップＳ４８）および裏面電極の形成（ステップＳ４９）を順に行うことで、ｐｉｎダイオードが完成する。
以上、説明したように、実施の形態５によれば、実施の形態１〜４と同様の効果を得ることができる。
（実施の形態６）
次に、実施の形態６にかかる半導体装置の製造方法について説明する。図１６は、実施の形態６にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態６にかかる半導体装置の製造方法が実施の形態５にかかる半導体装置の製造方法と異なる点は、レーザーアニールの後、第１炉アニールの前に、水素イオン注入を行う点である。
具体的には、まず、実施の形態５と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ５１、Ｓ５２）。その後、ｎ型不純物イオン注入（ステップＳ５３）、レーザーアニール（ステップＳ５４）、水素イオン注入（ステップＳ５５）、第１炉アニール（ステップＳ５６）、電子線照射（ステップＳ５７）、第２炉アニール（ステップＳ５８）および裏面電極の形成（ステップＳ５９）を順に行うことで、ｐｉｎダイオードが完成する。ｎ型不純物イオン注入、レーザーアニール、水素イオン注入、第１炉アニール、電子線照射、第２炉アニールおよび裏面電極の形成の条件は実施の形態５と同様である。
以上、説明したように、実施の形態６によれば、実施の形態４，５と同様の効果を得ることができる。
（実施の形態７）
次に、実施の形態７にかかる半導体装置の製造方法について説明する。図１７は、実施の形態７にかかる半導体装置の製造方法の概要を示すフローチャートである。図１８〜２４は、実施の形態７にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態７にかかる半導体装置の製造方法は、実施の形態２を適用して、基板裏面から深い領域にｎ型ＦＳ層を備えたＩＧＢＴ（例えば図２４参照）を作製する方法である。ＩＧＢＴを作製する場合においても、実施の形態２と同様に、ｎ型ＦＳ層４０の形成領域に水素を注入する水素イオン注入５４によって、基板裏面からｎ型ＦＳ層４０よりも浅い領域に水素注入領域を形成することができ、キャリアライフタイムの調整が可能である。実施の形態７にかかる半導体装置の製造方法は、リンや砒素といった水素よりも飛程が短い元素のイオン注入によって不純物を導入することができない基板裏面から深い領域にｎ型ＦＳ層を形成する場合に有用である。
具体的には、まず、図１８に示すように、ｎ-型ドリフト層３１となるｎ-型半導体基板のおもて面側に、例えば、一般的なＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造と、エミッタ電極３８、終端耐圧構造（不図示）およびパッシベーション膜（不図示）などからなるおもて面素子構造を形成する（ステップＳ６１）。ＭＯＳゲート構造は、ｐ型ベース層３２、トレンチ３３、ゲート絶縁膜３４、ゲート電極３５およびｎ+型エミッタ領域３６からなる。符号３７は層間絶縁膜である。次に、図１９に示すように、ｎ-型半導体基板を裏面側から研削していき、半導体装置として用いる製品厚さの位置３１ａまで研削する（ステップＳ６２）。
次に、図２０に示すように、ｎ-型半導体基板の研削後の裏面側から例えばボロン（Ｂ）などのｐ型不純物をイオン注入（以下、ｐ型不純物イオン注入とする：第２注入工程）５１し、ｐ+型コレクタ層３９の形成領域にｐ型不純物５２を導入する（ステップＳ６３）。図２０において×印はｐ+型コレクタ層３９の形成領域に導入されたｐ型不純物５２を表している。次に、図２１に示すように、レーザーアニール５３により、ｎ-型半導体基板の裏面側に注入されたｐ型不純物５２を活性化させる（ステップＳ６４）。これにより、ｎ-型半導体基板の裏面の表面層にｐ+型コレクタ層３９が形成される。
次に、図２２に示すように、ｎ-型半導体基板の研削後の裏面側から水素イオン注入５４を行い、ｎ-型ドリフト層３１の内部のｎ型ＦＳ層４０の形成領域に水素を注入する（ステップＳ６５）。ステップＳ６５の水素イオン注入として、例えば実施の形態２と同様にプロトン注入を行う。ステップＳ６５においては、基板裏面からの深さが異なる複数のｎ型ＦＳ層４０を形成するために、加速エネルギーを種々変更して複数回の水素イオン注入を行ってもよい。この水素イオン注入５４により、ｎ型ＦＳ層４０よりも基板裏面から浅い領域に水素注入領域が形成される。図２２において×印は欠陥５５を表している。
次に、図２３に示すように、水素原子をイオン化して水素誘起ドナーを生成するための炉アニールにより、水素注入領域の内部の水素原子の水素誘起ドナー生成を促進してｎ型ＦＳ層４０となるドナー層を形成する（ステップＳ６６）。ステップＳ６６の炉アニールの条件は、例えば実施の形態２の第１炉アニールと同様であってもよい。その後、図２４に示すように、ｎ-型半導体基板の裏面に、裏面電極としてｐ+型コレクタ層３９に接するコレクタ電極４１を形成することで（ステップＳ６７）、水素誘起ドナーからなるｎ型ＦＳ層４０を備えたＩＧＢＴが完成する。
ｐ+型コレクタ層３９をボロンイオン注入により形成すると、ｐ+型コレクタ層３９とその近辺の半導体基板には、空孔や複空孔といった格子欠陥が残留する。ｐ+型コレクタ層３９形成後に水素イオンを注入すると、残留した格子欠陥によるダングリングボンドを水素が終端する。これにより、ｐ+型コレクタ層３９のライフタイムが増加し、正孔の注入効率を高くすることができる。その結果、ＩＧＢＴのオン電圧を下げることが可能となる。
上述したように、ｐ+型コレクタ層３９を活性化させるためのレーザーアニール５３後に、ｎ型ＦＳ層４０を形成するための水素イオン注入５４および炉アニールを行う。このため、ｎ型ＦＳ層４０はレーザーアニール５３のばらつきによる悪影響を受けない。このため、水素イオン注入５４および炉アニールによって得られる所望のｎ型ＦＳ層４０の不純物濃度分布や拡散深さが変わることを防止することができる。
以上、説明したように、実施の形態７によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態８）
次に、実施の形態８にかかる半導体装置の製造方法について説明する。図２５は、実施の形態８にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態８にかかる半導体装置の製造方法が実施の形態７にかかる半導体装置の製造方法と異なる点は、裏面研削の後、ｐ型不純物イオン注入の前に、水素イオン注入を行う点である。水素イオン注入と、ｐ型不純物イオン注入およびレーザーアニールとを順番を入れ替えた場合においても、実施の形態７と同様に、基板裏面から深い領域にｎ型ＦＳ層を形成するとともに、基板裏面からｎ型ＦＳ層よりも浅い領域に形成された水素注入領域の水素ドーズ量に基づいてキャリアライフタイムを調整することができる。
具体的には、まず、実施の形態７と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ７１，Ｓ７２）。次に、水素イオン注入（ステップＳ７３）、ｐ型不純物イオン注入（ステップＳ７４）、レーザーアニール（ステップＳ７５）、炉アニール（ステップＳ７６）および裏面電極の形成（ステップＳ７７）を順に行うことで、ｎ型ＦＳ層を備えたＩＧＢＴが完成する。水素イオン注入、ｐ型不純物イオン注入、レーザーアニール、炉アニールおよび裏面電極の形成の条件は実施の形態７と同様である。
以上、説明したように、実施の形態８によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態９）
次に、実施の形態９にかかる半導体装置の製造方法について説明する。図２６は、実施の形態９にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態９にかかる半導体装置の製造方法が実施の形態８にかかる半導体装置の製造方法と異なる点は、ｎ型不純物イオン注入およびレーザーアニールにより、基板裏面から浅い領域にｎ型ＦＳ層を形成する点である。実施の形態９にかかる半導体装置の製造方法は、リンや砒素といった水素よりも飛程が短い元素のイオン注入によって不純物を導入可能な基板裏面から浅い領域にｎ型ＦＳ層を形成する場合に有用である。
具体的には、まず、実施の形態８と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ８１，Ｓ８２）。次に、ｎ-型半導体基板の研削後の裏面側から水素イオン注入を行い、基板裏面から所定深さで水素注入領域を形成する（ステップＳ８３）。ステップＳ８３の水素イオン注入においては、実施の形態１と同様に、水素注入領域のみが形成される。この水素イオン注入の条件は、例えば実施の形態１と同様である。次に、ｎ-型半導体基板の裏面側から例えばリンなどのｎ型不純物をイオン注入し（ｎ型不純物イオン注入）、ｎ型ＦＳ層の形成領域にｎ型不純物を導入する（ステップＳ８４）。
次に、ｐ型不純物イオン注入により、ｐ+型コレクタ層の形成領域にｐ型不純物を導入する（ステップＳ８５）。次に、レーザーアニールにより、ｎ-型半導体基板の裏面側に注入されたｎ型不純物およびｐ型不純物を活性化させる（ステップＳ８６）。これにより、ｎ-型半導体基板の裏面の表面層にｐ+型コレクタ層が形成され、基板裏面からｐ+型コレクタ層よりも深い領域にｎ型ＦＳ層が形成される。その後、裏面電極の形成を行うことで（ステップＳ８７）、ｎ型ＦＳ層を備えたＩＧＢＴが完成する。ｐ型不純物イオン注入および裏面電極の形成の条件は、実施の形態８と同様であってもよい。なお、ｎ型不純物を導入するステップＳ８４と、ｐ型不純物を導入するステップＳ８５とを、入れ替えても構わない。
以上、説明したように、実施の形態９によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態１０）
次に、実施の形態１０にかかる半導体装置の製造方法について説明する。図２７は、実施の形態１０にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態１０にかかる半導体装置の製造方法が実施の形態９にかかる半導体装置の製造方法と異なる点は、ｎ型不純物イオン注入とｐ型不純物イオン注入との間に、水素イオン注入を行う点である。
具体的には、まず、実施の形態９と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ９１，Ｓ９２）。次に、ｎ型不純物イオン注入（ステップＳ９３）、水素イオン注入（ステップＳ９４）、ｐ型不純物イオン注入（ステップＳ９５）、レーザーアニール（ステップＳ９６）および裏面電極の形成（ステップＳ９７）を順に行うことで、ｎ型ＦＳ層を備えたＩＧＢＴが完成する。ｎ型不純物イオン注入、水素イオン注入、ｐ型不純物イオン注入、レーザーアニールおよび裏面電極の形成の条件は実施の形態９と同様である。なお、ｎ型不純物を導入するステップＳ９３と、ｐ型不純物を導入するステップＳ９５とを、入れ替えても構わない。
以上、説明したように、実施の形態１０によれば、実施の形態９と同様の効果を得ることができる。
（実施の形態１１）
次に、実施の形態１１にかかる半導体装置の製造方法について説明する。図２８は、実施の形態１１にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態１１にかかる半導体装置の製造方法が実施の形態９にかかる半導体装置の製造方法と異なる点は、ｐ型不純物イオン注入とレーザーアニールとの間に、水素イオン注入を行う点である。
具体的には、まず、実施の形態９と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ１０１，Ｓ１０２）。次に、ｎ型不純物イオン注入（ステップＳ１０３）、ｐ型不純物イオン注入（ステップＳ１０４）、水素イオン注入（ステップＳ１０５）、レーザーアニール（ステップＳ１０６）および裏面電極の形成（ステップＳ１０７）を順に行うことで、ｎ型ＦＳ層を備えたＩＧＢＴが完成する。ｎ型不純物イオン注入、ｐ型不純物イオン注入、水素イオン注入、レーザーアニールおよび裏面電極の形成の条件は実施の形態９と同様である。ｎ型不純物イオン注入とｐ型不純物イオン注入との順番を入れ替えてもよい。
以上、説明したように、実施の形態１１によれば、実施の形態９，１０と同様の効果を得ることができる。
（実施の形態１２）
次に、実施の形態１２にかかる半導体装置の製造方法について説明する。図２９Ａは、実施の形態１２にかかる半導体装置の製造方法の概要を示すフローチャートである。図２９Ｂは、実施の形態１２にかかる半導体装置の構造の一例を示す平面図である。図２９Ｃは、図２９Ｂにおける切断線Ａ−Ａ'の断面構造を示す断面図である。実施の形態１２にかかる半導体装置の製造方法は、実施の形態２を適用して、同一のｎ-型半導体基板上に、ｎ型ＦＳ層４０を備えたＩＧＢＴと還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）とを設けた逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ−ＩＧＢＴ）を作製する方法である。
ＲＣ−ＩＧＢＴを作製する場合においても、実施の形態２と同様に、ｎ型ＦＳ層４０の形成領域に水素を注入する水素イオン注入によって、基板裏面からｎ型ＦＳ層４０よりも浅い領域に水素注入領域を形成することができる。これにより、漏れ電流を低減させることができる。実施の形態１２にかかる半導体装置の製造方法は、イオン注入によって不純物を導入することができない基板裏面から深い領域にｎ型ＦＳ層４０を形成する場合に有用である。
具体的には、まず、ｎ-型ドリフト層３１となるｎ-型半導体基板のおもて面側に、ＩＧＢＴの一般的なＭＯＳゲート構造と、ＦＷＤのｐ型アノード層２、エミッタ電極３８とアノード電極とを兼ねるおもて面電極（以下、エミッタ電極３８）、終端耐圧構造およびパッシベーション膜などからなるおもて面素子構造を形成する（ステップＳ１１０）。ＭＯＳゲート構造は、ｐ型ベース層３２、トレンチ３３、ゲート絶縁膜３４、ゲート電極３５およびｎ+型エミッタ領域３６からなる。符号３７は層間絶縁膜である。次に、裏面研削を行う（ステップＳ１１１）。次に、ｎ-型半導体基板の研削後の裏面側からのｐ型不純物イオン注入により、ｐ+型コレクタ層３９の形成領域にｐ型不純物を導入する（ステップＳ１１２）。次に、ｎ-型半導体基板の研削後の裏面側からのｎ型不純物イオン注入により、ｎ+型カソード層４の形成領域にｎ型不純物を導入する（ステップＳ１１３）。
次に、レーザーアニールにより、ｎ-型半導体基板の裏面側に注入されたｎ型不純物およびｐ型不純物を活性化させる（ステップＳ１１４）。これにより、ｎ-型半導体基板の裏面の表面層にｐ+型コレクタ層３９が選択的に形成されるとともに、基板主面に平行な方向にｐ+型コレクタ層３９と並列に、かつｐ+型コレクタ層３９に接するｎ+型カソード層４が形成される。次に、ｎ-型半導体基板の研削後の裏面側から水素イオン注入を行い、ｎ-型ドリフト層３１の内部のｎ型ＦＳ層４０の形成領域に水素を注入する（ステップＳ１１５）。ステップＳ１１５の水素イオン注入として、例えば実施の形態２と同様にプロトン注入を行う。この水素イオン注入により、ｎ型ＦＳ層４０よりも基板裏面から浅い領域に水素注入領域が形成される。
次に、ｎ-型半導体基板に導入された水素原子をイオン化して水素誘起ドナーを生成するための第１炉アニールにより、水素誘起ドナー生成を促進してｎ型ＦＳ層４０となるドナー層を形成する（ステップＳ１１６）。次に、基板裏面からｎ型ＦＳ層４０よりも浅い領域にライフタイムキラー（欠陥や不純物）を導入するための電子線照射またはヘリウム（Ｈｅ）のイオン注入（以下、ヘリウムイオン注入とする）を行った後（ステップＳ１１７）、第２炉アニールを行う（ステップＳ１１８）。これにより、水素注入領域の水素ドーズ量に基づく適切なオン電圧および逆回復損失となるようにキャリアライフタイムが調整される。その後、コレクタ電極とカソード電極とを兼ねる、ｐ+型コレクタ層３９およびｎ+型カソード層４に接する裏面電極４１を形成することで（ステップＳ１１９）、ＲＣ−ＩＧＢＴが完成する。
裏面研削、ｎ型不純物イオン注入、水素イオン注入および第１炉アニールの条件は、例えば実施の形態２と同様であってもよい。ｐ型不純物イオン注入およびレーザーアニールの条件は、例えば実施の形態７と同様であってもよい。ステップＳ１１７において電子線照射を行う場合、ステップＳ１１７，Ｓ１１８の電子線照射および第２炉アニールの条件は、実施の形態２と同様であってもよい。ＦＷＤのソフトリカバリー化を図ることができる。ステップＳ１１７においてヘリウムイオン注入を行う場合、ステップＳ１１７，Ｓ１１８のヘリウムイオン注入および第２炉アニールの条件は、後述する実施の形態１６と同様であってもよい。また、レーザーアニールの後に水素イオン注入を行うため、ｎ型ＦＳ層４０はレーザーアニールのばらつきによる悪影響を受けない。
以上、説明したように、実施の形態１２によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態１３）
次に、実施の形態１３にかかる半導体装置の製造方法について説明する。図３０は、実施の形態１３にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態１３にかかる半導体装置の製造方法が実施の形態１２にかかる半導体装置の製造方法と異なる点は、ｎ型不純物イオン注入およびレーザーアニールによりｎ型ＦＳ層を形成する点である。実施の形態１３にかかる半導体装置の製造方法は、イオン注入によって不純物を導入可能な基板裏面から浅い領域にｎ型ＦＳ層を形成する場合に有用である。
具体的には、まず、実施の形態１２と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ１２０，Ｓ１２１）。次に、ｎ-型半導体基板の研削後の裏面側から水素イオン注入を行い、基板裏面から所定深さで水素注入領域を形成する（ステップＳ１２２）。ステップＳ１２２の水素イオン注入においては、実施の形態１と同様に、水素注入領域のみが形成される。この水素イオン注入の条件は、例えば実施の形態１と同様である。次に、ｎ-型半導体基板の裏面側から例えばリンなどのｎ型不純物をイオン注入し（以下、第１ｎ型不純物イオン注入とする）、ｎ型ＦＳ層の形成領域にｎ型不純物を導入する（ステップＳ１２３）。
次に、ｐ型不純物イオン注入により、ｐ+型コレクタ層の形成領域にｐ型不純物を導入する（ステップＳ１２４）。次に、ｎ-型半導体基板の裏面側からｎ型不純物をイオン注入し（以下、第２ｎ型不純物イオン注入とする）、ｎ+型カソード層の形成領域にｎ型不純物を導入する（ステップＳ１２５）。次に、レーザーアニールにより、ｎ-型半導体基板の裏面側に注入されたｎ型不純物およびｐ型不純物を活性化させる（ステップＳ１２６）。これにより、ｎ-型半導体基板の裏面の表面層にｐ+型コレクタ層およびｎ+型カソード層が形成され、基板裏面からｐ+型コレクタ層よりも深い領域にｎ型ＦＳ層が形成される。
その後、ライフタイムキラー照射（ステップＳ１２７）、炉アニール（ステップＳ１２８）および裏面電極の形成（ステップＳ１２９）を順に行うことで、ＲＣ−ＩＧＢＴが完成する。第１ｎ型不純物イオン注入の条件は、実施の形態９のｎ型不純物イオン注入と同様であってもよい。ｐ型不純物イオン注入、第２ｎ型不純物イオン注入、レーザーアニール、ライフタイムキラー照射および裏面電極の形成の条件は、実施の形態１２と同様であってもよい。炉アニールの条件は、実施の形態１２の第２炉アニールと同様であってもよい。また、水素イオン注入は、裏面研削の後、レーザーアニールの前までに行えばよく、裏面研削の後、レーザーアニールの前までのいずれのタイミングに行ってもよい。特に、水素により裏面のリンあるいはボロンのイオン注入によって残留した空孔、複空孔等の格子欠陥によるダングリングボンドを終端する効果を奏する。その結果、ＩＧＢＴの正孔注入、ダイオードの電子注入効率を、それぞれ増加させることができる。
以上、説明したように、実施の形態１３によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態１４）
次に、実施の形態１４にかかる半導体装置の製造方法について説明する。図３１は、実施の形態１４にかかる半導体装置の製造方法の概要を示すフローチャートである。図３２は、実施の形態１４にかかる半導体装置の製造方法によって製造される半導体装置の一例を示す断面図である。実施の形態１４にかかる半導体装置の製造方法は、実施の形態１を適用して、図３２に示す逆阻止型ＩＧＢＴ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ−ＩＧＢＴ）を作製する方法である。ＲＢ−ＩＧＢＴのｐ+型コレクタ層６８の内部に、水素誘起ドナー生成を促進させた水素注入層７０を形成することにより、逆漏れ電流を低減させることができる。
具体的には、ｎ-型ドリフト層６１となるｎ-型半導体基板のおもて面側に、例えば、一般的なＭＯＳゲート構造、エミッタ電極６７と、ｐ型分離拡散層７３、終端耐圧構造およびパッシベーション膜（不図示）などからなるおもて面素子構造を形成する（ステップＳ１３１）。ＭＯＳゲート構造は、ｐ型ベース層６２、ｎ+型エミッタ領域６３、ゲート絶縁膜６４およびゲート電極６５からなる。終端耐圧構造は、ｐ型ガードリング領域７１およびフィールドプレート７２からなる。ｐ型分離拡散層７３の深さは、例えばｐ型ベース層６２やｐ型ガードリング領域７１の深さよりも深い。符号６６は層間絶縁膜である。
次に、ｎ-型半導体基板を裏面側から研削していき、半導体装置として用いる製品厚さの位置まで研削する（ステップＳ１３２）。ステップＳ１３２においては、ｎ-型半導体基板の研削後の裏面にｐ型分離拡散層７３を露出させる。これにより、ｐ型分離拡散層７３は、基板おもて面から裏面に貫通するように配置され、かつ後の工程においてｐ+型コレクタ層６８に接する。次に、ｐ型不純物イオン注入により、ｐ+型コレクタ層６８の形成領域にｐ型不純物を導入する（ステップＳ１３３）。次に、レーザーアニール５３により、ｎ-型半導体基板の裏面側に注入されたｐ型不純物を活性化させる（ステップＳ１３４）。これにより、ｎ-型半導体基板の裏面の表面層に、ｐ型分離拡散層７３に接するｐ+型コレクタ層６８が形成される。
次に、水素イオン注入により、ｐ+型コレクタ層６８の内部に水素注入領域を形成する（ステップＳ１３５）。次に、水素原子をイオン化して水素誘起ドナーを生成するための炉アニールにより、水素注入領域の内部の水素原子の水素誘起ドナー生成を促進させ、ｐ+型コレクタ層６８の内部に水素注入層７０を形成する（ステップＳ１３６）。その後、ｐ+型コレクタ層６８に接するコレクタ電極６９を形成することで（ステップＳ１３７）、ＲＢ−ＩＧＢＴが完成する。裏面研削、水素イオン注入および炉アニールの条件は、実施の形態１と同様であってもよい。ｐ型不純物イオン注入、レーザーアニールおよび裏面電極の形成の条件は、実施の形態７と同様であってもよい。
ＲＢ−ＩＧＢＴの場合、注入した水素が、裏面のｐ+型コレクタ層６８で、空孔や複空孔といった格子欠陥によるダングリングボンドを終端する効果を奏する。その結果、裏面のｐ+型コレクタ層６８とｎ-型ドリフト層６１との間のｐｎ接合に逆バイアス電圧が印加されたときの漏れ電流（逆漏れ電流という）を低減することができる。
以上、説明したように、実施の形態１４によれば、実施の形態１〜６と同様の効果を得ることができる。
（実施の形態１５）
次に、実施の形態１５にかかる半導体装置の製造方法について説明する。図３３は、実施の形態１５にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態１５にかかる半導体装置の製造方法が実施の形態１４にかかる半導体装置の製造方法と異なる点は、裏面研削の後、ｐ型不純物イオン注入の前に、水素イオン注入を行う点である。すなわち、水素イオン注入と、ｐ型不純物イオン注入およびレーザーアニールとの順番を入れ替えてもよい。
具体的には、まず、実施の形態１４と同様に、おもて面素子構造の形成および裏面研削を順に行う（ステップＳ１４１，Ｓ１４２）。次に、水素イオン注入（ステップＳ１４３）、ｐ型不純物イオン注入（ステップＳ１４４）、レーザーアニール（ステップＳ１４５）、炉アニール（ステップＳ１４６）および裏面電極の形成（ステップＳ１４７）を順に行うことで、ＲＢ−ＩＧＢＴが完成する。ステップＳ１４３においては、ｐ+型コレクタ層６８の形成領域に水素注入領域が形成されるように水素イオン注入を行えばよい。水素イオン注入、ｐ型不純物イオン注入、レーザーアニール、炉アニールおよび裏面電極の形成の条件は実施の形態１４と同様である。また、例えばジボラン（Ｂ2Ｈ6）などのｐ型不純物と水素とを含む混合ガスをイオン源とするイオン注入により、水素イオン注入およびｐ型不純物イオン注入を同時に行ってもよい。
以上、説明したように、実施の形態１５によれば、実施の形態１４と同様の効果を得ることができる。
（実施の形態１６）
次に、実施の形態１６にかかる半導体装置の製造方法について説明する。図３４，３５は、実施の形態１６にかかる半導体装置の製造方法の概要を示す説明図である。実施の形態１６にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ヘリウム（Ｈｅ）のイオン注入（以下、ヘリウムイオン注入とする）８１および水素イオン注入８２によってキャリアライフタイムを調整している点である。具体的には、実施の形態１６にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法において、電子線照射に代えてヘリウムイオン注入８１を行ってもよいし、電子線照射の前または後にヘリウムイオン注入８１を行ってもよい。
図３４（ａ）には、実施の形態１６にかかる半導体装置の製造方法によって作製されるｐｉｎダイオードの不純物濃度分布の一例を示す。図３４（ｂ），３４（ｃ），３５には、実施の形態１６にかかる半導体装置の製造途中におけるキャリアライフタイム分布を示す。図３４において深さ＝０μｍは、ｎ-型半導体基板のおもて面位置（すなわちｐ型アノード層２とアノード電極との界面）である（図３５においても同様）。図３４（ａ）に示すｐｉｎダイオードにおいて、ｐ型アノード層２とｎ-型ドリフト層１との間のｐｎ接合からｎ型ＦＳ層２１のアノード側の部分までの領域（２本の縦点線に挟まれた領域）は、定格電流印加時に空乏化する領域（以下、空乏化領域とする）８０である。
このようなｐｉｎダイオードを作製するにあたって、まず、実施の形態１と同様に、おもて面素子構造の形成工程を行う（ステップＳ１）。次に、図３４（ｂ）に示すように、電子線照射（ステップＳ２）に代えて、または電子線照射の前後に、アノード側からｎ-型半導体基板に、例えばサイクロトロン（加速器）によって加速させたヘリウムイオンを注入（ヘリウムイオン注入８１）する。これにより、基板裏面から所定の深さまでの領域（以下、欠陥領域とする）８３ａに欠陥が形成され、ｎ-型半導体基板のおもて面側（アノード側）のキャリアライフタイムがｎ-型半導体基板の裏面側（カソード側）のキャリアライフタイムよりも短くなる。欠陥領域８３ａのキャリアライフタイム分布は、キャリアライフタイムが短くなる方向に１つのピークをもつ幅の広い分布（ブロードな分布）になる。このため、欠陥領域８３ａは、空乏化領域８０にオーバーラップ（重なる）する深さにまで達する。
次に、実施の形態１と同様に、炉アニールからｎ型不純物イオン注入までの工程（ステップＳ３〜Ｓ５）を順に行う。次に、図３４（ｃ）に示すように、実施の形態１と同様に水素イオン注入８２（ステップＳ６）を行うことにより水素注入領域２２を形成し、欠陥領域８３ａ（点線）の、空乏化領域８０にオーバーラップした部分８４の欠陥を回復させる。例えば、上述したように欠陥領域８３ａが空乏化領域８０にオーバーラップした状態では漏れ電流（回復ピーク電流Ｉｒｐ）が増加するが、水素イオン注入８２によって水素注入領域２２を形成することにより、水素注入領域２２の幅よりも基板おもて面側および裏面側へそれぞれ４０μｍ程度広い範囲のキャリアライフタイムが回復する。これによって、欠陥領域８３ａの、空乏化領域８０にオーバーラップした部分８４のキャリアライフタイムがほぼヘリウムイオン注入８１前の状態に戻り、水素イオン注入８２後の欠陥領域８３ｂ（実線）の幅は空乏化領域８０とオーバーラップしない狭い幅になる。したがって、漏れ電流を低減させることができる。
また、図３５に示すように、ヘリウムイオン注入８１によってキャリアライフタイムの短い欠陥領域８３ｃ（点線）を形成し、その一部を水素イオン注入８２によって回復させることで、ヘリウムイオン注入８１単独で同じ量のライフタイムキラーを導入した領域８３ａ（実線）と同程度のキャリアライフタイムに戻すことができる。また、ｐｉｎダイオードの特性が改質され、ヘリウムイオン注入８１単独でライフタイムキラーを形成する場合よりも漏れ電流を低減させることができる可能性がある。通常、粒子系のライフタイムキラーを形成する場合、粒子照射後に水素雰囲気で熱処理することで、漏れ電流の増加に大きく寄与するエネルギーバンドの中心付近のエネルギー準位の欠陥を選択的に除去する。この水素雰囲気での熱処理によって得られる効果が水素イオン注入８２によっても得られるものと推測される。水素イオン注入８２の後、実施の形態１と同様に、レーザーアニール（ステップＳ７）以降の工程を順に行うことで、ｐｉｎダイオードが完成する。
図３４（ａ）に示すようにｎ型ＦＳ層２１を備えたｐｉｎダイオードを作製する場合、実施の形態２に実施の形態１６を適用すればよい。また、実施の形態３〜１５に実施の形態１６を適用してもよい。
以上、説明したように、実施の形態１６によれば、実施の形態１〜１５と同様の効果を得ることができる。
以上において本発明では、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、ダイオードを例に説明しているが、半導体領域内のキャリアライフタイムを局所的に制御する必要があるさまざまな装置に適用可能である。また、上述した実施の形態２に示す製造工程にしたがって、実施の形態１にかかる半導体装置を作製してもよい。すなわち、実施の形態２において、基板裏面側のキャリアライフタイムを長くしたい部分を狙って水素イオン注入を行ってもよい。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバータやインバータなどの電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ-型ドリフト層
２ ｐ型アノード層
３ アノード電極
４ ｎ+型カソード層
５ カソード電極
６，２２ 水素注入領域
１１ 電子線照射
１２ 欠陥
１３ ｎ型不純物イオン注入
１４ 水素イオン注入
２１ ｎ型フィールドストップ層

Claims (21)

  1. キャリアのライフタイムが局所的に制御された半導体装置であって、
    第１導電型の半導体基板に形成され、当該半導体基板を構成する原子の原子間結合が切断された未結合手を有する欠陥と、
    前記半導体基板の裏面側に形成され、前記半導体基板のおもて面側よりも水素濃度が高い高水素濃度領域と、
    を備え、
    前記高水素濃度領域では、前記半導体基板の前記高水素濃度領域以外の領域よりも前記欠陥が少なく、前記半導体基板のおもて面側よりもキャリアのライフタイムが長くなっていることを特徴とする半導体装置。
  2. 前記高水素濃度領域のキャリア濃度は、前記半導体基板のおもて面側のキャリア濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板のおもて面側に対する前記高水素濃度領域のキャリア濃度の増加は水素誘起ドナーによることを特徴とする請求項２に記載の半導体装置。
  4. 前記高水素濃度領域では、水素原子によって前記未結合手が終端されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体基板のおもて面の表面層に設けられた第２導電型層と、
    前記半導体基板の裏面の表面層に設けられた第１導電型または第２導電型のコンタクト層と、をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記半導体装置がダイオードであり、
    前記コンタクト層が第１導電型であり、
    前記高水素濃度領域が前記ダイオードのフィールドストップ層であることを特徴とする請求項５に記載の半導体装置。
  7. 前記半導体装置が前記第２導電型層の表面に金属−酸化膜−半導体からなる絶縁ゲートを備える絶縁ゲート型バイポーラトランジスタであり、
    前記コンタクト層が第２導電型であり、
    前記高水素濃度領域が前記絶縁ゲート型バイポーラトランジスタのフィールドストップ層であることを特徴とする請求項５に記載の半導体装置。
  8. 複数の前記フィールドストップ層を備え、
    前記半導体基板のおもて面側のキャリアのライフタイムは、前記半導体基板の裏面から最も深い前記フィールドストップ層よりも前記半導体基板の裏面側の浅い部分のキャリアのライフタイムより短いことを特徴とする請求項６または７に記載の半導体装置。
  9. 前記高水素濃度領域の水素濃度は、バルク単結晶の水素濃度よりも高いことを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
  10. キャリアのライフタイムが局所的に制御された半導体装置の製造方法であって、
    半導体基板のおもて面側から電子線を照射し、前記半導体基板を構成する原子の原子間結合を切断して未結合手を生じさせることにより前記半導体基板に欠陥を形成する電子線照射工程と、
    前記電子線照射工程の前または後に、前記半導体基板の裏面側から水素原子を注入して、前記半導体基板の裏面側の水素濃度を前記半導体装置の製造を開始する前の前記半導体基板の水素濃度よりも高くする第１注入工程と、を含み、
    前記水素原子を注入した領域内の前記欠陥の未結合手を前記水素原子で終端させることにより、前記水素原子を注入した領域のキャリアのライフタイムを、前記水素原子を注入した領域以外の前記半導体基板のキャリアのライフタイムよりも長くすることを特徴とする半導体装置の製造方法。
  11. 前記電子線照射工程後、前記半導体基板の裏面側から不純物を注入する第２注入工程をさらに含み、
    前記第１注入工程は、前記第２注入工程と同時に行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第１注入工程後、かつ前記第２注入工程後に、前記半導体基板の裏面側からレーザーを照射して前記不純物を活性化させるレーザー照射工程をさらに含み、
    前記第１注入工程では、前記レーザーの侵入深さ以下の深さで前記水素原子を注入することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 第１導電型の前記半導体基板のおもて面の表面層に第２導電型層を形成する工程をさらに含み、
    前記第２注入工程では、第１導電型の前記不純物を注入して、前記半導体基板の裏面の表面層に第１導電型層を形成することを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
  14. 半導体基板の一方の主面に素子構造を形成する素子表面構造形成工程と、
    前記半導体基板に荷電粒子線を照射して、前記半導体基板を構成する原子の原子間結合を切断して未結合手を生じさせることにより前記半導体基板に欠陥を形成する荷電粒子線照射工程と、
    前記半導体基板の他方の主面側から水素原子を注入して、前記半導体基板の他方の主面側の水素濃度を半導体装置の製造を開始する前の前記半導体基板の水素濃度よりも高くする第１注入工程と、を含み、
    前記水素原子を注入した領域内の前記欠陥の未結合手を前記水素原子で終端させることにより、前記水素原子を注入した領域のキャリアのライフタイムを、前記水素原子を注入した領域以外の前記半導体基板のキャリアのライフタイムよりも長くすることを特徴とする半導体装置の製造方法。
  15. 前記荷電粒子線照射工程を、前記第１注入工程の後に行うことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記素子表面構造形成工程の後、前記第１注入工程の前に、前記半導体基板を前記他方の主面から研削し、前記半導体基板を薄板化する薄板化工程を含むことを特徴とする請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記第１注入工程では、前記半導体基板の研削面から前記水素原子を注入することを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記第１注入工程の後、アニールを行い、前記水素原子を注入した領域に当該水素原子による水素誘起ドナー層を形成する第１炉アニール工程をさらに含むこと特徴とする請求項１４〜１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記荷電粒子線照射工程は、前記半導体基板に荷電粒子線を照射した後にアニールを行う第２炉アニール工程を含むこと特徴とする請求項１４〜１８のいずれか一項に記載の半導体装置の製造方法。
  20. 前記第１注入工程では、前記水素原子の注入量が１×１０13／ｃｍ2以上であることを特徴とする請求項１０〜１９のいずれか一項に記載の半導体装置の製造方法。
  21. 前記第１注入工程では、前記水素原子の加速エネルギーが３ＭｅＶ以下であることを特徴とする請求項１０〜１９のいずれか一項に記載の半導体装置の製造方法。
JP2015523996A 2013-06-26 2014-06-17 半導体装置および半導体装置の製造方法 Active JP6037012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013134329 2013-06-26
JP2013134329 2013-06-26
PCT/JP2014/066069 WO2014208404A1 (ja) 2013-06-26 2014-06-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6037012B2 true JP6037012B2 (ja) 2016-11-30
JPWO2014208404A1 JPWO2014208404A1 (ja) 2017-02-23

Family

ID=52141746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523996A Active JP6037012B2 (ja) 2013-06-26 2014-06-17 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (2) US10546919B2 (ja)
EP (1) EP2930741B1 (ja)
JP (1) JP6037012B2 (ja)
KR (1) KR102206507B1 (ja)
CN (2) CN109065441B (ja)
WO (1) WO2014208404A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
CN104620391B (zh) 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
WO2014156849A1 (ja) 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6222140B2 (ja) 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
DE102015208097B4 (de) 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
US10128016B2 (en) * 2016-01-12 2018-11-13 Asml Netherlands B.V. EUV element having barrier to hydrogen transport
DE112017000064B4 (de) 2016-02-23 2026-02-05 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018168785A1 (ja) * 2017-03-13 2018-09-20 国立大学法人北陸先端科学技術大学院大学 ヘテロ接合型太陽電池の製造方法、ヘテロ接合型太陽電池およびヘテロ接合型結晶シリコン電子デバイス
JP6801775B2 (ja) * 2017-03-29 2020-12-16 富士電機株式会社 半導体装置の製造方法
DE112018003666B4 (de) * 2017-07-19 2025-02-06 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN110504167A (zh) * 2018-05-17 2019-11-26 上海先进半导体制造股份有限公司 绝缘栅双极型晶体管及其制造方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
IT201800007263A1 (it) * 2018-07-17 2020-01-17 Sensore ottico a bassa potenza per applicazioni di consumo, industriali e automobilistiche
DE112019008041B4 (de) * 2018-10-18 2026-02-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
CN119208363A (zh) * 2018-11-16 2024-12-27 富士电机株式会社 半导体装置及制造方法
CN112204710B (zh) * 2018-12-28 2024-07-09 富士电机株式会社 半导体装置及制造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7173312B2 (ja) * 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3772749A1 (en) 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Methods and devices related to radio frequency devices
WO2021049499A1 (ja) * 2019-09-11 2021-03-18 富士電機株式会社 半導体装置および製造方法
DE102019125676B3 (de) * 2019-09-24 2021-01-21 Infineon Technologies Ag Stromspreizgebiet enthaltende halbleitervorrichtung
DE112020001029B4 (de) 2019-10-11 2025-06-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
WO2021075330A1 (ja) * 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113892185B (zh) * 2019-12-18 2025-04-22 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2021099411A (ja) 2019-12-20 2021-07-01 ギガフォトン株式会社 極端紫外光集光ミラー、極端紫外光集光ミラーの製造方法、及び電子デバイスの製造方法
DE112021000038T5 (de) * 2020-01-17 2022-04-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US12354878B2 (en) 2020-03-13 2025-07-08 Mitsubishi Electric Corporation Semiconductor device having semiconductor substrate including hydrogen-related donor, and manufacturing method therefor
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
WO2022196768A1 (ja) * 2021-03-17 2022-09-22 富士電機株式会社 半導体装置
JP7574161B2 (ja) * 2021-09-22 2024-10-28 株式会社東芝 半導体装置
CN114496786A (zh) * 2021-12-27 2022-05-13 扬州扬杰电子科技股份有限公司 一种提高igbt静态与动态雪崩能力的制备方法
JP7767248B2 (ja) * 2022-09-12 2025-11-11 株式会社東芝 半導体装置及びその製造方法
CN116469917A (zh) * 2023-05-29 2023-07-21 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt芯片及其制备方法
CN118782656B (zh) * 2024-09-10 2024-12-24 赛晶亚太半导体科技(浙江)有限公司 一种具有有源区结构的半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016408A1 (en) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and its manufacturing method
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011049300A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置とその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JP5382098B2 (ja) * 2004-08-19 2014-01-08 富士電機株式会社 半導体装置の製造方法
DE102005063462B4 (de) * 2004-09-22 2017-10-12 Infineon Technologies Ag Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
JP5104314B2 (ja) * 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP4858527B2 (ja) * 2008-11-10 2012-01-18 トヨタ自動車株式会社 半導体装置の製造方法
US8330769B2 (en) * 2009-01-09 2012-12-11 Disney Enterprises, Inc. System and method for monochromatic tinting using saturation maps
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5156059B2 (ja) * 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5741716B2 (ja) * 2012-01-19 2015-07-01 富士電機株式会社 半導体装置およびその製造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104054178B (zh) * 2012-03-30 2017-09-08 富士电机株式会社 半导体装置的制造方法
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016408A1 (en) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and its manufacturing method
JP2009176892A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011049300A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置とその製造方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2014208404A1 (ja) 2014-12-31
KR102206507B1 (ko) 2021-01-22
CN104903997A (zh) 2015-09-09
US20200144360A1 (en) 2020-05-07
JPWO2014208404A1 (ja) 2017-02-23
EP2930741A4 (en) 2016-11-23
CN109065441B (zh) 2023-06-30
CN109065441A (zh) 2018-12-21
US10546919B2 (en) 2020-01-28
US20150311279A1 (en) 2015-10-29
KR20160023632A (ko) 2016-03-03
US10847609B2 (en) 2020-11-24
CN104903997B (zh) 2020-11-03
EP2930741A1 (en) 2015-10-14
EP2930741B1 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
JP6037012B2 (ja) 半導体装置および半導体装置の製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN101884106B (zh) 半导体模块
CN109075213B (zh) 半导体装置
US10431650B2 (en) Method of manufacturing semiconductor device
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
CN101405847B (zh) 处理含氧半导体晶片的方法及半导体元件
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
CN105280485B (zh) 制造包括场停止区的半导体器件的方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
CN109103247B (zh) 半导体装置及其制造方法
EP2654084A1 (en) Semiconductor device and process for production thereof
JP2010171057A (ja) 半導体装置およびその製造方法
CN108074977A (zh) 半导体装置及其制造方法
CN105830220B (zh) 半导体装置的制造方法
JP2018082007A (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP7718052B2 (ja) 半導体装置および半導体装置の製造方法
JP5565134B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6037012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250