JP6067400B2 - 半導体発光素子 - Google Patents

Description

本発明の実施形態は、半導体発光素子に関する。

ＬＥＤ（Light Emitting Diode）などの半導体発光素子として、例えばサファイア等の基板上に形成した結晶層を導電性基板に接合した後に、基板を除去した構造がある。半導体発光素子において、静電気放電（ＥＳＤ：electro-static discharge）への耐性の改善が求められている。

特開２００５−３２２８４７号公報

本発明の実施形態は、静電気放電耐性が高い半導体発光素子を提供する。

本発明の実施形態によれば、金属層と、積層構造体と、第１電極と、パッド電極と、第１導電層と、第２導電層と、第２電極と、絶縁層と、を含む半導体発光素子が提供される。前記金属層は、主面を有する。前記主面は、内側領域と、前記内側領域の外側に設けられた外側領域と、を含む。前記内側領域は、第１領域と第２領域とを含む。前記外側領域は、第３領域と第４領域とを含む。前記第１領域及び前記第２領域は、前記第３領域と前記第４領域との間に配置される。前記積層構造体は前記金属層の前記主面上に設けられている。前記積層構造体は、第１半導体層と、第２半導体層と、発光層と、を含む。前記第１半導体層は、第１導電形であり、前記第１領域の上に設けられた第１部分と、前記第２領域の上に設けられた第２部分と、前記第４領域の上に設けられた第３部分と、を含む。前記第２半導体層は、第２導電形であり、前記第１領域と前記第１部分との間に設けられ前記第３領域と重ならない。前記発光層は、前記第１部分と前記第２半導体層との間に設けられる。前記第１電極は、前記第２領域と前記第２部分との間に設けられる。前記第１電極は、前記第２部分と電気的に接続される。前記パッド電極は、前記第３領域の上に設けられる。前記第１導電層は、前記第２領域と前記第１電極との間、及び、前記第３領域と前記パッド電極との間に設けられる。前記第１導電層は、前記第１電極と前記パッド電極とを電気的に接続する。前記第２導電層は、第４領域の上に設けられる。前記第２導電層は、前記第１導電層と電気的に接続される。前記第２導電層は、前記第１半導体層から前記第２半導体層に向かう第１方向において前記第３部分と重なる重畳部と、前記第１方向において前記第３部分と重ならない非重畳部と、を含む。前記第２電極は、前記第１領域と前記第２半導体層との間に設けられる。前記第２電極は、前記第２半導体層及び前記金属層と電気的に接続される。前記絶縁層は、第１絶縁部と、第２絶縁部と、第３絶縁部と、第４絶縁部と、を含む。前記第１絶縁部は、前記第２領域と前記第１導電層との間に設けられる。前記第２絶縁部は、前記第３領域と前記第１導電層との間に設けられる。前記第３絶縁部は、前記第４領域と前記第２導電層との間に設けられる。前記第４絶縁部の一部は、前記重畳部と前記第３部分との間に配置される。前記第４絶縁部の前記一部は、前記第１方向において前記第３部分と直接接する。前記第２導電層は、前記第４絶縁部と前記第４領域との間に配置される。前記第２導電層は、前記第１方向に対して垂直な第２方向において前記第３絶縁部の一部と前記第２電極との間に配置される。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式図である。 第１の実施形態に係る半導体発光素子を例示する模式平面図である。 図３（ａ）〜図３（ｆ）は、第１の実施形態に係る半導体発光素子を示す模式的平面図である。 図４（ａ）〜図４（ｆ）は、第１の実施形態に係る半導体発光素子を示す模式的平面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図１（ｂ）は、模式的平面図である。図１（ａ）は、図１（ｂ）のＡ１−Ａ２線拡大断面図である。図１（ｂ）は、透視図であり、図１（ｂ）においては、絶縁層は省略されている。

図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る半導体発光素子１１０においては、例えば、裏面電極７０の上に支持基板５４が設けられ、支持基板５４の上に接合層５３が設けられ、接合層５３の上に金属層６０が設けられる。接合層５３及び支持基板５４は、導電性である。金属層６０は、裏面電極７０と電気的に接続される。

金属層６０の上に、積層構造体９０、第１電極４０、パッド電極４４、第１導電層４１、第２導電層４２、第２電極５０及び絶縁層８０が設けられる。

本明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入される状態も含む。

金属層６０の上に、積層構造体９０が設けられる。金属層６０の一部と、積層構造体９０と、の間に、絶縁層８０の一部が配置される。すなわち、金属層６０の一部の上に、絶縁層８０の一部が設けられる。絶縁層８０は、例えば、第１〜第６絶縁部８１〜８６などを含む。積層構造体９０の一部は、絶縁層８０の一部（第１絶縁部８１及び第２絶縁部８２）の上に配置される。

積層構造体９０は、第１半導体層１０、第２半導体層２０、及び、発光層３０を含む。 第１半導体層１０は第１導電形であり、第２半導体層２０は第２導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形で、第２導電形がｎ形でもよい。以下の例では、第１導電形がｎ形であり、第２導電形がｐ形である。

金属層６０のうちで絶縁層８０が設けられていない部分の上に、第２電極５０が設けられる。第２電極５０の上に、第２半導体層２０が設けられる。第２半導体層２０の上に発光層３０が設けられる。

第２半導体層２０から第１半導体層１０に向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向と直交する１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向と直交する方向をＹ軸方向とする。

例えば、第１半導体層１０は、第１〜第３部分１１〜１３を含む。第１部分１１は、発光層３０の上に配置される。すなわち、第１部分１１と第２半導体層２０との間に、発光層３０が配置される。第２部分１２は、Ｚ軸方向に対して垂直な方向に沿って、第１部分１１と並ぶ。第３部分１３は、Ｚ軸方向に対して垂直な方向に沿って、第１部分１１と並ぶ。

絶縁層８０の一部（第１絶縁部８１及び第２絶縁部８２）の上に、第１導電層４１が設けられる。第１導電層４１の一部の上に、第１電極４０が設けられる。第１導電層４１の別の一部の上に、パッド電極４４が設けられる。

第１電極４０の上に、第１半導体層１０の第２部分１２が設けられる。第２部分１２は、第１電極４０及び第１導電層４１を介して、パッド電極４４と電気的に接続される。第２半導体層２０の側面と第１導電層４１との間、及び、発光層３０の側面と第１導電層４１との間には、絶縁層８０の一部（第１絶縁部８１の一部）が配置されている。この例では、第１絶縁部８１は、第１膜部８１ａと第２膜部８１ｂとを含む。第１膜部８１ａは、第２絶縁部８２と連続している。第１膜部８１ａの上に第２膜部８１ｂが設けられる。第１膜部８１ａと第２膜部８１ｂとの間の境界は、観測される場合と観測されない場合とがある。

この例では、第１導電層４１のさらに別の一部と、第１半導体層１０の一部（第２部分１２の一部）と、の間に、第５絶縁部８５が配置されている。

第１半導体層１０は、第１主面１０ａ（例えば上面）と、第２主面１０ｂ（例えば下面）と、を有する。第２主面１０ｂは、発光層３０に対向する。第１主面１０ａは、第２主面１０ｂとは反対の主面である。この例では、第１主面１０ａは、凹凸１０ｄｐを有する。凹凸１０ｄｐは、複数の凸部１０ｐを含む。

第１半導体層１０は、第１電極４０及び第１導電層４１を介して、パッド電極４４と電気的に接続される。第２半導体層２０は、第２電極５０、金属層６０、接合層５３及び支持基板５４を介して、裏面電極７０に電気的に接続される。第１半導体層１０は、絶縁層８０により、金属層６０、接合層５３、支持基板５４及び裏面電極７０と、絶縁されている。第２半導体層２０は、絶縁層８０により、第１導電層４１、第１電極４０及びパッド電極４４と、絶縁されている。

裏面電極７０とパッド電極４４との間に電圧を印加することで、支持基板５４、接合層５３、金属層６０、第２電極５０、第２半導体層２０、第１導電層４１、第１電極４０及び第１半導体層１０を介して、発光層３０に電流が供給される。例えば、第１電極４０から、キャリア（例えば電子）が第１半導体層１０に注入される。例えば、第２電極５０から、キャリア（例えばホール）が第２半導体層２０に注入される。これにより、発光層３０から、光が放出される。光は、主に、第１半導体層１０の上面（第１主面１０ａ）から、素子の外部に放出される。第１主面１０ａは、光出射面となる。半導体発光素子１１０は、例えば、発光ダイオード（ＬＥＤ）である。

このように、金属層６０の一部の上に、積層構造体９０が設けられる。積層構造体９０が設けられるのは、半導体発光素子１１０の内側部である。

一方、半導体発光素子１１０の周辺部に、第２導電層４２が設けられる。例えば、第２導電層４２の少なくとも一部は、積層構造体９０の外側の部分に設けられる。第２導電層４２と金属層６０との間に、絶縁層８０の一部（第３絶縁部８３）が配置される。この例では、第２導電層４２の一部の上に、第１半導体層１０の第３部分１３が配置されている。第２導電層４２と第１半導体層１０との間、第２導電層４２と発光層３０との間、及び、第２導電層４２と第２半導体層２０との間には、絶縁層８０の一部（第４絶縁部８４の一部）が配置される。第３絶縁部８３と第４絶縁部８４との間の境界は、観測される場合と観測されない場合とがある。

半導体発光素子１１０の導電部分の平面パターンの例は、図２、図３（ａ）〜図３（ｆ）、及び、図４（ａ）〜図４（ｆ）を参照して説明する。以下では、導電部分の平面パターンの概要を、図１（ｂ）により簡単に説明する。
図１（ｂ）に表したように、金属層６０の主面６０ｍｆの形状は、例えば、矩形である。この例では、主面６０ｍｆの外縁６０ｒ（後述する）に沿って、第２導電層４２が設けられている。第２導電層４２の形状は、矩形の環状である。この例では、第２導電層４２の１つの辺の２つのコーナーのそれぞれに、パッド電極４４が設けられている。第１導電層４１は、第２導電層４２の環状の形状の内側に設けられている。この例では、第１導電層４１は、矩形の４つの辺に沿う部分と、矩形の中心部分に設けられＸ軸方向に沿って延在する部分と、を有する。Ｘ−Ｙ平面に投影したときに、第１電極４０は、第１導電層４１の一部に重なる。第１半導体層１０、第２半導体層２０及び発光層３０は、金属層６０の主面６０ｍｆの一部（パッド電極４４が設けられていない部分）の上に設けられる。各構成要素の構成については、後述する。

第２導電層４２は、例えば、グランド電位に設定される。第２導電層４２は、接地部となる。積層構造体９０の周囲に、第２導電層４２による接地部を設けることで、フィールドプレート効果が得られる。これにより、電界集中が抑制され、素子内の電界分布を安定化することができる。その結果、静電気放電（ＥＳＤ）耐性を高めることができる。

半導体発光素子１１０の構成の例について、さらに説明する。
図１（ａ）及び図１（ｂ）に表したように、金属層６０の上面（主面６０ｍｆ）の一部の上に、積層構造体９０が設けられる。

金属層６０の主面６０ｍｆは、Ｚ軸方向に対して実質的に垂直である。主面６０ｍｆは、Ｘ−Ｙ平面（第１半導体層１０から第２半導体層２０に向かう積層方向に対して垂直な平面）に対して実質的に平行である。但し、図１（ａ）に例示したように、金属層６０の主面６０ｍｆは、例えば、金属層６０の上に設けられる層等の形状に沿った凹凸を有していてもよい。

金属層６０の主面６０ｍｆは、内側領域６０ｉと外側領域６０ｏとを含む。外側領域６０ｏは、内側領域６０ｉの外側に設けられる。内側領域６０ｉは、第１領域６０ａと第２領域６０ｂとを含む。外側領域６０ｏは、第３領域６０ｃと第４領域６０ｄとを含む。

第１半導体層１０の第１部分１１は、第１領域６０ａの上に設けられる。第２部分１２は、第２領域６０ｂの上に設けられる。第３部分１３は、第４領域６０ｄの上に設けられる。

第１導電層４１は、第２領域６０ｂの上、及び、第３領域６０ｃの上に設けられる。第１電極４０は、第２領域６０ｂの上（第１導電層４１の上）に設けられる。パッド電極４４は、第３領域６０ｃの上（第１導電層４１の上）に設けられる。パッド電極４４は、Ｘ−Ｙ平面に投影したときに第１半導体層１０と重ならない。第２電極５０は、第１領域６０ａの上に設けられる。第２半導体層２０及び発光層３０は、第１領域６０ａの上に設けられる。

例えば、第１導電層４１は、第１電極４０の補助配線として機能する。例えば、第１導電層４１の厚さは、第１電極４０の厚さよりも厚い。例えば、第１導電層４１の抵抗率は、第１電極４０の抵抗率よりも低い。

第２導電層４２は、第４領域６０ｄの上に設けられる。この例では、第２導電層４２の一部の上に第１半導体層１０の一部（第３部分１３）が配置されている。例えば、第２導電層４２は、重畳部４２ａと、非重畳部４２ｂと、を含む。重畳部４２ａは、Ｘ−Ｙ平面に投影したときに、第３部分１３と重なる。非重畳部４２ｂは、Ｘ−Ｙ平面に投影したときに、第３部分１３と重ならない。
Ｘ−Ｙ平面に投影したときに、非重畳部４２ｂと第１領域６０ａとの間に、重畳部４２ａが配置される。Ｘ−Ｙ平面に投影したときに、非重畳部４２ｂと発光層３０との間に、重畳部４２ａが配置される。

第２導電層４２は、例えば、第１導電層４１と電気的に接続される。例えば、パッド電極４４の近傍において、第２導電層４２は、第１導電層４１と電気的に接続される。例えば、第２導電層４２の少なくとも一部は、第１導電層４１の少なくとも一部と、同層である。例えば、第２導電層４２の少なくとも一部のＺ軸方向の位置は、第１導電層４１の少なくとも一部のＺ軸方向の位置と同じである。第２導電層４２の少なくとも一部の材料は、第１導電層４１の少なくとも一部の材料と同じである。

絶縁層８０の第１絶縁部８１は、金属層６０の主面６０ｍｆの第２領域６０ｂの上に少なくとも設けられる。例えば、第１絶縁部８１は、金属層６０の一部と第１導電層４１との間に設けられる。第１絶縁部８１は、主面６０ｍｆの第２領域６０ｂにおいて、金属層６０と第１導電層４１とを電気的に絶縁する。

絶縁層８０の第２絶縁部８２は、金属層６０の主面６０ｍｆの第３領域６０ｃの上に少なくとも設けられる。第２絶縁部８２は、金属層６０の一部とパッド電極４４（第１導電層４１）との間に設けられる。第２絶縁部８２は、主面６０ｍｆの第３領域６０ｃにおいて、金属層６０とパッド電極（第１導電層４１）とを電気的に絶縁する。

絶縁層８０の第３絶縁部８３は、金属層６０の主面６０ｍｆの第４領域６０ｄの上に少なくとも設けられる。第３絶縁部８３は、金属層６０と第２導電層４２との間に設けられる。第３絶縁部８３は、主面６０ｍｆの第４領域６０ｄにおいて、金属層６０と第２導電層４２とを電気的に絶縁する。

絶縁層８０の第４絶縁部８４は、重畳部４２ａと第１半導体層１０の第３部分１３との間に設けられる。第４絶縁部８４は、Ｘ−Ｙ平面に投影したときに、第２導電層４２の重畳部４２ａと第１半導体層１０の第３部分１３との間に少なくとも設けられている。例えば、第４絶縁部８４は、第２導電層４２及び第１半導体層１０（第３部分１３）と接している。第４絶縁部８４は、第３部分１３において、第１半導体層１０と第２導電層４２とを電気的に絶縁する。第４絶縁部８４は、さらに、非重畳部４２ｂの上、及び、第３絶縁部８３の上にも設けられる。

絶縁層８０の第５絶縁部８５は、例えば、Ｘ−Ｙ平面に投影したときに、第１電極４０とパッド電極４４との間に少なくとも設けられる。第５絶縁部８５の例については、後述する。

この例では、絶縁層８０は、第６絶縁部８６をさらに含む。第６絶縁部８６は、Ｘ−Ｙ平面に投影したときに、例えば、金属層６０の外縁６０ｒ(後述する）と、パッド電極４４と、の間に設けられる。

この例では、第１絶縁部８１の少なくとも一部は、金属層６０と接し、第１導電層４１と接している。第２絶縁部８２の少なくとも一部は、金属層６０と接し、第１導電層４１と接している。第３絶縁部の少なくとも一部は、金属層６０と接し、第２導電層４２と接している。これにより、放熱性を高めることができる。

第４絶縁部８４の少なくとも一部は、第２導電層４２と接し、積層構造体９０(第１半導体層１０、第２半導体層２０、発光層３０）の少なくとも一部と接している。また、第５絶縁部８５は、第１導電層４１と接し、積層構造体９０(第１半導体層１０）の少なくとも一部と接している。これにより、放熱性を高めることができる。

図２は、第１の実施形態に係る半導体発光素子を例示する模式平面図である。
図２は、金属層６０の主面６０ｍｆを例示している。
図２に表したように、主面６０ｍｆは、例えば矩形である。主面６０ｍｆの形状は任意である。主面６０ｍｆは、例えば、六角形でもよい。以下では、主面６０ｍｆが矩形である例として説明する。

金属層６０（主面６０ｍｆ）のＸ軸方向の長さは、例えば、０．１ｍｍ以上５ｍｍ以下である。金属層６０（主面６０ｍｆ）のＹ軸方向の長さは、例えば、０．１ｍｍ以上５ｍｍ以下である。Ｘ軸方向の長さは、Ｙ軸方向の長さと異なってもよい。実施形態において、これらの長さは任意である。

主面６０ｍｆは、外縁６０ｒを有している。外縁６０ｒは、例えば、第１〜第４の辺６０ｒ１〜６０ｒ４を含む。第２の辺６０ｒ２は、第１の辺６０ｒ１と交わり、第１の辺６０ｒ１に対して非平行である。第３の辺６０ｒ３は、第１の辺６０ｒ１と交わり、第１の辺６０ｒ１に対して非平行であり、第２の辺６０ｒ２と離間している。第４の辺６０ｒ４は、第２の辺６０ｒ２及び第３の辺６０ｒ３と交わり、第１の辺６０ｒ１と離間している。

金属層６０の主面６０ｍｆは、内側領域６０ｉと外側領域６０ｏとを含む。外側領域６０ｏは、内側領域６０ｉの外側に設けられる。外側領域６０ｏの少なくとも一部は、外縁６０ｒに沿う。外側領域６０ｏは、例えば、外縁６０ｒに沿って環状に設けられる。外側領域６０ｏの少なくとも一部が、外縁６０ｒと接していてもよい。この例では、外側領域６０ｏは、外縁６０ｒから離間している。

外側領域６０ｏと外縁６０ｒとの距離（最短距離）は、内側領域６０ｉと外縁６０ｒとの距離（最短距離）よりも短い。なお、外側領域６０ｏが外縁６０ｒと接する場合、外側領域６０ｏと外縁６０ｒとの距離(最短距離）は、零である。

図３（ａ）〜図３（ｆ）は、第１の実施形態に係る半導体発光素子を例示する模式平面図である。
図３（ａ）〜図３（ｆ）は、金属層６０の主面６０ｍｆにおける、内側領域６０ｉ、外側領域６０ｏ、第１領域６０ａ、第２領域６０ｂ、第３領域６０ｃ及び第４領域６０ｄのパターンの例を、それぞれ示している。

図３（ａ）に表したように、金属層６０の主面６０ｍｆの内側の部分に、内側領域６０ｉが設けられる。

図３（ｂ）に表したように、内側領域６０ｉの外側に、外側領域６０ｏが設けられる。

図３（ｃ）及び図３（ｄ）に表したように、内側領域６０ｉに、第１領域６０ａと、第２領域６０ｂと、が設けられる。この例では、第２領域６０ｂは、Ｘ軸方向に沿って延在する複数の部分と、Ｙ軸方向に沿って延在する複数の部分と、を有する。すなわち、第２領域６０ｂは、複数の部分を有する。第１領域６０ａの一部は、第２領域６０ｂの複数の部分どうしの間に配置されている。一方、この例では、第１領域６０ａも、Ｘ軸方向に沿って延在する複数の部分と、Ｙ軸方向に沿って延在する複数の部分と、を有する。すなわち、第１領域６０ａも、複数の部分を有する。第２領域６０ｂの少なくとも一部は、第１領域６０ａの複数の部分どうしの間に配置されている。この例では、内側領域６０ｉのうちで、第１領域６０ａを除く部分が、第２領域６０ｂとなる。この例では、内側領域６０ｉのうちで、第２領域６０ｂを除く部分が、第１領域６０ａとなる。但し、内側領域６０ｉは、第１領域６０ａ及び第２領域６０ｂとは異なる領域をさらに含んでも良い。

図３（ｅ）及び図３（ｆ）に表したように、外側領域６０ｏに、第３領域６０ｃと、第４領域６０ｄと、が設けられる。この例では、２つの第３領域６０ｃが設けられる。２つの第３領域６０ｃのうちの１つは、主面６０ｍｆの１つのコーナー部（第１の辺６０ｒ１との第２の辺６０ｒ２とが交わるコーナー部）の近傍に設けられる。２つの第３領域６０ｃのうちの別の１つは、主面６０ｍｆの別のコーナー部（第１の辺６０ｒ１と第３の辺６０ｒ３とが交わるコーナー部）の近傍に設けられる。

第４領域６０ｄの少なくとも一部は、主面６０ｍｆの外縁６０ｒに沿っている。この例では、第４領域６０ｄは、主面６０ｍｆの外縁６０ｒに沿った環状である。

図３（ｅ）に例示したように、例えば、内側領域６０ｉの少なくとも一部は、第３領域６０ｃの一部（少なくとも一部）と、第４領域６０ｄの少なくとも一部（この例では第４の辺６０ｒ４に沿う部分）と、の間に設けられている。図３（ｆ）に表したように、第３領域６０ｃの少なくとも一部は、内側領域６０ｉの少なくとも一部と、第４領域６０ｄの少なくとも一部（この例では第１の辺６０ｒ１に沿う部分）と、の間に設けられている。

図４（ａ）〜図４（ｆ）は、第１の実施形態に係る半導体発光素子を例示する模式的平面図である。
図４（ａ）〜図４（ｆ）は、Ｘ−Ｙ平面に投影したときの、半導体発光素子の各構成要素の例をそれぞれ表している。

図４（ａ）は、第１半導体層１０のパターン形状を例示している。
図４（ａ）に表したように、Ｘ−Ｙ平面に投影したときに、第１半導体層１０は、金属層６０の主面６０ｍｆの内側領域６０ｉ（第１領域６０ａ及び第２領域６０ｂ）と重なる。Ｘ−Ｙ平面に投影したときに、第１半導体層１０の第１部分１１及び第２部分１２が、内側領域６０ｉと重なる。この例では、第１半導体層１０の一部（第３部分１３）は、外側領域６０ｏの第４領域６０ｄと重なる（図３（ｂ）及び図４（ａ）参照）。

図４（ｂ）は、第１導電層４１及び第２導電層４２のパターン形状を例示している。
図４（ｂ）に表したように、Ｘ−Ｙ平面に投影したときに、第１導電層４１は、金属層６０の主面６０ｍｆの第２領域６０ｂの少なくとも一部と重なる。第１導電層４１は、さらに、主面６０ｍｆの第３領域６０ｃの少なくとも一部とも重なる。すなわち、第１導電層４１は、主面６０ｍｆの内側領域６０ｉ(第２領域６０ｂ）から外側領域６０ｏ(第３領域６０ｃ）に延出する。第１導電層４１は、外側領域６０ｏから内側領域６０ｉに延出する。

Ｘ−Ｙ平面に投影したときに、第２導電層４２は、金属層６０の主面６０ｍｆの第４領域６０ｄの少なくとも一部と重なる。

この例では、第２導電層４２は、第１導電層４１と連続している。第１導電層４１及び第２導電層４２となる導電膜４１ｆのうちで、第２領域６０ｂ及び第３領域６０ｃの上に設けられる部分が、第１導電層４１となる。導電膜４１ｆのうちで第４領域６０ｄの上に設けられる部分が、第２導電層４２となる。

図３（ｆ）に関して既に説明したように、金属層６０の主面６０ｍｆの第４領域６０ｄは、主面６０ｍｆの外縁６０ｒに沿っている。第２導電層４２も、主面６０ｍｆの外縁６０ｒに沿っている。例えば、Ｘ−Ｙ平面に投影したときに、発光層３０(積層構造体９０）の周りに、第２導電層４２が配置される。

実施形態において、第２導電層４２は、必ずしも連続して、外縁６０ｒに沿って設けられていなくてもよい。例えば、第２導電層４２の少なくとも一部は、主面６０ｍｆの外縁６０ｒの少なくとも一部に沿っていてもよい。例えば、第２導電層４２の少なくとも一部は、外縁６０ｒの第１〜第４の辺６０ｒ１〜６０ｒ４の少なくともいずれかに沿う。複数の第２導電層４２が設けられ、それらが互いに、導電部材により互いに電気的に接続されてもよい。

図４（ｃ）は、第２半導体層２０及び発光層３０のパターン形状を例示する。
図４（ｃ）に表したように、Ｘ−Ｙ平面に投影したときに、第２半導体層２０と発光層３０とは、実質的に互いに重なる。Ｘ−Ｙ平面に投影したときに、第２半導体層２０及び発光層３０は、金属層６０の主面６０ｍｆの第１領域６０ａと重なる。Ｘ−Ｙ平面に投影したときに、第２半導体層２０及び発光層３０は、金属層６０の主面６０ｍｆの内側領域６０ｉの少なくとも一部と重なる。

図４（ｄ）は、第２電極５０のパターン形状を例示する。
図４（ｄ）に表したように、Ｘ−Ｙ平面に投影したときに、第２電極５０は、金属層６０の主面６０ｍｆの第１領域６０ａの少なくとも一部と重なる。第２電極５０の少なくとも一部は、第２半導体層２０の少なくとも一部と重なる（図４（ｃ）及び図４（ｄ）参照）。

図４（ｅ）は、第１電極４０及びパッド電極４４のパターン形状を例示する。
図４（ｅ）に表したように、Ｘ−Ｙ平面に投影したときに、第１電極４０は、金属層６０の主面６０ｍｆの第２領域６０ｂの一部と少なくとも重なる。すなわち、第１電極４０は、内側領域６０ｉの一部の上に設けられる。パッド電極４４は、金属層６０の主面６０ｍｆの第３領域６０ｃの少なくとも一部と重なる。すなわち、パッド電極４４は、外側領域６０ｏの一部の上に設けられる。パッド電極４４は、第１電極４０と離間している。内側領域６０ｉに配置された第１電極４０と、外側領域６０ｏに配置されたパッド電極４４と、は、第１導電層４１により電気的に接続される（図４（ｂ）及び図４（ｅ）参照）。

パッド電極４４の数は、１つでも、２以上でもよい。Ｘ−Ｙ平面に投影したときのパッド電極４４の形状は、矩形、五角形以上の多角形、円形、または、扁平円形などである。パッド電極４４の形状は、多角形及び円形の組み合わせでもよい。パッド電極４４の形状は、任意である。

図４（ｅ）に例示したように、第１電極４０の延在方向に対して直交する方向（例えばＹ軸方向）のパッド電極４４の長さ（幅ｗｐ）は、第１電極４０の延在方向に対して直交する方向（例えばＹ軸方向）の第１電極４０の長さ（幅ｗｎ）よりも広い。例えば、パッド電極４４の外縁の一辺の長さ（幅）は、第１電極４０の幅ｗｎよりも長い。これにより、ボンディングワイヤを、安定してパッド電極４４に接続できる。パッド電極４４の幅ｗｐは、例えば５０μｍ以上２００μｍ以下であり、例えば約１３０μｍである。

図４（ｆ）は、第５絶縁部８５のパターン形状を例示している。
図４（ｆ）に表したように、この例では、第５絶縁部８５は、島状である。図４（ｅ）及び図４（ｆ）に表したように、Ｘ−Ｙ平面に投影したときに、第５絶縁部８５の少なくとも一部は、第１電極４０とパッド電極４４との間に配置される。既に説明したように、第５絶縁部８５は、積層方向において、第１導電層４１の一部と、第１半導体層１０の一部（第２部分１２の一部）と、の間に設けられる。第５絶縁部８５が設けられるのは、第１導電層４１のパッド電極４４側の一部と、第１半導体層１０の第２部分１２と、の間である。Ｘ−Ｙ平面に投影したときに、第１導電層４１のパッド電極４４側の一部と、第１半導体層１０の第２部分１２と、の間にも第５絶縁部８５が設けられる。第５絶縁部８５は、第１電極４０から第１半導体層１０へのキャリアの注入を部分的にブロックし、発光領域の調整を行う。これにより、光取り出し効率の低いパッド電極４４付近での発光を抑え、発光効率を向上できる。

以上説明したように、本実施形態に係る半導体発光素子１１０においては、金属層６０と、積層構造体９０と、第１電極４０と、パッド電極４４と、第１導電層４１と、第２導電層４２と、第２電極５０と、絶縁層８０と、が設けられる。

金属層６０は、主面６０ｍｆを有する。主面６０ｍｆは、内側領域６０ｉと、外側領域６０ｏと、を含む。内側領域６０ｉは、第１領域６０ａと第２領域６０ｂとを含む。外側領域６０ｏは、内側領域６０ｉの外側に設けられる。外側領域６０ｏは、第３領域６０ｃ及び第４領域６０ｄとを含む。

例えば、図１（ａ）に表したように、金属層６０は、内側部分６５ｉ（内側領域６０ｉに対応する部分）と、外側部分６５ｏ（外側領域６０ｏに対応する部分）と、を含む。外側部分６５ｏは、金属層６０から積層構造体９０に向かう積層方向（すなわち、第２半導体層２０から第１半導体層１０に向かう方向であり、Ｚ軸方向に対応）に対して垂直な方向に沿って内側部分６５ｉと並ぶ。積層方向に対して垂直な平面に投影したときに、外側部分６５ｏは、内側部分６５ｉの外側に設けられる。内側部分６５ｉは、第１領域部分６５ａ（第１領域６０ａに対応する）と、第２領域部分６５ｂ（第２領域６０ｂに対応する部分）と、を含む。外側部分６５ｏは、第３領域部分６５ｃ（第３領域６０ｃに対応する部分）と、第４領域部分６５ｄ（第４領域６０ｄに対応する部分）と、を含む。第２領域部分６５ｂは、積層方向に対して垂直な方向に沿って第１領域部分６５ａと並ぶ。第４領域部分６５ｄは、積層方向に対して垂直な方向に沿って第３領域部分６５ｃと並ぶ。

積層構造体９０は、金属層６０の上（例えば主面６０ｍｆ上）に設けられる。積層構造体９０は、第１導電形の第１半導体層１０と、第２導電形の第２半導体層２０と、発光層３０と、を含む。第１半導体層１０は、第１領域６０ａ（第１領域部分６５ａ）の上に設けられた第１部分１１と、第２領域６０ｂ（第２領域部分６５ｂ）の上に設けられた第２部分１２と、を含む。第２半導体層２０は、第１領域６０ａと第１部分１１との間に設けられる。発光層３０は、第１領域６０ａと第２半導体層２０との間に設けられる。

第１電極４０は、第２領域６０ｂ（第２領域部分６５ｂ）と第２部分１２との間に設けられる。第１電極４０は、第２部分１２と電気的に接続される。パッド電極４４は、第３領域６０ｃ（第３領域部分６５ｃ）の上に設けられる。

第１導電層４１は、第２領域６０ｂ（第２領域部分６５ｂ）と第１電極４０との間、及び、第３領域６０ｃ（第３領域部分６５ｃ）とパッド電極４４との間に設けられる。第１導電層４１は、第１電極４０とパッド電極４４とを電気的に接続する。第２導電層４２は、第４領域６０ｄ（第４領域部分６５ｄ）の上に設けられ、第１導電層４１と電気的に接続される。

第２電極５０は、第１領域６０ａ（第１領域部分６５ａ）と第２半導体層２０との間に設けられ、第２半導体層２０と電気的に接続される。

絶縁層８０は、少なくとも第１〜第３絶縁部８１〜８３を含む。第１絶縁部８１は、第２領域６０ｂ（第２領域部分６５ｂ）と第１導電層４１との間に設けられる。第２絶縁部８２は、第３領域６０ｃ（第３領域部分６５ｃ）と第１導電層４１との間に設けられる。第３絶縁部８３は、第４領域６０ｄ（第４領域部分６５ｄ）と第２導電層４２との間に設けられる。

本実施形態においては、図４（ｂ）に表したように、Ｘ−Ｙ平面に投影したときに、第２導電層４２が、素子の外側の部分に設けられ、発光層３０の周囲に配置される。そのため、前述のように、フィールドプレート効果によって、静電気放電（ＥＳＤ）耐性を向上できる。

さらに、第２導電層４２に重畳部４２ａを設けて、第２導電層４２の一部と第１半導体層１０の一部とを重畳させることで、第２導電層４２による接地部と、第２半導体層２０（第２電極５０）と、の間のＺ軸方向に対して垂直な方向の距離を短くする。これにより、フィールドプレート効果がより効果的になる。これにより、ＥＳＤ耐性はさらに高くなる。

上記のように、Ｘ−Ｙ平面に投影したときに、第２導電層４２は、絶縁層８０を介して、金属層６０と重なる。これにより、積層構造体９０の静電容量に、第２導電層４２と金属層６０の間の静電容量を加えることができる。その結果、半導体発光素子１１０の全体の静電容量を増大できる。

例えば、積層構造体９０の静電容量よりも、第２導電層４２と金属層６０との間の静電容量が大きいと、半導体発光素子１１０に入力される高周波成分（例えばパルス電流）は、主に第２導電層４２に流れる。ＥＳＤを引き起こすような高周波成分は、第２導電層４２に主に流れる。これにより、発光層３０を含む積層構造体９０をＥＳＤから守ることができる。これによって、ＥＳＤへの耐圧を上げることができる。

ＥＳＤによるＬＥＤの破壊は、ｐｎ接合（発光層３０）の逆方向にＥＳＤが印加され、電力消費により局所加熱が起こり、この熱によりｐｎ接合付近が破壊される場合がほとんどである。従って、逆方向バイアスを考慮することで、ＥＳＤへの対策が可能になる。ＬＥＤの逆方向バイアスでの静電容量は、バイアスを掛けるほど発光層３０での空乏層が広がるため、単調に減少する。そのため、ＥＳＤ印加後のＬＥＤの静電容量は、ゼロバイアスでの静電容量未満となる。以下では、ＬＥＤの静電容量として、ゼロバイアスでの静電容量を用いることとする。

本願発明者は、第２導電層４２のような接地部を設けない窒化ガリウム系青色ＬＥＤの静電容量Ｃ_１が、以下の第１式で実質的に表されることを多くの実験から見出した。

Ｃ_１＝８０（ｐＦ／ｍ）×Ｓ_１（ｍ^２）／ｄ_１（ｍ） …（１）

第１式において、Ｓ_１（ｍ^２）は、Ｘ−Ｙ平面に投影したときの発光層３０の面積である。ｄ_１（ｍ）は、発光層３０の厚さである。例えば、半導体発光素子１１０において、Ｘ−Ｙ平面に投影したときの積層構造体９０の形状が、１辺の長さが０．６８ｍｍの正方形である場合は、素子の静電容量は、約４００ｐＦである。

一方、第１導電層４１及び第２導電層４２となる導電層（導電膜４１ｆ）と金属層６０との間の静電容量Ｃ_２は、以下の第２式で表される。

Ｃ_２＝ε_０ε_ｒ×Ｓ_２／ｄ_２ …（２）

第２式において、ε_０は、真空の誘電率である。ε_ｒは、誘電体（絶縁層８０）の比誘電率である。Ｓ_２は、導電層と金属層６０とが互いに対向する領域の面積である。ｄ_２は、導電層と金属層６０との間隔である。ｄ_２は、導電層と金属層６０との間に設けられる絶縁層８０の厚さに対応する。

導電層の幅（面積）が広いと、静電容量Ｃ_２は大きくなる。絶縁層８０の厚さが薄いと、静電容量Ｃ_２は大きくなる。絶縁層８０の比誘電率ε_ｒが大きいと、静電容量Ｃ_２は大きくなる。第２導電層４２において、例えば、重畳部４２ａ、及び、非重畳部４２ｂの面積を大きくする。これにより、第２導電層４２と金属層６０との間における静電容量Ｃ_２を大きくすることができる。

図３（ｂ）及び図３（ｅ）に表したように、この例では、Ｘ−Ｙ平面に投影したときの第２導電層４２の面積が、Ｘ−Ｙ平面に投影したときに第１導電層４１と第１電極４０とが重なる部分の面積の２倍以上である。

例えば、第２導電層４２の幅が１００μｍであり、絶縁層８０の厚さが０．２μｍであり、絶縁層８０の材料がＴｉＯ_２（比誘電率ε_ｒが１００）である場合、静電容量Ｃ_２は、１４００ｐＦ程度となる。静電容量Ｃ_２は、静電容量Ｃ_１と並列で設けられることになる。このため、第１導電層４１及び第２導電層４２を設けることによる素子全体の静電容量Ｃ_{ｔｏｔａｌ}は、Ｃ_１＋Ｃ_２＝１８００ｐＦ程度となる。素子全体の静電容量Ｃ_{ｔｏｔａｌ}は、静電容量Ｃ _１の４倍以上にできる。このように、素子全体の静電容量を大きくすることによって、ＥＳＤへの耐圧を上げることができる。

第１導電層４１及び第２導電層４２のそれぞれ幅は、例えば、素子サイズ及びダイシングストリート幅などを考慮して設計される。絶縁層８０の厚さ、及び、比誘電率（すなわち材料）は、例えば、絶縁層８０が第１電極４０と第２電極５０の層間絶縁層として機能するように、定められる。

図３（ｃ）及び図３（ｄ）に表したように、第１領域６０ａの面積は、第２領域６０ｂの面積よりも大きい。図４（ｃ）に表したように、第２半導体層２０及び発光層３０の面積も、比較的大きい。図４（ｄ）に表したように、第２電極５０の面積も比較的大きい。一方、図４（ｅ）に表したように、第１電極４０の面積は比較的小さい。第２電極５０の面積は、第１電極４０の面積よりも大きい。第１電極４０のパターン形状は、線状（例えば細線形状）である。

ｐ形の半導体層の抵抗率は、ｎ形の半導体層の抵抗率よりも高い。ｐ形の半導体層の抵抗率は、例えばｎ形の半導体層の抵抗率の１００倍以上１０００倍以下である。第１半導体層１０がｎ形で第２半導体層２０がｐ形である場合、第１半導体層１０におけるキャリアの広がりは、第２半導体層２０におけるキャリアの広がりよりも広い。電流は、第１半導体層１０内において広がり易く、第２半導体層２０内において広がり難い。

第１電極４０の形状を、上記のような線状（細線形状）とすることにより、第２電極５０が第２半導体層２０に接する部分の面積を拡大することができる。このようなパターン形状により、限られた素子面積内において、電流をより広げて発光領域を拡張することができる。

実施形態において、第２導電層４２の第１半導体層１０側の部分（第２導電層４２のうち第１半導体層１０に対向する部分）に、発光光に対する反射率の高い材料を用いることが好ましい。例えば、少なくともこの部分に、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）及びロジウム（Ｒｈ）の少なくともいずれかを含む材料を用いる。これにより、発光光を反射して、素子の上面に向けて効率良く出射させることができる。

さらに、第２導電層４２は、Ｘ−Ｙ平面に投影したときに、積層構造体９０の一部と重なることが好ましい。例えば、第２導電層４２の一部（重畳部４２ａ）を、Ｘ−Ｙ平面に投影したときに、第１半導体層１０の第３部分１３と重なるようにする。もし、重畳部４２ａを設けない場合には、第１半導体層１０を伝搬する光の一部が、金属層６０に入射する。金属層６０には、絶縁層８０への密着性など、素子の電極として十分な機能を果たすために、比較的反射率が低い材料が用いられる。このため、金属層６０に入射した光の多くが吸収され効率が低下する。

このとき、第２導電層４２に重畳部４２ａを設けることで、第１半導体層１０を伝搬するその光は、重畳部４２ａで反射されて、実質的には金属層６０に到達しない。このように、第２導電層４２の第１半導体層１０側の部分に高反射率の材料を用いつつ、重畳部４２ａを設けることで、第１半導体層１０（第３部分１３）を伝搬する光を反射させて、素子の外部に効率よく出射させることができる。

半導体発光素子１１０の構成の例について説明する。
図５は、第１の実施形態に係る積層構造体を例示する模式的断面図である。
図５に表したように、第１半導体層１０は、例えば、第１ｎ側層１６と、第２ｎ側層１７と、を含む。第２ｎ側層１７は、発光層３０と第１ｎ側層１６との間に配置される。第１ｎ側層１６は、例えばコンタクト層である。第２ｎ側層１７は、例えばクラッド層である。この例では、第１半導体層１０は、第３ｎ側層１８をさらに含む。第２ｎ側層１７と第３ｎ側層１８との間に第１ｎ側層１６が配置される。第３ｎ側層１８における不純物濃度は、第１ｎ側層１６における不純物濃度よりも低い。第２ｎ側層１７における不純物濃度は、第１ｎ側層１６における不純物濃度よりも低い。

第１ｎ側層１６として、例えば、Ｓｉドープｎ形ＧａＮが用いられる。第２ｎ側層１７として、例えば、Ｓｉドープｎ形ＡｌＧａＮが用いられる。第３ｎ側層１８として、例えば、不純物濃度が低いＧａＮ（ノンドープＧａＮ）などが用いられる。

発光層３０は、例えば、多重量子井戸（ＭＱＷ）構造を有する。ＭＱＷ構造においては、複数のバリア層３１と、複数の井戸層３２と、が交互に積層される。例えば、１つのバリア層３１が、井戸層３２と第１半導体層１０との間に配置される。第２半導体層２０と井戸層３２との間には、ｐ側バリア層３１ｐが設けられている。さらに、発光層３０は、スペーサ層３１ｑを含んでもよい。第２半導体層２０とｐ側バリア層３１ｐとの間にスペーサ層３１ｑが配置される。

バリア層３１として、例えば、Ｓｉドープｎ形ＡｌＧａＮ（例えば、Ｓｉドープｎ形Ａｌ_０．１１Ｇａ_０．８９Ｎ）が用いられる。井戸層３２として、例えば、ＩｎＧａＮが用いられる。ｐ側バリア層３１ｐとして、例えば、Ａｌ_０．１１Ｇａ_０．８９Ｎが用いられる。

第２半導体層２０は、例えば、第１ｐ側層２６、第２ｐ側層２７、第３ｐ側層２８及び第４ｐ側層２９を含む。第２ｐ側層２７は、第１ｐ側層２６と発光層３０との間に配置される。第３ｐ側層２８は、第２ｐ側層２７と発光層３０との間に配置される。第４ｐ側層２９は、第３ｐ側層２８と発光層３０との間に配置される。

第４ｐ側層２９には、例えば、ノンドープＡｌＧａＮが用いられる。第３ｐ側層２８には、例えば、Ｍｇドープｐ形ＡｌＧａＮが用いられる。第２ｐ側層２７には、例えば、Ｍｇドープｐ形ＧａＮが用いられる。第１ｐ側層２６には、例えば、高濃度Ｍｇドープｐ形ＧａＮが用いられる。第１ｐ側層２６は、例えば、ｐ側のコンタクト層である。

第１半導体層１０、第２半導体層２０及び発光層３０のそれぞれは、窒化物半導体を含む。窒化物半導体としては、例えば、Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）等の窒化ガリウム系化合物半導体が用いられる。発光層からの発光波長は、２１０ｎｍ以上６５０ｎｍ以下から選ぶことができる。

既に説明したように、第１半導体層１０の第１主面１０ａは、凹凸１０ｄｐを有している。凹凸１０ｄｐは、複数の凸部１０ｐを含む。複数の凸部１０ｐのうちで、隣接する凸部１０ｐどうし間の間隔は、例えば、発光層３０から放出される光の発光波長（ピーク波長）以上である。ここでの発光波長は、第１半導体層１０中における波長である。

凸部１０ｐどうしの間の間隔が、発光波長よりも短いと、凹凸１０ｄｐに入射した光は、凹凸１０ｄｐの表面で、散乱や回折等の波動光学で説明される挙動を示す。このため、光の一部が取り出されなくなる。さらに、凸部１０ｐどうしの間の間隔が発光波長よりも十分に短いと、凹凸１０ｄｐは、連続的に屈折率が変化する表面として見なされる。このため、凹凸のない平坦な面と同様になり、光取り出し効率の向上効果が小さくなる。

第１主面１０ａに設けられる凹凸１０ｄｐの凸部１０ｐの平面形状は、例えば六角形である。隣接する凸部１０ｐどうしの間の間隔は、六角形の対角する２つの頂点のどうし間隔に相当する。例えば、凹凸１０ｄｐは、第１半導体層１０をＫＯＨ溶液にて異方性エッチングすることにより形成される。このような凹凸１０ｄｐにより、第１半導体層１０と外界との界面において、発光層３０からの発光光はランバート反射される。

マスクを用いたドライエッチングにより、凹凸１０ｄｐを形成してもよい。この方法においては、設計どおりの凹凸１０ｄｐを形成できる。このため、光取り出し効率や均一性、再現性を高め易い。

図６（ａ）〜図６（ｃ）は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図６（ａ）は、第１電極４０、第１半導体層１０及び第１導電層４１の例を示している。
図６（ａ）に表したように、第１電極４０は、第１半導体層１０の第１ｎ側層１６(例えばコンタクト層）と接触している。第１電極４０は、第１半導体層１０の第２部分１２と接触している。第１電極４０は、例えば、第１半導体層１０に対してオーミック接触する。

第１電極４０は、第１半導体層１０（第２部分１２）に対向する部分４０ｃを有している。部分４０ｃは、例えば第１半導体層１０と接する。第１電極４０のうちで第１半導体層１０に対向する部分４０ｃは、例えば、チタン（Ｔｉ）及びアルミニウム（Ａｌ）の少なくともいずれかを含む。部分４０ｃは、例えば、導電性透明酸化物（例えばＩＴＯ）を含む。これらの材料は、ｎ形の半導体層に対して良好なオーミック特性を有する。これらの材料の光反射率は低い。

部分４０ｃは、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）及びロジウム（Ｒｈ）の少なくともいずれかを含んでもよい。これらの材料の光反射率は高い。第１電極４０の反射率を上げることで、半導体発光素子からの光取り出し効率を向上させることができる。

図６（ａ）に表したように、第１導電層４１は、第１電極４０に対向する側の部分４１ｃ（上側の部分）を有する。部分４１ｃは、第１導電層４１のうちの、第１電極４０および第１半導体層１０の側の部分である。部分４１ｃは、例えばアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）及びロジウム（Ｒｈ）の少なくとも含む。部分４１ｃが、このような反射金属を含むことで、光取り出し効率をさらに向上できる。

図６（ｂ）は、第４絶縁部８４、第１半導体層１０及び第２導電層４２の例を示している。
図６（ｂ）に表したように、第２導電層４２（の一部）は、第１半導体層１０の第３部分１３に対向する。第２導電層４２と第３部分１３との間に第４絶縁部８４（絶縁層８０の一部）が少なくとも配置される。第２導電層４２は、第１半導体層１０に対向する部分４２ｃ（例えば上側部分）を有する。部分４２ｃは、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）及びロジウム（Ｒｈ）の少なくともいずれかを含む。部分４２ｃが、このような反射金属を含むことで、光取り出し効率をより向上できる。

第２導電層４２は、例えば、第１導電層４１と同時に形成される。実施形態において、第２導電層４２が第１導電層４１とは別に形成されてもよい。

図６（ｃ）は、第２電極５０、第２半導体層２０および金属層６０を例示している。
図６（ｃ）に表したように、第２電極５０は、第２半導体層２０に対向する部分５０ｃを有する。部分５０ｃは、例えば、第２半導体層２０と接触する。部分５０ｃは、例えば、Ａｇを含む。

Ａｇ以外の金属の反射効率は、４００ｎｍ以下の紫外域では、波長が短くなるほど低下する傾向にある。これに対して、Ａｇは、３７０ｎｍ以上４００ｎｍ以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子においては、第２電極５０のうちの第２半導体層２０に対向する部分５０ｃには、銀を用いることが好ましい。例えば、第２電極５０のうちの第２半導体層２０に対向する部分５０ｃにおけるＡｇの成分比は、第２電極５０のうちのその他の部分におけるＡｇの成分比よりも高いことが好ましい。第２電極５０の厚さは、例えば、１００ｎｍ以上である。これにより、光に対する高い反射効率が得られる。これによって、第２電極５０と第２半導体層２０との界面における反射率が向上する。これにより、半導体発光素子１１０における光の外部取り出し効率が向上する。

図６（ｃ）に表したように、金属層６０は、例えば、Ｔｉ層６１、Ｐｔ層６２、及び、Ａｕ層６３と、を含む。Ｐｔ層６２は、Ａｕ層６３と第２電極５０との間に配置される。Ｔｉ層６１は、Ｐｔ層６２と第２電極５０との間に配置される。Ｔｉ層６１は、例えば、第２電極５０と接する。

図７は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図７は、半導体発光素子１１０の発光層３０を含む領域の拡大図である。
図７に表したように、この例では、第１絶縁部８１は、第１膜部８１ａと第２膜部８１ｂとを含む。第１膜部８１ａは、第２膜部８１ｂと金属層６０との間に配置される。第１膜部８１ａは、例えば金属層６０と接する。第２膜部８１ｂは、積層構造体９０と接する。第１膜部８１ａと第２膜部８１ｂとの間の境界は、観測される場合と、観測されない場合がある。

第１絶縁部８１の第２膜部８１ｂは、第１側面部８１ｂｓを含む。第１側面部８１ｂｓは、例えば、第１半導体層１０の第１部分１１の第１側面ｓ１に沿う。第１側面部８１ｂｓは、第２半導体層２０の第２側面ｓ２にさらに沿う。第１側面部８１ｂｓは、発光層３０の第３側面ｓ３にさらに沿う。第１側面部８１ｂｓは、第１側面ｓ１と金属層６０との間、第２側面ｓ２と金属層６０との間、及び、第３側面ｓ３と金属層６０との間を電気的に絶縁する。

この例では、第４絶縁部８４は、第２側面部８４ｓを含む。第２側面部８４ｓは、第１半導体層１０の第１部分１１の第４側面ｓ４に沿う。第２側面部８４ｓは、第２半導体層２０の第５側面ｓ５にさらに沿う。第２側面部８４ｓは、発光層３０の第６側面ｓ６にさらに沿う。第２側面部８４ｓは、第４側面ｓ４と金属層６０との間、第５側面ｓ５と金属層６０との間、及び、第６側面ｓ６と金属層６０との間を電気的に絶縁する。

第１絶縁部８１、第２絶縁部８２、第３絶縁部８３、第４絶縁部８４及び第５絶縁部８５（図１（ａ）参照）は、例えば互いに同じ材料が用いられる。実施形態において、第１絶縁部８１、第２絶縁部８２、第３絶縁部８３、第４絶縁部８４及び第５絶縁部８５には、互いに異なる材料が用いられてもよい。絶縁部どうしの間の界面は、観測される場合と観測されない場合とがある。絶縁層８０には、例えばＳｉＯ_２が用いられる。絶縁層８０の厚さは、１０ｎｍ以上２０００ｎｍ以下であり、例えば約４００ｎｍである。

絶縁層８０の、第１絶縁部８１及び第４絶縁部８４は、積層構造体９０の保護層として機能する。特に、発光層３０の露出した部分（脇）を保護する。これにより、半導体発光素子１１０の劣化やリークが抑制される。第４絶縁部８４の厚さは、例えば、１００ｎｍ以上２０００ｎｍ以下であり、例えば約６００ｎｍである。

パッド電極４４は、第１電極４０から離間して配置される。Ｘ−Ｙ平面に投影したときに、パッド電極４４と、第１電極４０と、の間に少なくとも第５絶縁部８５が設けられる。これにより、例えば、第１電極４０からの電子の注入領域が、第１電極４０のパッド電極４４側の部分に集中することが抑制される。例えば、第１電極４０のパッド電極４４が配置される側に、電子が集中した領域が形成されることが抑制される。

図８は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。 図８は、金属層６０、接合層５３、支持基板５４及び裏面電極７０を例示している。
裏面電極７０と金属層６０との間に支持基板５４が配置される。支持基板５４と金属層６０との間に接合層５３が配置される。支持基板５４と積層構造体９０との間に、金属層６０が配置される。

支持基板５４は、例えば、導電性である。裏面電極７０は、支持基板５４、接合層５３および金属層６０を介して第２電極５０と電気的に接続されている。支持基板５４には、例えば、ＳｉまたはＧｅなどの半導体基板が用いられる。支持基板５４には、例えばＣｕＷまたはＣｕなどの金属基板が用いられる。支持基板５４として、メッキ層を用いてもよい。メッキ層を用いた場合、例えば、接合層５３を省略できる。これにより、接合工程での熱履歴もなくなる。コストが下がり、熱劣化も抑えることができる。

支持基板５４の少なくとも一部が、導電性を有する。支持基板５４として金属配線を含む樹脂層やシリコン基板などを用いてもよい。支持基板５４の面積は、例えば、第１半導体層１０の面積以上である。

接合層５３には、金属層６０とは異なる材料が用いられる。接合層５３には、例えばＡｕＳｎ合金のはんだが用いられる。

裏面電極７０は、支持基板５４と電気的に接続される。裏面電極７０は、例えばＴｉ層７１、Ｐｔ層７２、およびＡｕ層７３を含む。Ａｕ層７３と支持基板５４との間にＰｔ層７２が配置される。Ｐｔ層７２と支持基板５４との間に、Ｔｉ層７１が配置される。裏面電極７０の厚さは、例えば、２００ｎｍ以上２０００ｎｍ以下であり、例えば、約８００ｎｍである。

第２電極５０と支持基板５４とは、互いに電気的に接続されている。Ｘ−Ｙ平面に投影したときに、支持基板５４は、第１電極４０と重なる。線状の第１電極４０がパッド電極４４から延出している。第１電極４０は、第２電極５０と支持基板５４との間の電気的な接続を阻害しない。

半導体発光素子１１０は、積層構造体９０を覆う封止部をさらに含んでもよい。封止部には、例えば、樹脂が用いられる。また、封止部は、波長変換部を含んでもよい。波長変換部は、例えば、発光層３０から放出された光を、その光の波長とは異なる波長を有する光に変換する。

半導体発光素子１１０の製造方法の例について説明する。
例えば、サファイア等の成長用基板の上に、第１半導体膜、発光膜及び第２半導体膜を順に結晶成長させる。第１半導体膜は、第１半導体層１０となる。発光膜は、発光層３０となる。第２半導体膜は、第２半導体層２０となる。これにより、成長用基板の上に、積層構造膜が形成される。

積層構造膜の形成には、例えば有機金属気相成長法が用いられる。積層構造膜の形成には、分子線エピタキシャル成長法等の方法を用いてもよい。
積層構造体９０の形成の例について説明する。

例えば、表面がサファイアｃ面の成長用基板の上に、バッファ層として、第１バッファ層、第２バッファ層及び第３バッファ層を順次形成する。第１バッファ層は、例えば、高炭素濃度の第１ＡｌＮバッファ層である。第１バッファ層においては、例えば、炭素濃度が３×１０^１８ｃｍ^−３以上、５×１０^２０ｃｍ^−３以下で、例えば、厚さが３ｎｍ以上、２０ｎｍ以下である。第２バッファ層は、例えば、高純度の第２ＡｌＮバッファ層である。第２バッファ層においては、例えば、炭素濃度が１×１０^１６ｃｍ^−３以上３×１０^１８ｃｍ^−３以下で、厚さが２μｍである。第３バッファ層は、例えば、ノンドープのＧａＮバッファ層である。第３バッファ層においては、例えば、厚さが２μｍである。第１バッファ層、及び、第２バッファ層は、例えば、単結晶の窒化アルミニウムである。第１バッファ層及び第２バッファ層として単結晶の窒化アルミニウムを用いることで、後述する結晶成長において高品質な半導体層を形成することができ、結晶に対するダメージが大幅に軽減される。

バッファ層の上に、第１ｎ側層１６及び第２ｎ側層１７を、この順番で順次形成する。第１ｎ側層１６は、例えば、Ｓｉドープｎ形ＧａＮコンタクト層である。第１ｎ側層１６においては、例えば、Ｓｉ濃度が１×１０^１８ｃｍ^−３以上５×１０^１９ｃｍ^−３以下であり、厚さは６μｍである。第２ｎ側層１７は、例えば、Ｓｉドープｎ形Ａｌ_０．１０Ｇａ_０．９０Ｎクラッド層である。第２ｎ側層１７においては、例えば、Ｓｉ濃度が１×１０^１８ｃｍ^−３であり、厚さが０．０２μｍである。第１ｎ側層１６及び第２ｎ側層１７が第１半導体層１０となる。便宜上、バッファ層の全部または一部を第１半導体層１０に含めてもよい。例えば、第３バッファ層が第３ｎ側層１８となる。

成長用基板の上に形成されるバッファ層として、例えば、低温成長のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）を用いてもよい。

第１半導体膜（第１半導体層１０）の上に、発光膜（発光層３０）として、バリア層３１及び井戸層３２を交互に積層する。バリア層３１として、例えば、Ｓｉドープｎ形Ａｌ_０．１１Ｇａ_０．８９Ｎを用いる。井戸層３２として、ＩｎＧａＮを用いる。バリア層３１及び井戸層３２の積層の数は、１周期以上３０周期以下であり、例えば、３周期である。さらに、ｐ側バリア層３１ｐとして、Ａｌ_０．１１Ｇａ_０．８９Ｎ層を積層する。バリア層３１においては、例えばＳｉ濃度が１．１×１０^１９ｃｍ^−３以上１．５×１０^１９ｃｍ^−３以下である。ｐ側バリア層３１ｐにおいては、例えばＳｉ濃度が１．１×１０^１９ｃｍ^−３以上１．５×１０^１９ｃｍ^−３以下で、例えば厚さが０．０１μｍである。発光膜の厚さは、例えば０．０１μｍ以上０．１５μｍ（例えば０．０７５μｍ）である。この後、スペーサ層３１ｑとして、Ｓｉドープｎ形Ａｌ_０．１１Ｇａ_０．８９Ｎ層を形成する。スペーサ層３１ｑにおいては、例えば、Ｓｉ濃度が０．８×１０^１９ｃｍ^−３以上１．０×１０^１９ｃｍ^−３以下で、例えば、厚さは０．０１μｍである。なお、上記の構成においては、発光層３０における発光光の波長（ピーク波長）は、例えば３９５ｎｍである。波長は、例えば、２１０ｎｍ以上６５０ｎｍ以下である。波長は、３７０ｎｍ以上４８０ｎｍ以下でもよい。

発光膜（発光層３０）の上に、第２半導体膜（第２半導体層２０）を形成する。例えば、第４ｐ側層２９、第３ｐ側層２８、第２ｐ側層２７及び第１ｐ側層２６を、この順で順次形成する。第４ｐ側層２９には、例えば、ノンドープＡｌ_０．１１Ｇａ_０．８９Ｎスペーサ層が用いられる。第４ｐ側層２９の厚さは、例えば０．０２μｍである。第３ｐ側層２８には、例えば、Ｍｇドープｐ形Ａｌ_０．２８Ｇａ_０．７２Ｎクラッド層が用いられる。第３ｐ側層２８においては、Ｍｇ濃度は、例えば１×１０^１９ｃｍ^−３であり、厚さは、例えば、０．０２μｍである。第２ｐ側層２７として、例えば、Ｍｇドープｐ形ＧａＮコンタクト層が用いられる。第２ｐ側層２７においては、Ｍｇ濃度が、例えば１×１０^１９ｃｍ^−３で、厚さは、例えば０．４μｍである。第１ｐ側層２６として、高濃度Ｍｇドープｐ形ＧａＮコンタクト層が用いられる。第１ｐ側層２６においては、Ｍｇ濃度は、例えば５×１０^１９ｃｍ^−３であり、厚さは、例えば０．０２μｍである。

なお、上記の組成、組成比、不純物の種類、不純物濃度及び厚さは例であり、種々の変形が可能である。

第１ｐ側層２６（コンタクト層）におけるＭｇ濃度を、約１×１０^２０ｃｍ^−３（例えば、０．９×１０^１９ｃｍ^−３以上３×１０^２０ｃｍ^−３以下）と高く設定することで、第２電極５０とのオーミック特性を向上させることができる。

半導体発光ダイオードの場合は、半導体レーザダイオードとは異なり、第１ｐ側層２６と発光層３０との距離が近い。このため、Ｍｇ拡散による特性の劣化する場合がある。第２電極５０と第１ｐ側層２６との接触面積を広くして、動作時の電流密度が低くする。それにより、電気特性を大きく損ねることなく第１ｐ側層２６のＭｇ濃度を約１×１０^１９ｃｍ^−３に抑えて、Ｍｇの拡散を防ぐことができる。これにより、発光特性を改善させることができる。

第１バッファ層は、成長用基板との結晶型の差異を緩和し、特に螺旋転位を低減する。第２バッファ層の表面は、原子レベルで平坦化される。そのため、この上に成長する第３バッファ層（例えばノンドープＧａＮバッファ層）の結晶欠陥が低減される。第２バッファ層の厚さを、１μｍよりも厚くすることが好ましい。これにより、例えば、結晶欠陥を十分に低減できる。第２バッファ層の厚さを、４μｍ以下にすることが望ましい。これにより、例えば、歪による反りを抑制できる。第２バッファ層には、Ａｌ_xＧａ_１−ｘＮ(０．８≦ｘ≦１）を用いてもよい。これにより、成長用基板の反りを緩和することができる。

第３バッファ層は、第２バッファ層の上で、３次元島状に成長する。第３バッファ層は、結晶欠陥を低減する。第３バッファ層の平均の厚さを２μｍ以上にすることが望ましい。これにより、結晶の表面の平坦性が向上する。第３バッファ層の厚さは、２μｍ以上、１０μｍ以下が好ましい。これにより、結晶品質の再現性が向上し、反りを効果的に低減できる。

これらのバッファ層を採用することで、低温成長ＡｌＮバッファ層を採用する場合と比較して、結晶欠陥を約１／１０に低減することができる。この技術によって、ｎ形ＧａＮコンタクト層への高濃度Ｓｉドーピングが可能となる。紫外帯域発光でありながらも高効率な半導体発光素子が得られる。第３バッファ層（ノンドープＧａＮバッファ層であり、例えば、第３ｎ側層１８）における結晶欠陥を低減することにより、第３バッファ層における光の吸収が抑制される。

量子井戸層として、ＡｌＧａＩｎＮの窒化ガリウム系化合物半導体を用いる場合は、例えば、２１０ｎｍから６５０ｎｍの波長（ピーク波長）の発光が得られる。量子井戸層として、ＧａＩｎＮの窒化ガリウム系化合物半導体を用いる場合は、例えば、３７０ｎｍから６５０ｎｍの波長（ピーク波長）の発光が得られる。

上記のようにして、積層構造体９０となる積層構造膜が得られる。積層構造膜の一部に凹部（溝）を形成する。凹部は、積層構造膜の上面（第２半導体膜の側の面）から第１半導体膜に達する。凹部の底部において第１半導体膜が露出する。

例えば、凹部を形成するために、積層構造膜の上面にマスクを形成し、例えばドライエッチングを行う。凹部の側面の角度（Ｘ−Ｙ平面と凹部の側面との間の角度）は、例えば、６０度以上が好ましい。この角度は、発光層３０からの発光光が最大強度を持つ３０度の光を進行方向とは逆方向に反射させる角度に相当する。凹部の深さが深いと、積層構造体９０内を横方向に伝播する発光光の進行方向を変えることで、光取り出し効率を高めやすい。一方、凹部の深さが深すぎると、後の工程で支持基板５４を接合する際に、凹部をはんだで埋めにくくなる。また、凹部を第３バッファ層（例えば、第３ｎ側層１８）に到達するまで深くすると、第１ｎ側層１６（例えばコンタクト層）上に第１電極４０を形成することができなくなる。凹部の深さは、例えば０．２μｍ以上、１０μｍ以下が好ましい。凹部の深さは、例えば、０．３μｍ以上、１．５μｍ以下である。

凹部を含めた積層構造体９０の表面を覆うように、第１絶縁膜を形成する。第１絶縁膜は、第１絶縁部８１の一部（第２膜部８１ｂ）、第４絶縁部８４、第５絶縁部８５、及び、第６絶縁部８６となる。このように、第１絶縁部８１の一部、第４絶縁部８４、第５絶縁部８５及び第６絶縁部８６は、同時に形成される。第１絶縁膜として、例えばＳｉＯ_２が用いられる。第１絶縁膜の厚さは、例えば２００ｎｍ以上１５００ｎｍ以下（例えば４００ｎｍ）である。

第１絶縁膜は、高温で成膜することが好ましい。これによって、第１絶縁膜から形成される絶縁層８０は、絶縁性、カバレッジ及び信頼性等に優れた高品質な膜になる。

第１半導体層１０と接する第１電極４０を形成する。例えば、第１絶縁膜のうちで凹部の第１半導体層１０の上に形成された一部の部分を除去する。露出した第１半導体層１０の表面に、オーミック電極となるＴｉ／Ａｌ／Ｎｉ／Ａｕの積層膜を形成する。積層膜の厚さは、例えば１５０ｎｍ以上５００ｎｍ以下（例えば３００ｎｍ）である。例えば、窒素雰囲気中で６００℃で、５分のシンター処理を行う。第１電極４０は、オーミック電極である。

第１電極４０の上に、第１導電層４１及び第２導電層４２となる導電膜を形成する。導電膜には、例えば、Ｔｉ／Ａｕ／Ｔｉの積層膜が用いられる。導電膜の厚さは、例えば８００ｎｍ以上２０００ｎｍ以下（例えば１２００ｎｍ）である。

第１電極４０に含まれる第１層として、例えば、Ａｌ、Ａｇ、Ａｕ、Ｒｈ等の高反射性材料を用いることができる。第１層は、第１半導体層１０と接する層である。これにより、ｎ形コンタクト層との良好なオーミック特性、及び、ｎ形コンタクト層との低コンタクト特性を得つつ、高い反射率が得られる。光取り出し効率が向上し易くなる。第１電極４０の設計自由度が向上する。Ａｌは、耐環境性が低いため、例えばＳｉをわずかに入れたＡｌ合金を採用することで、信頼性や密着性を向上させることができる。

オーミック電極である第１電極４０を、第１導電層４１及び第２導電層４２とは別に形成してもよい。第１電極４０には、コンタクト抵抗が低い膜構造及び熱処理条件を適用することができる。第１導電層４１及び第２導電層４２には、抵抗率が低い膜構造を適用することができる。例えば、第１電極４０においては、高温シンターによってコンタクト抵抗を下げる。第１導電層４１及び第２導電層４２には、Ａｕ、Ａｌ及びＡｇの少なくともいずれかの厚い膜を用いる。これによって、第１導電層４１及び第２導電層４２の抵抗率を下げることができる。

第１導電層４１と、第２導電層４２と、第１絶縁膜と、を覆うように、第２絶縁膜を形成する。第２絶縁膜は、第１絶縁部８１の一部（第１膜部８１ａ）、第２絶縁部８２、及び、第３絶縁部８３となる。このように、第１絶縁部８１の一部（第１膜部８１ａ）、第２絶縁部８２及び第３絶縁部８３は、同時に形成される。第２絶縁膜として、例えばＳｉＯ_２が用いられる。第２絶縁膜の厚さは、例えば２００ｎｍ以上３０００ｎｍ以下（例えば６００ｎｍ）である。

第２絶縁膜は、高温で成膜することができる。先に形成した第１電極４０は６００℃程度でシンター処理を行っているため、第１電極４０は、同程度の熱処理条件までの耐熱性を備えている。したがって、第２絶縁膜を高温で形成した場合においても、第１電極４０のオーミック性及びコンタクト抵抗は低下しない。これによって、第２絶縁膜から形成される絶縁層８０は、第１電極４０と第２電極５０との絶縁性、カバレッジ及び信頼性等に優れた高品質な膜になる。

第２絶縁膜は、低温で成膜してもよい。先に形成した第１導電層４１及び第２導電層４２を合金化させない程度の温度で成膜することで、第１導電層４１及び第２導電層４２の抵抗率を低く保つことができる。これによって、電流広がりが良好で、実効的な発光面積の広い高い発光効率を持つ半導体発光素子を実現することができる。

オーミック特性を有する第２電極５０を形成する。例えば、第１絶縁膜及び第２絶縁膜のうちで第２半導体層２０の上に形成された部分を除去する。露出した第２半導体層２０の一部の表面に、Ａｇ／Ｐｔの積層膜を形成する。この積層膜の厚さは、例えば２００ｎｍである。そして、酸素雰囲気中で約４００℃、１分でシンター処理を行う。これにより、第２電極５０が形成される。

第２電極５０の上に、金属層６０となる金属膜を形成する。金属膜には、例えばＴｉ／Ｐｔ／Ａｕの積層膜が用いられる。この積層膜の厚さは、例えば８００ｎｍである。

支持基板５４を用意する。支持基板５４には、例えば、Ｓｉ基板を用いる。支持基板５４の主面には、接合層５３が設けられている。接合層５３は、例えばＡｕＳｎ合金によるはんだ層である。はんだ層の厚さは、例えば０．５μｍ以上５μｍ以下（例えば１．５μｍ）である。金属層６０と、はんだ層と、を対向させて、はんだの共晶点以上の温度（例えば２８０℃）に加熱する。支持基板５４が金属層６０と接合される。

成長用基板を剥離するため、積層構造体９０に対して成長用基板の側から、レーザ光を照射する。レーザ光には、例えばＹＶＯ_４の固体レーザの三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）が用いられる。レーザ光は、ＧａＮバッファ層（例えば、上記のノンドープＧａＮバッファ層）のＧａＮの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有する。すなわち、レーザ光は、ＧａＮの禁制帯幅よりも高いエネルギーを有する。

レーザ光は、ＧａＮバッファ層（ノンドープＧａＮバッファ層）のうちの、単結晶バッファ層（第２バッファ層）の側の領域において効率的に吸収される。これにより、ＧａＮバッファ層のうちの、単結晶バッファ層の側のＧａＮは、発熱により分解する。塩酸処理などによって、分解されたＧａＮを除去し、成長用基板を剥離する。

支持基板５４の接合時や、成長用基板の剥離時に、結晶に、結晶欠陥やダメージが入り易い。これは、支持基板５４とサファイアとの間の熱膨張係数差、支持基板５４とＧａＮとの熱膨張係数差、局所的に加熱されることによる熱、及び、ＧａＮが分解することにより発生する生成物、などによる。結晶欠陥やダメージが生じると、第２電極５０のＡｇが結晶内に拡散し、結晶内部でのリークや、結晶欠陥の加速度的な増加を招く。

単結晶ＡｌＮバッファ層を用いると高品質な半導体層を形成することができる。結晶に対するダメージが大幅に軽減される。高熱伝導特性のＡｌＮバッファ層がＧａＮに近接している。このため、ＧａＮをレーザ光で分解する際に熱が拡散し易く、局所的な加熱による熱ダメージが抑制できる。

次に、露出した積層構造体９０の第１主面（第１半導体層１０の第１主面１０ａ）上に、凹凸１０ｄｐを形成する。さらに、パッド電極４４を形成する。
例えば、積層構造体９０の一部をドライエッチングで除去して、第４絶縁部８４の一部、第５絶縁部８５の一部、及び、第６絶縁部８６を露出させる。積層構造体９０の第１主面においては、例えばノンドープＧａＮバッファ層（第３ｎ側層１８）の表面が露出する。

次に、ノンドープＧａＮバッファ層の表面を、例えばＫＯＨ溶液によるアルカリエッチングにより加工して、凹凸１０ｄｐを形成する。例えば、８０℃の１モル（ｍｏｌ）／リットル（Ｌ）のＫＯＨ溶液を用いて、２０分間のエッチングを行う。これにより、凹凸１０ｄｐが形成される。

第３ｎ側層１８が設けられない場合は、第１ｎ側層１６（ｎ形コンタクト層）に、凹凸１０ｄｐが形成される。ｎ形コンタクト層は、ｎ側電極（第１電極４０）との低抵抗のオーミックコンタクトを形成するために、キャリア濃度（例えば不純物濃度）が高く設定される。このようなｎ形コンタクト層に凹凸や平坦部を形成する場合、表面荒れや不純物析出が生じ易い。その結果として、光取り出し効率を低下させる要因となる場合がある。一方、ノンドープＧａＮバッファ層の不純物濃度は、ｎ形コンタクト層に比べて低い。このため、表面荒れや不純物析出が生じることが少ない。

凹凸１０ｄｐは、ドライエッチングで形成してもよい。

アルカリエッチングでは、ＧａＮ結晶の面方位（主に｛１０−１−１｝）に沿って、異方性エッチングが行われ、その結果として六角錐の構造が形成される。エッチング温度、エッチング時間、別の物質を添加することで調整される水素イオン指数（ｐＨ）、濃度、紫外線（ＵＶ）光及びＵＶレーザ照射の有無などで、エッチングレート、六角錐の大きさ及び密度が大きく変化する。

エッチング量が大きいほど、凹凸１０ｄｐは大きくなり、かつ、凹凸１０ｄｐの密度は高くなる。

ＧａＮをドライエッチングで加工する場合、Ｎ（窒素）面は、Ｇａ面とは異なり、結晶方位や転位の影響を受けやすく、異方性エッチングされやすい。ｃ面サファイア基板上に成長させたＧａＮの表面は、通常、Ｇａ面である。サファイア基板を除去することで露出したＧａＮの表面はＮ（窒素）面となっている。したがって、ドライエッチングによる異方性エッチングによって凹凸１０ｄｐを形成することは容易である。既に説明したように、マスクを用いたドライエッチングにより凹凸１０ｄｐを形成してもよい。

発光光の波長３９０ｎｍの半導体発光素子（結晶層内の発光波長は約１５５ｎｍ）を用いた実験結果では、凹凸１０ｄｐの大きさが大きくなると、光出力が増加する。この光出力の増加は、凹凸１０ｄｐの大きさが３μｍ程度以上において観測される。凹凸１０ｄｐの大きさは、好ましくは結晶層内の発光波長の２倍以上、さらに好ましくは１０倍以上である。

第１導電層４１を被覆している第５絶縁部８５の一部を除去する。露出した第１導電層４１の一部の上にパッド電極４４を形成する。パッド電極４４として、例えばＴｉ／Ｐｔ／Ａｕの積層膜が用いられる。パッド電極４４の厚さは、例えば２００ｎｍ以上１５００ｎｍ以下（例えば５００ｎｍ）である。このパッド電極４４にはボンディングワイヤが接続される。

支持基板５４を研削などによって１００μｍ程度の厚さまで削り、削った面に裏面電極７０を形成する。裏面電極７０には、例えばＴｉ／Ｐｔ／Ａｕの積層膜が用いられる。裏面電極７０の厚さは、例えば２００ｎｍ以上１５００ｎｍ以下（例えば５００ｎｍ）である。裏面電極７０は、例えば、ヒートシンクやパッケージに接続される。

必要に応じてダイヤモンドブレード等により、支持基板５４を切断する。これにより、半導体発光素子１１０が完成する。

上記の製造方法では、成長用基板としてサファイア基板が用いられている。成長用基板として、Ｓｉを用いてもよい。Ｓｉ基板を成長用基板として用いた場合、成長用基板を除去する処理においては、例えば、成長用基板を研削により薄くした後に、残りの成長用基板（Ｓｉ基板）をエッチングによって除去してもよい。

（第２の実施の形態）
図９は、第２の実施形態に係る半導体発光素子を例示する模式断面図である。
図９に表したように、本実施形態に係る半導体発光素子１２０は、金属層６０と、積層構造体９０と、第１電極４０と、パッド電極４４と、第１導電層４１と、第２導電層４２と、第２電極５０と、絶縁層８０と、を含む。半導体発光素子１２０においては、さらに、反射層５６が設けられている。これ以外は、半導体発光素子１１０と同様なので説明を省略する。

反射層５６は、絶縁層８０と金属層６０との間に設けられ、Ｘ−Ｙ平面に投影したときに、第１導電層４１と第２電極５０との間の領域、及び、第２導電層４２と第２電極５０との間の領域と重なる。反射層５６の光反射率は、金属層６０の光反射率よりも高い。第１導電層４１と第２電極５０との間の領域、または、第２導電層４２と第２電極５０との間の領域から、積層構造体９０から金属層６０に向けて進む光を、反射層５６で反射させる。これにより、光取り出し効率がさらに向上できる。特に、発光層３０の側面付近（第１側面ｓ１〜第６側面ｓ６）から絶縁層８０に入射する発光光は無視できないほど多い。反射層５６を設けることで光出力は、例えば、５％ほど向上する。

反射層５６には、例えば、Ａｇ及びＡｌの少なくともいずれかを含む。反射層５６は、発光層３０から放出された光に対して高い反射率を有する。

例えば、第１電極４０、第２電極５０、第１導電層４１及び第２導電層４２として、ＡｇやＡｌなどの反射金属を用い、さらに上記の反射層５６を用いると、積層構造体９０の全体が反射構造となる。これにより、光取り出し効率をさらに向上させることができる。

反射層５６は、第２電極５０または金属層６０とは別に形成してもよい。反射層５６は、第２電極５０または金属層６０と一緒に形成してもよい。反射層５６を第２電極５０とは別の工程で形成する場合は、例えば、それぞれに対して適切な条件（電極構造及びシンター条件など）が適用できる。同時に形成する場合は、例えば、工程数を減らすことができ、コストを下げることができる。

実施形態によれば、静電気放電耐性が高い半導体発光素子が提供される。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であればよい。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、発光層、バリア層、スペーサ層、井戸層、電極、導電層、パッド電極、接合層、支持基板、反射層、金属層、裏面電極、絶縁層、及び、積層構造体などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０・・・第１半導体層、 １０ａ・・・第１主面、 １０ｂ・・・第２主面、 １０ｄｐ・・・凹凸、 １０ｐ・・・凸部、 １１・・・第１部分、 １２・・・第２部分、 １３・・・第３部分、 １６・・・第１ｎ側層、 １７・・・第２ｎ側層、 １８・・・第３ｎ側層、 ２０・・・第２半導体層、 ２６・・・第１ｐ側層、 ２７・・・第２ｐ側層、 ２８・・・第３ｐ側層、 ２９・・・第４ｐ側層、 ３０・・・発光層、 ３１・・・バリア層、 ３１ｐ・・・ｐ側バリア層、 ３１ｑ・・・スペーサ層、 ３２・・・井戸層、 ４０・・・第１電極、 ４０ｃ・・・部分、 ４１・・・第１導電層、 ４１ｃ・・・部分、 ４１ｆ…導電膜、 ４２・・・第２導電層、 ４２ａ・・・重畳部、 ４２ｂ・・・非重畳部、 ４２ｃ・・・部分、 ４４・・・パッド電極、 ５０・・・第２電極、 ５０ｃ・・・部分、 ５３・・・接合層、 ５４・・・支持基板、 ５６・・・反射層、 ６０・・・金属層、 ６０ａ・・・第１領域、 ６０ｂ・・・第２領域、 ６０ｃ・・・第３領域、 ６０ｄ・・・第４領域、 ６０ｉ・・・内側領域、 ６０ｍｆ・・・主面、 ６０ｏ・・・外側領域、 ６０ｒ・・・外縁、 ６０ｒ１〜６０ｒ４・・・第１〜第４の辺、 ６１・・・Ｔｉ層、 ６２・・・Ｐｔ層、 ６３・・・Ａｕ層、 ６５ａ・・・第１領域部分、 ６５ｂ・・・第２領域部分、 ６５ｃ・・・第３領域部分、 ６５ｄ・・・第４領域部分、 ６５ｉ・・・内側部分、 ６５ｏ・・・外側部分、 ７０・・・裏面電極、 ７１・・・Ｔｉ層、 ７２・・・Ｐｔ層、 ７３・・・Ａｕ層、 ８０・・・絶縁層、 ８１〜８６・・・第１〜第６絶縁部、 ８１ａ・・・第１膜部、 ８１ｂ・・・第２膜部、 ８１ｂｓ・・・第１側面部、 ８４ｓ・・・第２側面部、 ９０・・・積層構造体、 １１０、１２０・・・半導体発光素子、 ｓ１〜ｓ６・・・第１〜第６側面、 ｗｎ・・・幅、 ｗｐ・・・幅

Claims (15)

1. 第１領域と第２領域とを含む内側領域と、前記内側領域の外側に設けられ第３領域と第４領域とを含む外側領域と、を含む主面を有し、前記第１領域及び前記第２領域は、前記第３領域と前記第４領域との間に配置された、金属層と、
   前記金属層の前記主面上に設けられた積層構造体であって、
   前記第１領域の上に設けられた第１部分と、前記第２領域の上に設けられた第２部分と、前記第４領域の上に設けられた第３部分と、を含む第１導電形の第１半導体層と、
   前記第１領域と前記第１部分との間に設けられ前記第３領域と重ならない第２導電形の第２半導体層と、
   前記第１部分と前記第２半導体層との間に設けられた発光層と、
   を含む前記積層構造体と、
   前記第２領域と前記第２部分との間に設けられ、前記第２部分と電気的に接続された第１電極と、
   前記第３領域の上に設けられたパッド電極と、
   前記第２領域と前記第１電極との間、及び、前記第３領域と前記パッド電極との間に設けられ、前記第１電極と前記パッド電極とを電気的に接続する第１導電層と、
   前記第４領域の上に設けられ前記第１導電層と電気的に接続された第２導電層であって、前記第１半導体層から前記第２半導体層に向かう第１方向において前記第３部分と重なる重畳部と、前記第１方向において前記第３部分と重ならない非重畳部と、を含む前記第２導電層と、
   前記第１領域と前記第２半導体層との間に設けられ前記第２半導体層及び前記金属層と電気的に接続された第２電極と、
   絶縁層であって、
   前記第２領域と前記第１導電層との間に設けられた第１絶縁部と、
   前記第３領域と前記第１導電層との間に設けられた第２絶縁部と、
   前記第４領域と前記第２導電層との間に設けられた第３絶縁部と、
   第４絶縁部と、
   を含む前記絶縁層と、
   を備え、
   前記第４絶縁部の一部は、前記重畳部と前記第３部分との間に配置され、
   前記第４絶縁部の前記一部は、前記第１方向において前記第３部分と直接接し、
   前記第２導電層は、前記第４絶縁部と前記第４領域との間に配置され、
   前記第２導電層は、前記第１方向に対して垂直な第２方向において前記第３絶縁部の一部と前記第２電極との間に配置された、半導体発光素子。
2. 前記第１絶縁部は、前記第１半導体層の前記第１部分の第１側面、前記第２半導体層の第２側面、及び、前記発光層の第３側面に沿う第１側面部を含み、
   前記第１側面部は、前記第１側面と前記金属層との間、前記第２側面と金属層との間、及び、前記第３側面と前記金属層との間を電気的に絶縁する請求項１記載の半導体発光素子。
3. 前記第２方向において、前記非重畳部と前記第１領域との間に、前記重畳部が配置される請求項１記載の半導体発光素子。
4. 前記第２方向において、前記非重畳部と前記発光層との間に、前記重畳部が配置される請求項１記載の半導体発光素子。
5. 前記第４絶縁部は、前記第１半導体層の前記第１部分の第４側面、前記第２半導体層の第５側面、及び、前記発光層の第６側面に沿う第２側面部を含み、
   前記第２側面部は、前記第４側面と前記金属層との間、前記第５側面と金属層との間、及び、前記第６側面と前記金属層との間を電気的に絶縁する請求項１〜４のいずれか１つに記載の半導体発光素子。
6. 前記第１方向に対して垂直な平面に投影したときの前記第２導電層の面積は、前記平面に投影したときに前記第１導電層と第１電極とが重なる部分の面積の２倍以上である請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 前記第１導電層の厚さは、前記第１電極の厚さよりも厚い請求項１〜６のいずれか１つに記載の半導体発光素子。
8. 前記第１導電層の抵抗率は、前記第１電極の抵抗率よりも低い請求項１〜７のいずれか１つに記載の半導体発光素子。
9. 前記絶縁層は、前記第１導電層と前記第２部分との間に設けられた第５絶縁部をさらに含み、
   前記第５絶縁部の少なくとも一部は、前記第１方向に対して垂直な平面に投影したときに、前記第１電極と前記パッド電極との間に配置される請求項１〜８のいずれか１つに記載の半導体発光素子。
10. 前記第２電極の面積は、前記第１電極の面積よりも大きい請求項１〜９のいずれか１つに記載の半導体発光素子。
11. 前記第１電極の延在方向に対して直交する方向の前記パッド電極の長さは、前記直交する方向の前記第１電極の長さよりも長い請求項１〜１０のいずれか１つに記載の半導体発光素子。
12. 前記第１電極のうちの、前記第２部分に対向する部分は、Ａｇ、Ａｌ、Ａｕ及びＲｈの少なくともいずれかを含む請求項１〜１１のいずれか１つに記載の半導体発光素子。
13. 前記第２導電層のうちの、前記第１半導体層に対向する部分は、Ａｇ、Ａｌ、Ａｕ及びＲｈのうちの少なくともいずれかを含む請求項１〜１２のいずれか１つに記載の半導体発光素子。
14. 前記絶縁層と前記金属層との間に設けられ、前記第１方向において、前記第１導電層と前記第２電極との間の領域、及び、前記第２導電層と前記第２電極との間の領域と重なる反射層をさらに備えた請求項１〜１３のいずれか１つに記載の半導体発光素子。
15. 支持基板をさらに備え、
    前記金属層は、前記積層構造体と前記支持基板との間に配置され、
    前記支持基板の少なくとも一部は、導電性を有する請求項１〜１４のいずれか１つに記載の半導体発光素子。

Images