JP6070588B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP6070588B2
JP6070588B2 JP2014010967A JP2014010967A JP6070588B2 JP 6070588 B2 JP6070588 B2 JP 6070588B2 JP 2014010967 A JP2014010967 A JP 2014010967A JP 2014010967 A JP2014010967 A JP 2014010967A JP 6070588 B2 JP6070588 B2 JP 6070588B2
Authority
JP
Japan
Prior art keywords
ground electrode
electrode
wiring board
multilayer wiring
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014010967A
Other languages
English (en)
Other versions
JP2015138925A (ja
Inventor
宏通 北嶋
宏通 北嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014010967A priority Critical patent/JP6070588B2/ja
Priority to US14/490,698 priority patent/US9370092B2/en
Priority to CN201410572577.XA priority patent/CN104812160A/zh
Priority to CN201910110770.4A priority patent/CN109769342A/zh
Publication of JP2015138925A publication Critical patent/JP2015138925A/ja
Application granted granted Critical
Publication of JP6070588B2 publication Critical patent/JP6070588B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、その一方主面に形成された複数の外部接続用の電極と、隣接する外部接続用の電極間の短絡を防止する表面絶縁膜とを備える多層配線基板に関する。
電子機器の小型化に伴って、該電子機器のマザー基板等に実装されるモジュールの電気回路形成用の配線基板には、立体的な配線構造が可能な多層配線基板が広く採用されている(例えば、特許文献1参照)。この種の多層配線基板100は、図8に示すように、複数のセラミックシート101が積層されたセラミック積層体102で構成されている。また、各セラミックシート101には、その一方主面に各種配線電極103a,103bが形成されるとともに、その厚み方向で貫通する層間接続導体105がそれぞれ形成され、層間の所定の配線電極103a,103b同士が層間接続導体105により接続される。
また、近年では、モジュールの更なる小型化に伴って、隣接する配線電極103a,103bの間隔、および、隣接する配線電極103と層間接続導体105の間隔を狭くすることが要求されている。そこで、この多層配線基板100では、配線電極103a,103bの周縁を絶縁被覆膜104で被覆し、本来、接続すべきでない配線電極103a,103b間や、配線電極103a,103bと層間接続導体105との間の短絡を防止している。
特開2013−38385号公報(段落0035〜0049、図1等参照)
上記した多層配線基板100の上面に形成された各配線電極103aは、例えば、外部のマザー基板に接続するための外部接続電極として用いられる。この場合、各配線電極103aの一部がグランド電極として使用される場合がある。グランド電極は、接地特性を向上させるために面積を大きくするのが好ましいが、その面積が大きくなるに連れて半田でマザー基板に接続する際の半田量の適正化が難しくなるため、マザー基板との接続時の実装不良のリスクが高まる。そこで、従来では、グランド電極を複数に分けて形成することで、多層配線基板の実装性を確保しつつ、グランド電極の総面積を維持する方策が採用されている。
ところで、上記したグランド電極が、マザー基板との電磁結合を防止する遮蔽電極として利用される場合がある。しかしながら、グランド電極を分けて形成した場合は、各グランド電極間に電極のないスペースが生まれるため、前記電磁結合を防止すべく、別のセラミックシート101に大面積のグランド電極を設ける必要があった。このような場合、セラミックシート101の層数が増加するため、多層配線基板100の薄型化の妨げとなる。
本発明は、上記した課題に鑑みてなされたものであり、外部のマザー基板への実装性を確保しつつ、薄型化を図ることができる多層配線基板を提供することを目的とする。
上記した目的を達成するために、本発明の多層配線基板は、複数の絶縁層が積層されて成る積層体を備える多層配線基板において、前記積層体の一方主面の中央部に形成されたグランド電極と、前記積層体の一方主面の周縁部に並んで形成された複数の個別電極と、前記グランド電極の端縁部を被覆して設けられ前記グランド電極と前記各個別電極との間を絶縁する電極間絶縁部と、前記グランド電極の表面に形成され該グランド電極を複数の領域に仕切る表面被覆部とを有する表面絶縁膜と、前記グランド電極に接続された複数の第1層間接続導体とを備え、前記グランド電極は、前記積層体の前記一方主面の中央部に配置された本体部と、該本体部の端縁から、隣接する所定の前記個別電極間の隙間に、前記積層体の前記一方主面の端縁に向けて延出形成された延出部とを有し、前記電極間絶縁部は、前記グランド電極の前記本体部および前記延出部それぞれの周縁部を含む前記グランド電極の端縁部を被覆し、前記各第1層間接続導体は、前記電極間絶縁部に被覆された前記本体部の端縁寄りの位置にそれぞれ配置されていることを特徴としている。
この場合、グランド電極の表面が、表面絶縁膜の表面被覆部により、複数の領域に仕切られる。このとき、仕切られたグランド電極の各領域の面積を、表面絶縁膜の表面被覆部により外部のマザー基板との接続に適した面積に形成することで、グランド電極を複数に分けて配置する従来の多層配線基板と同程度の実装性を確保することができる。
また、外部のマザー基板への実装性を確保するのにグランド電極を分割配置する必要がないため、内層に形成された配線電極等とマザー基板との電磁結合を防止する遮蔽電極にグランド電極を利用することができる。したがって、グランド電極を分割配置した従来の多層配線基板のように、別途、別の絶縁層に大面積のグランド電極を設ける必要がなく、このグランド電極を設けない分、絶縁層の層数を減らして多層配線基板の薄型化を図ることができる。
また、グランド電極の面積が大きくなると、絶縁層からの剥離が懸念されるが、この剥離の基点となるグランド電極の端縁部が表面絶縁膜の電極間絶縁部で被覆されているため、グランド電極の絶縁層からの剥離を防止することができる。
また、各第1層間接続導体はグランド電極の電極間絶縁部に被覆された部分、すなわち、グランド電極の端縁部にそれぞれ配置される。そうすると、グランド電極の端縁部を除く内側の領域が、第1層間接続導体を配置しない領域となるため、グランド電極が形成された絶縁層の内層に位置する絶縁層において、配線電極の設計自由度が向上する。
また、各第1層間接続導体は、グランド電極内で、絶縁層から剥離しにくい表面絶縁膜の電極間絶縁部に被覆された部分に配置されるため、グランド電極と各第1層間接続導体との接続信頼性が向上する。
また、グランド電極(本体部)の各第1層間接続導体が配置されない内側の領域の面積をより広くすることができるため、グランド電極が形成された絶縁層の内層に位置する絶縁層において、配線電極の設計自由度がさらに向上する。
また、前記グランド電極の前記延出部に接続された第2層間接続導体をさらに備えていてもよい。この場合、隣接する個別電極間にグランド電極の延出部と第2層間接続導体とが配置されることになるため、両個別電極間の信号等の相互干渉を低減することができる
また、前記各個別電極のうちの少なくとも1つが、それぞれ前記グランド電極に接続された前記第1層間接続導体と前記第2層間接続導体とにより囲まれていてもよい。この場合、第1層間接続導体と第2層間接続導体とにより囲まれた個別電極のアイソレーション特性が向上する。
また、前記積層体の内部にそれぞれ形成された所定の配線パターンおよび容量を形成する容量電極をさらに備え、前記配線パターンおよび前記容量電極の両方が、所定の前記絶縁層の一方主面における平面視で前記グランド電極に重なる領域に形成されていてもよい。このように、グランド電極との間で容量を形成する容量電極、および、マザー基板との電磁結合を防止したい配線パターンの両方を、所定の絶縁層の一方主面に形成することで、多層配線基板の薄型化が容易になる。
本発明によれば、グランド電極の表面が、表面絶縁膜の表面被覆部により複数の領域に仕切られる。このとき、仕切られたグランド電極の各領域の面積を、表面絶縁膜の表面被覆部により外部のマザー基板との接続に適した面積に形成することで、グランド電極を複数に分けて配置する従来の多層配線基板と同程度の実装性を確保することができる。
また、外部のマザー基板への実装性を確保するのにグランド電極を分割配置する必要がないため、グランド電極を、内層に形成された配線電極等とマザー基板との電磁結合を防止する遮蔽電極に利用することができる。したがって、グランド電極を分割配置した従来の多層配線基板のように、別途、別の絶縁層に大面積のグランド電極を設ける必要がなく、このグランド電極を設けない分、絶縁層の層数を減らして多層配線基板の薄型化を図ることができる。
また、グランド電極の面積が大きくなると、絶縁層からの剥離が懸念されるが、この剥離の基点となるグランド電極の端縁部が表面絶縁膜の電極間絶縁部で被覆されているため、グランド電極の絶縁層からの剥離を防止することができる。
本発明の第1実施形態にかかる多層配線基板の断面図である。 図1の多層配線基板の表面絶縁膜を除いた状態の下面図である。 図1の多層配線基板の下面図である。 図1の多層配線基板の下から2番目の絶縁層の下面図である。 本発明の第2実施形態にかかる多層配線基板の表面絶縁膜を除いた状態の下面図である。 図5の多層配線基板の下面図である。 図5の多層配線基板の下から2番目の絶縁層の下面図である。 従来の多層配線基板の断面図である。
<第1実施形態>
本発明の第1実施形態にかかる多層配線基板1について、図1〜図4を参照して説明する。なお、図1は本発明の第1実施形態にかかる多層配線基板1の断面図、図2は図1の多層配線基板1の表面絶縁膜8を除いた状態の下面図、図3は多層配線基板1の下面図、図4は多層配線基板1の下から2番目の絶縁層3dの下面図である。なお、図1は図3のA−A矢視断面図である。
この実施形態にかかる多層配線基板1は、図1に示すように、複数の(この実施形態では5層)の絶縁層3a〜3eが積層されて成る積層体2と、積層体2の上面に形成された部品実装用の複数の実装電極4と、積層体2の下面に形成された外部接続用の複数の外部電極5,6a,6bとを備え、例えば、携帯電話のマザー基板に搭載される高周波モジュールの回路形成基板として用いられる。
各絶縁層3a〜3eを形成する材料としては、低温同時焼成セラミック(LTCC)、ガラスエポキシ樹脂等を用いることができる。なお、この実施形態では、各絶縁層3a〜3eが低温同時焼成セラミックでそれぞれ形成されており、積層体2の内部には、図1中図示省略の各種配線電極やビア導体が形成されている。
各実装電極4および各外部電極5,6a,6bは、それぞれ、Cu、Ag、Al等の金属で形成されている。ここで、各実装電極4は、半田等により、実装部品にそれぞれ接続されるとともに、各外部電極5,6a,6bは、半田等により、外部のマザー基板等に設けられた接続電極にそれぞれ接続される。なお、図1において、各実装電極4は絶縁層3a内に埋設される構成となっているが、各実装電極4は絶縁層3aの主面上に埋設されることなく配置されても構わない。
各外部電極5,6a,6bは、上記したように、積層体2の下面(本発明の「積層体の一方主面」に相当)、すなわち、最下層の絶縁層3eの下面にそれぞれ形成されている。これらの各外部電極5,6a,6bは、図2に示すように、接地用のグランド電極5と、信号の送受信用や電源供給用の複数の個別電極6a,6bで構成されている。
具体的には、グランド電極5は、本体部5aと複数の延出部5bとを有し、本体部5aが積層体2の下面の中央部に形成される。また、各個別電極6a,6bが、積層体2の下面の周縁部であって、グランド電極5の本体部5を囲むように並んで配置される。このとき、グランド電極5の各延出部5bは、本体部5の端縁から、隣接する所定の個別電極6a,6b間の隙間に、積層体2の下面の端縁に向けて延出してそれぞれ形成される。したがって、積層体2の下面においては、各個別電極6a,6bの形成領域を除いた略全て領域にグランド電極5が配置されることになる。なお、図2において、破線で囲まれた領域は、グランド電極5の本体部5aを示している。
また、図2に示すように、グランド電極5には複数のビア導体7aが接続される。このとき、各ビア導体7aが、グランド電極5の本体部5aの外側に位置する各延出部5bにそれぞれ配置される。このように、各延出部5bに接続されたビア導体7aが本発明における「第2層間接続導体」に相当する。なお、各ビア導体7aの代わりに、例えば、Cu、Ag、Alなどの金属から成る線材を所定の長さに加工して形成されたピン状導体を使用してもかまわない。また、各個別電極6a,6bの中には、図示省略のビア導体が接続されているものもある。
また、積層体2の下面には、図3に示すように、隣接する外部電極5,6a,6b間の短絡を防止したり、各外部電極5,6a,6bの外部との接続面積を最適化したりするための表面絶縁膜8が形成される。この表面絶縁膜8は、図3における点描写された部分であり、セラミックペーストやソルダーレジスト(この実施形態ではセラミックペースト)などを用いた印刷技術等により、外部電極5,6a,6bが形成された積層体2の下面に塗布される。
具体的には、表面絶縁膜8は、グランド電極5の端縁部を被覆して設けられグランド電極5と各個別電極6a,6bとの間を絶縁する電極間絶縁部8aと、グランド電極5の本体部5aの表面に形成され、該本体部5aを複数の領域(この実施形態では6つの領域)に仕切る表面被覆部8bとを有している。なお、図3における点描写された部分中の破線は、電極間絶縁部8aと表面被覆部8bの境界を示している。
ここで、電極間絶縁部8aは、グランド電極5の本体部5aの周縁部(端縁部)、延出部5bの周縁部、各個別電極6a,6bの周縁部および隣接する外部電極5,6a,6b間の積層体2の下面を被覆することにより、隣接する外部電極5,6a,6b間に介在し、隣接する外部電極5,6a,6b間を絶縁する。
また、表面被覆部8bは、図3に示すように、横長矩形状のグランド電極5の本体部5aの縦方向の略中心を通り、本体部5aの長辺方向と平行に伸びる横長短冊パターン8b1と、それぞれ該横長短冊パターン8b1に直交する2つの縦長短冊パターン8b2とが合成されたパターン形状をなしている。そして、このパターン形状で本体部5aの表面を被覆することにより、本体部5aの表面を、それぞれ略同じ面積を有する6つの矩形状の電極露出領域に仕切っている。これらの各電極露出領域は、外部のマザー基板に半田を用いて接続する際、対応するマザー基板側の接続電極に対して適切な半田接続が得られるように、それぞれ面積設定がなされている。なお、上記した表面被覆部8bのパターン形状は一例であり、グランド電極5を複数の領域に仕切るものであれば、適宜、変更可能である。また、各電極露出領域の形状も、矩形状に限らず、例えば、円状であってもかまわない。
ところで、この実施形態では、グランド電極5に接続される各ビア導体7aが、グランド電極5の各延出部5bに配置されているため、最下層の絶縁層3eの一つ上の絶縁層3dの下面の中央部(平面視でグランド電極5の本体部5aに重なる領域)に、広い空きスペースが形成されることになる。したがって、図4に示すように、絶縁層3dの下面には、この空きスペースを利用して所定の複数の配線パターン9と、グランド電極5との間で容量を形成する複数の容量電極10とが形成される。このとき、絶縁層3dの下面における平面視でグランド電極5の本体部5aに重なる領域に、各容量電極10、および、各配線パターン9の略全体が形成される。このようにすると、多層配線基板1を外部のマザー基板に搭載した際、マザー基板と配線パターン9間の電磁結合を防止することができる。
(多層配線基板1の製造方法)
次に、多層配線基板1の製造方法について説明する。この多層配線基板1の製造方法では、まず、各絶縁層3a〜3eが個別に準備される。例えば、最下層の絶縁層3eを準備する場合、当該絶縁層3eを形成するセラミックグリーンシートを用意し、その一方主面の所定位置に、レーザ光を照射してビアホールを形成する。
続いて、形成したビアホールに、例えば、Cu、Ag、Alのいずれかの金属や有機溶剤等を含有する導電性ペーストを印刷技術などを用いて充填し、最下層の絶縁層3eに各ビア導体7aを形成する。
次に、絶縁層3eの下面に、Cu、Ag、Al等の金属で形成された各外部電極5,6a,6bを印刷技術等を用いて形成する。
次に、各外部電極5,6a,6bが形成された状態の絶縁層3eの下面に、表面絶縁膜8を形成して絶縁層3eが完成する。このとき、表面絶縁膜8は、絶縁層3eの下面に、印刷技術を用いてセラミックペーストを塗布することにより形成することができる。
他の絶縁層3a〜3dも同様にして準備する。このとき、最上層の絶縁層3aの上面に形成された各実装電極4、および、下から2番目の絶縁層3dの下面に形成された各配線パターン9や各容量電極10を含む各種配線電極も、各外部電極5,6a,6bと同様に、印刷技術を用いて形成することができる。
次に、準備した各絶縁層3a〜3eを所定の順序で積層した上で、圧着することにより、各絶縁層3a〜3eが積層されて成る積層体2を形成する。
最後に、加圧された状態の積層体2を所定の温度(例えば、850℃)で焼成することで、多層配線基板1が完成する。
したがって、上記した実施形態によれば、積層体2の下面の中央部に形成されたグランド電極5の本体部5aの表面が、表面絶縁膜8の表面被覆部8bにより、6つの電極露出領域に仕切られる。このとき、本体部5aの各電極露出領域が、外部のマザー基板に半田を用いて接続する際に、対応するマザー基板側の接続電極に対して適切な半田接続が得られるように、それぞれ面積設定がなされているため、グランド電極5を複数に分けて配置する従来の多層配線基板と同程度の実装性を確保することができる。
また、外部のマザー基板への実装性を確保するのにグランド電極を分割配置する必要がないため、グランド電極5を、内層に形成された配線電極(例えば、配線パターン9)等とマザー基板との電磁結合を防止する遮蔽電極に利用することができる。したがって、グランド電極5を分割配置した従来の多層配線基板のように、別途、別の絶縁層に大面積のグランド電極を設ける必要がなく、このグランド電極を設けない分、絶縁層3a〜3eの層数を減らして多層配線基板1の薄型化を図ることができる。
また、グランド電極5の面積が大きくなると、絶縁層3eからの剥離が懸念されるが、この剥離の基点となるグランド電極5の端縁部が表面絶縁膜8の電極間絶縁部8aで被覆されているため、グランド電極5の絶縁層3eからの剥離を防止することができる。
また、グランド電極5は、それぞれ隣接する所定の個別電極6a,6b間の隙間に、積層体2の下面の端縁に向けて延出して形成された複数の延出部5bを備え、各延出部5bそれぞれに、グランド電極5に接続されるビア導体7aが配置される。このようにすると、間に延出部5bが形成された両個別電極6a,6b間の信号等の相互干渉を低減することができる。
また、グランド電極5に接続される各ビア導体7aを、グランド電極5の各延出部5bに配置することにより、最下層の絶縁層3eの1つ上の絶縁層3dの下面の中央部(平面視でグランド電極5の本体部5aに重なる領域)に広い空きスペースが形成されるため、絶縁層3dの下面に形成する各種配線電極(例えば、配線パターン9、容量電極10)の設計自由度が向上する。
また、この実施形態では、当該広い空きスペースを利用して絶縁層3dの下面に、複数の容量電極10と複数の配線パターン9が形成されるため、多層配線基板1の薄型化が容易になる。
<第2実施形態>
本発明の第2実施形態にかかる多層配線基板1aについて、図5〜図7を参照して説明する。なお、図5は多層配線基板1aの表面電極膜8を除いた状態の下面図、図6は多層配線基板1aの下面図、図7は多層配線基板1aの下から2番目の絶縁層3dの下面図である。
この実施形態にかかる多層配線基板1aが、図1〜図4を参照して説明した第1実施形態の多層配線基板1と異なるところは、図5に示すように、グランド電極5の延出部5bに加えて、本体部5aにもビア導体7bが接続されていることである。その他の構成は第1実施形態の多層配線基板1と同じであるため、同一符号を付すことにより説明を省略する。
この場合、図5に示すように、本体部5aに接続される複数のビア導体7b(本発明の「第1層間接続導体」に相当)が、当該本体部5aの端縁に並んで配置される。これにより、グランド電極5の延出部5bおよび本体部5aの端縁の両方にビア導体7a,7bが配置されることになるため、例えば、図5の紙面左上に位置する個別電極6aは、その左右の両隣の延出部7bに接続された各ビア導体7aと、本体部5aの端縁に配置された各ビア導体7bとにより囲まれる。
また、各ビア導体7bが、本体部5aの端縁でそれぞれ接続されるため、各ビア導体7bは、図6に示すように、表面絶縁膜8の電極間絶縁部8aに被覆された部分にそれぞれ配置されることになる。なお、各層間接続導体7bの配置箇所は、グランド電極5の本体部5aの端縁に限らず、本体部5aにおける表面絶縁膜8の電極間絶縁部8bに被覆されている領域内であれば、適宜、変更可能である。
また、グランド電極5の本体部5aに接続される各ビア導体7bが、該本体部5aの端縁にそれぞれ配置されているため、図7に示すように、最下層の絶縁層3eの1つ上の絶縁層3dの下面の中央部には、第1実施形態の多層配線基板1と同程度の空きスペースが確保される。
したがって、この実施形態によれば、グランド電極5の本体部5aにも、複数のビア導体7bが接続されるため、グランド電極5の接地特性が向上する。
また、各ビア導体7bが、本体部5aの端縁にそれぞれ配置されるため、下から2番目の絶縁層3dの下面において、第1実施形態の多層配線基板1と同等の配線電極の設計自由度を確保することができる。
また、各ビア導体7bは、グランド電極5の本体部5aにおける表面絶縁膜8の電極間絶縁部8aに被覆された部分、すなわち、絶縁層3eから剥離しにくい部分にそれぞれ接続されているため、グランド電極5と各ビア導体7bとの接続信頼性が向上する。
また、グランド電極5の本体部5aの端縁にもビア導体7bを配置することで、所定の個別電極6a,6b(例えば、個別電極6a)が、グランド電極5の延出部7aに接続されたビア導体7aと、本体部5aに接続されたビア続導体7bとにより囲まれるため、当該囲まれた個別電極6a,6bのアイソレーション特性が向上する。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態では、各個別電極6a,6bを、積層体2の下面の周縁部であって、グランド電極5の本体部5aの周囲の略全体を囲むように配置した場合について説明したが、必ずしも本体部5aの周囲全体を囲まなくてもよく、積層体2の下面の周縁部の一部に並べて配置する構成であってもかまわない。
また、グランド電極5に、各延出部5bを設けなくてもよい。
また、本発明は、その一方主面に形成された複数の外部電極と、各外部電極間の短絡を防止する表面絶縁膜とを備える種々の多層配線基板に適用することができる。
1,1a 多層配線基板
2 積層体
3a〜3e 絶縁層
5 グランド電極
5b 延出部
6a,6b 個別電極
7a ビア導体(第2層間接続導体)
7b ビア導体(第1層間接続導体)
8 表面絶縁膜
8a 電極間絶縁部
8b 表面被覆部
9 配線パターン
10 容量電極

Claims (4)

  1. 複数の絶縁層が積層されて成る積層体を備える多層配線基板において、
    前記積層体の一方主面の中央部に形成されたグランド電極と、
    前記積層体の一方主面の周縁部に並んで形成された複数の個別電極と、
    前記グランド電極の端縁部を被覆して設けられ前記グランド電極と前記各個別電極との間を絶縁する電極間絶縁部と、前記グランド電極の表面に形成され該グランド電極を複数の領域に仕切る表面被覆部とを有する表面絶縁膜と、
    前記グランド電極に接続された複数の第1層間接続導体と
    を備え、
    前記グランド電極は、前記積層体の前記一方主面の中央部に配置された本体部と、該本体部の端縁から、隣接する所定の前記個別電極間の隙間に、前記積層体の前記一方主面の端縁に向けて延出形成された延出部とを有し、
    前記電極間絶縁部は、前記グランド電極の前記本体部および前記延出部それぞれの周縁部を含む前記グランド電極の端縁部を被覆し、
    前記各第1層間接続導体は、前記電極間絶縁部に被覆された前記本体部の端縁寄りの位置にそれぞれ配置されていることを特徴とする多層配線基板。
  2. 前記グランド電極の前記延出部に接続された第2層間接続導体をさらに備えることを特徴とする請求項1に記載の多層配線基板。
  3. 前記各個別電極のうちの少なくとも1つが、それぞれ前記グランド電極に接続された前記第1層間接続導体と前記第2層間接続導体とにより囲まれていることを特徴とする請求項2に記載の多層配線基板。
  4. 前記積層体の内部にそれぞれ形成された所定の配線パターンおよび容量を形成する容量電極をさらに備え、
    前記配線パターンおよび前記容量電極の両方が、所定の前記絶縁層の一方主面における平面視で前記グランド電極に重なる領域に形成されていることを特徴とする請求項1ないし3のいずれかに記載の多層配線基板。
JP2014010967A 2014-01-24 2014-01-24 多層配線基板 Active JP6070588B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014010967A JP6070588B2 (ja) 2014-01-24 2014-01-24 多層配線基板
US14/490,698 US9370092B2 (en) 2014-01-24 2014-09-19 Multilayer wiring board
CN201410572577.XA CN104812160A (zh) 2014-01-24 2014-10-23 多层布线基板
CN201910110770.4A CN109769342A (zh) 2014-01-24 2014-10-23 多层布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010967A JP6070588B2 (ja) 2014-01-24 2014-01-24 多層配線基板

Publications (2)

Publication Number Publication Date
JP2015138925A JP2015138925A (ja) 2015-07-30
JP6070588B2 true JP6070588B2 (ja) 2017-02-01

Family

ID=53680475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010967A Active JP6070588B2 (ja) 2014-01-24 2014-01-24 多層配線基板

Country Status (3)

Country Link
US (1) US9370092B2 (ja)
JP (1) JP6070588B2 (ja)
CN (2) CN104812160A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
CN106163097B (zh) * 2016-08-31 2018-11-09 珠海市联健电子科技有限公司 一种防漏电的铝基板及其方法
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
JP7242911B2 (ja) * 2020-01-24 2023-03-20 京セラ株式会社 配線基体および電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656307B2 (ja) * 1996-02-07 2005-06-08 株式会社デンソー 混成集積回路装置およびその製造方法
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3882500B2 (ja) 2000-03-02 2007-02-14 株式会社村田製作所 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP3565768B2 (ja) * 2000-07-27 2004-09-15 ソニーケミカル株式会社 配線基板
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP4025654B2 (ja) * 2003-01-29 2007-12-26 京セラ株式会社 高周波モジュール
JP2007287654A (ja) * 2006-03-23 2007-11-01 Alps Electric Co Ltd 接続装置
JP2007295327A (ja) * 2006-04-26 2007-11-08 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP4790558B2 (ja) * 2006-10-02 2011-10-12 日東電工株式会社 配線回路基板の製造方法
CN101953025A (zh) * 2008-04-14 2011-01-19 株式会社村田制作所 无线ic器件、电子设备以及无线ic器件的谐振频率调整方法
JP5115573B2 (ja) * 2010-03-03 2013-01-09 オムロン株式会社 接続用パッドの製造方法
KR20130015661A (ko) 2011-08-04 2013-02-14 삼성전기주식회사 다층 세라믹 기판 및 그의 제조방법

Also Published As

Publication number Publication date
US9370092B2 (en) 2016-06-14
CN104812160A (zh) 2015-07-29
CN109769342A (zh) 2019-05-17
US20150216034A1 (en) 2015-07-30
JP2015138925A (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6837432B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US9055682B2 (en) Circuit module
US8809694B2 (en) Circuit module
JP6626697B2 (ja) 配線基板およびその製造方法
WO2019098316A1 (ja) 高周波モジュール
WO2016080333A1 (ja) モジュール
US20180332707A1 (en) Capacitor built-in multilayer wiring substrate and manufacturing method thereof
CN109565926B (zh) 层叠电路基板、层叠电子部件和模块
JP6070588B2 (ja) 多層配線基板
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP5884922B2 (ja) 積層型電子装置およびその製造方法
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
US9538644B2 (en) Multilayer wiring substrate and module including same
JP6613670B2 (ja) 電子部品、及び部品内蔵基板
KR102518174B1 (ko) 전자 소자 모듈
TWI485839B (zh) 電子模組以及其製造方法
CN106973483A (zh) 柔性电路板及其制作方法
JP6511947B2 (ja) 高周波モジュール
CN103887272A (zh) 电子模块以及其制造方法
WO2022071235A1 (ja) 回路モジュール
WO2021124805A1 (ja) 電子部品モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP6181455B2 (ja) 配線基板
KR102812877B1 (ko) 회로 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150