JP6101210B2 - ２つのラインを有すると共に共有されたピクセルを有するリニア画像センサ - Google Patents

Description

本発明は、画像センサに関し、且つ、更に詳しくは、スキャナモードにおいて、一度に１つの画像ラインを観測するように意図されたリニア画像センサに関する。これらのセンサは、一定の速度でセンサを通過するように被写体又はシーンを動かすことにより、且つ、観測されたラインの並置によって画像を再構築することにより、被写体又はシーンの完全な画像を収集する。

これらのセンサは、特に、コンベアベルト上に配置された製品の工業検査のために使用される。その他の用途は、例えば、空間観測の分野において可能である。

解決策を提供するのに望ましい課題の１つが、センサとの関係における被写体の相対的な運動が非常に高速である場合にも十分な振幅の画像信号を得るというものである。実際に、運動が高速である場合には、運動の方向において画像が非常に低い分解能を有することになることを回避するべく、光蓄積時間を非常に短くしなければならないことを理解されたい。但し、蓄積時間が非常に短い場合には、わすかな数の光子しか、センサのピクセルによって収集されない。特に、ピクセル自身の製造とセンサを制御すると共に収集された電子画像を処理するように機能する周辺電子回路の間において許容される互換性に起因し、能動型ピクセルＭＯＳ技術が好ましい。

更には、画像の読出しの信号対ノイズ比を改善するために、運動及び信号蓄積によって動作するマルチリニアストリップを使用することが、これまで長年にわたって提案されており（「Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ」の略称であるＴＤＩセンサと呼ばれている）、この場合には、シーンがセンサを通過するのに伴って、シーンの同一のラインを観測するＮ個の感光ラインによって取得された連続した画像の加算により、観測対象のシーンのポイントのラインの画像を改善している

一定の露光時間においては、感度は、ラインの数Ｎの比率で改善される。信号対ノイズ比は、Ｎの平方根からＮまでの範囲を取り得る比率で改善される。

ＣＣＤ技術によるＴＤＩセンサの製造は、相対的に容易であり、ポイントごとの信号の加算は、シーン及びセンサの相対的な変位と同期した状態で、以前のラインにおいて収集及び蓄積された電荷をピクセルのライン内に放出することにより、簡単に実行される。観測対象の画像ラインによって生成された電荷をＮ回にわたって蓄積したピクセルの最後のラインを読み出してもよい。

ＭＯＳ技術によるＴＤＩセンサの製造は、相対的に困難であり、これには、ＣＣＤセンサ方式で電荷を転送することによって動作するゲートを有するがピクセル間における乏しい転送のリスクを有する別の技術をも伴うピクセルの製造が必要である。これらのピクセルは、能動型ピクセルではなく、これらは、ピクセル内に、電荷保存及び転送手段のみを有し、電荷−電圧又は電荷−電流変換のための手段を有してはいない。

更には、ピクセルの複数のラインを有するセンサの使用は、観測対象のシーンの運動の同期レベルが低いか又は規則性が乏しい場合には、問題をもたらす場合があり、実際に、運動が十分に同期していないか又は規則性が十分でない場合には、様々なラインによって観測された信号の加算は、誤ったものとなることが指摘されよう。

本発明によれば、ピクセルの１つのラインのみを有すると共にピクセルの製造のための複雑な技術の使用を伴わないＭＯＳ技術センサとの関係において改善された感度及び改善された信号対ノイズ比を有する非常に高速のリニアセンサを製造するための解決策が提案される。

本発明による解決策は、ＴＤＩモードにおいて動作するが、それにも拘らず、ピクセル内における電荷−電圧変換を伴う能動型ピクセルを使用するピクセルの２つのラインのみの使用に基づいている。本発明によれば、２つのラインの同一ランクのピクセルは、それぞれ、フォトダイオードと、フォトダイオード内に蓄積された電荷を電荷保存ノードに転送するようにフォトダイオード及び保存ノードに隣接した転送ゲートを有する電荷保存用のノードと、を使用している。保存ノードは、同一ランクの２つのピクセルの間で共有されており、且つ、２つのフォトダイオードの電荷は、この電荷に起因してノードが取得する電位の読取りの前に、このノードに対して連続的に転送され、２回の電荷転送を分離している時間間隔は、ピクセルの２つのラインを連続的に過ぎる同一の画像ラインの通過を分離する時間に実質的に対応している。

従って、１つのピクセルの内部に位置するが２つのピクセルに共通する保存ノードは、観測対象のシーンとセンサの間の相対的な運動において同一の画像ポイントを観察する２つの異なるフォトダイオードから生じた電荷の２つのパケットの連続的な到着を観察する。

この結果、ピクセルの２つのラインに限定した際には、即ち、感度及び信号対ノイズ比の観点において中程度の利得に限定した際には、ピクセルを製造するために技術を大幅に変更する必要性は存在せず、ピクセルは、従来のＭＯＳ技術の能動型ピクセル（通常は、１つのフォトダイオードといくつかのトランジスタを有するピクセルである）に留まることができることが判明した。

従って、本発明は、運動及び電荷蓄積によって動作する電荷転送画像センサを提案し、このセンサは、２つのラインの同一ランクの２つのピクセル内の画像ポイントによって収集された電荷の加算を伴うピクセルの２つのラインによる連続的な同一の画像ラインの観測を目的としたＰ個のピクセルの２つの隣接するラインを有し、これらのピクセルは、フォトダイオードと、電荷保存ノードと、フォトダイオード及び保存ノードに隣接した転送ゲートからなる電荷をフォトダイオードから保存ノードに転送する手段と、を有するＭＯＳ技術の能動型ピクセルであり、電荷保存ノードは、同一ランクの２つのピクセルに共通しており、且つ、シーケンシング手段は、保存ノードの電位の再初期化と、保存ノードの再初期化された電位のサンプリングと、サンプリングの直後における第１ピクセルのフォトダイオードから共通保存ノードへの電荷の第１転送と、周期的サイクルの末尾における第２ピクセルのフォトダイオードから保存ノードへの電荷の第２転送であって、２回の転送の間には、保存ノードの電位の再初期化が伴っていない、第２転送と、電荷の第２転送の後の保存ノードの電位のサンプリングと、を連続的に有する周期的サイクルを確立するように設計されていることを特徴としている。

２回の電荷転送は、一方は、サイクルの開始点の後に非常に迅速に実行され、他方は、サイクルの末尾の非常にわずかに前において実行される。これらを分離している時間間隔は、実質的に、画像ラインがピクセルの第１ラインとピクセルの第２ラインの間において運動した間隔である。周期的なサイクルタイムは、この持続時間よりもわずかに大きく、その理由は、電荷の第１転送は、再初期化された電位のサンプリングの前に実行することができず、且つ、電荷の第２転送は、保存ノードの電位の最後のサンプリングの瞬間において終了しなければならないためである。

実際に、ピクセルは、ピクセルに固有のフォトダイオード及び同一ランクの２つのピクセルに共通する保存ノードに加えて、一側においては個々のフォトダイオードに隣接すると共に他側においては共通保存ノードに隣接した個々の転送ゲートと、２つのピクセルに共通する再初期化トランジスタと、２つのピクセルに共通する読取りトランジスタと、を有する。

第１実施形態においては、センサは、同一ランクの２つのピクセルごとに、再初期化の後の保存ノードの電位のサンプルと、電荷のダブル転送の後の保存ノードの電位のサンプルと、をそれぞれ受け取るように、２つのサンプリングコンデンサのみを有する読取り回路を有する。アナログ−デジタルコンバータは、これらのコンデンサ内に保存されている電圧の差を循環的に変換する。

この場合に、シーケンシング手段は、連続的且つ循環的に、
−第１サイクルの開始点において、電荷保存ノードの電位の再初期化を、
−次いで、第１コンデンサ内における保存ノードの電位のサンプリングを、
−次いで、第１ピクセルのフォトダイオードから保存ノードへの電荷の全体転送を、
−次いで、第１サイクルの末尾に向かって、第２ピクセルのフォトダイオードから保存ノードへの電荷の全体転送を、
−次いで、第２コンデンサ内における保存ノードの電位のサンプリングを、
−次いで、第２サイクルの間において、保存ノードの電位の再初期化及び第１コンデンサ内におけるこの電位の第２サンプリングを、そして、
−この後においてのみ、第１サイクルの末尾の後において、第２コンデンサ内に保存されている第１サイクルのサンプルと第１コンデンサ内に保存されている第２サイクルのサンプルの間の差のアナログ／デジタル変換を、
実行する。

このダブルサンプリングは、相関ダブルサンプリングではない。

別の実施形態においては、相関ダブルサンプリングが実行される。センサは、同一ランクの２つのピクセルごとに、３つのサンプリングコンデンサを有する読取り回路を有し、これらのうちの第１及び第３サンプリングコンデンサは、再初期化の後の電位のサンプリングに専用であり、第２サンプリングコンデンサは、電荷のダブル転送の後のサンプリングに専用である。

この結果、シーケンシング手段は、奇数サイクル及び偶数サイクルの交互の変化の間に、連続的に、
ａ）サイクルの開始点において、再初期化トランジスタによる電荷保存ノードの電位の再初期化を
ｂ）次いで、奇数サイクルにおいて第１コンデンサ内での、或いは、偶数サイクルにおいて第３コンデンサ内での、保存ノードの電位のサンプリングを、
ｃ）次いで、第１ピクセルのフォトダイオードから保存ノードへの電荷の全体転送を、
ｄ）次いで、サイクルの末尾に向かって、第２ピクセルのフォトダイオードから保存ノードへの電荷の全体転送を、
ｅ）次いで、第２コンデンサ内における保存ノードの電位のサンプリングを、そして、
ｆ）次いで、後続のサイクルの間において、保存ノードの電位の再初期化及び後続の偶数サイクルにおける第３コンデンサ内における又は後続の奇数サイクルにおける第１コンデンサ内におけるこの電位の第２サンプリング、並びに、ステップｅにおいて第２コンデンサ内に保存されたサンプルとステップｂにおいて第１又は第３コンデンサ内に保存されたサンプルの間の差のアナログ−デジタル変換を、
を実行し、従って、第１及び第３コンデンサの役割が、それぞれのサイクルにおいて相互交換されている。

このダブルサンプリングは、相関ダブルサンプリングである。

この場合には、２つの異なる実施形態が想定され、一実施形態においては、ピクセルの信号に起因した変換のために単一のアナログ−デジタルコンバータが存在しており、且つ、第１コンデンサ又は第３コンデンサは、進行中に、サイクルに応じて、このコンバータの１つの入力に交互に接続される。コンバータのもう１つの入力は、第２コンデンサにリンクされている。別の実施形態においては、２つのコンバータが設けられ、一方は、第１コンデンサに接続された入力を有し、他方は、第３コンデンサに接続された入力を有し、且つ、一方の又は他方のコンバータの出力は、進行中に、サイクルに応じて、交互に使用される。この第２のケースにおいては、相関ダブルサンプリングをそれぞれのサイクルにおいて実行できるようにしているのは、第１又は第３コンデンサ内における保存の選択肢の交互の変化ではなく、コンバータの選択肢の交互の変化である。

更に別の実施形態においては、２つのアナログ−デジタルコンバータと、それぞれ第１及び第３サンプルを取得する第１及び第３コンデンサであって、２つのコンデンサのそれぞれは、個々のコンバータの第１入力にリンクされている、第１及び第３コンデンサと、２つのサイクルのうちの１つのサイクルにおいて交互に第２サンプルを保存するように、それぞれのコンバータの第２入力にそれぞれリンクされた第２及び第４コンデンサと、が存在しており、コンバータのうちの１つは、第２コンデンサ内に保存されているサンプルと第１コンデンサ内に保存されているサンプルの間の差の変換を提供し、他方のコンバータは、第４コンデンサ内に保存されているサンプルと第３コンデンサ内に保存されているサンプルの間の差の変換を提供する。

この結果、シーケンシング手段は、奇数サイクル及び偶数サイクルの交互の変化の間に、
ａ）サイクルの開始点における電荷保存ノードの電位の再初期化と、
ｂ）その後の奇数サイクルにおける第１コンデンサ内での又は偶数サイクルにおける第３コンデンサ内での保存ノードの電位のサンプリングと、
ｃ）その後の第１ピクセルのフォトダイオードから保存ノードへの電荷の全体転送と、
ｄ）その後の、サイクルの末尾に向かう、第２ピクセルのフォトダイオードから保存ノードへの電荷の全体転送と、
ｅ）その後の奇数サイクルにおける第２コンデンサ内での又は偶数サイクルにおける第４コンデンサ内での保存ノードの電位のサンプリングと、
ｆ）その後の、後続のサイクルの間における、保存ノードの電位の再初期化及び後続の偶数サイクルにおける第３コンデンサ内での又は後続の奇数サイクルにおける第１コンデンサ内でのこの電位の第２サンプリング、並びに、最後の、第２コンデンサ内に保存されているサンプルと第１コンデンサ内に保存されているサンプルの間の差の後続の偶数サイクルにおける第１コンバータによるアナログ−デジタル変換、或いは、第４コンデンサ内に保存されているサンプルと第３コンデンサ内に保存されているサンプルの間の差の第２コンバータによる後続の奇数サイクルにおけるアナログ―デジタル変換と、
の連続した動作を循環的に実行するように設計されている。

本発明のその他の特性及び利点については、添付図面を参照して提供される以下の詳細な説明を参照することにより、明らかとなるであろう。

本発明によるリニアセンサのピクセルの構成の図を示す。 列導体にリンクされたピクセルから生じた信号を読み取る回路を示す。 この読取りを許容する信号のタイムチャートを示す。 読取り回路の変形形態を示す。 図４の変形と関連した信号のタイムチャートを示す。 別の読取り回路の変形形態を示す。 更に別の読取り回路の変形形態を示す。 図７の変形と関連した信号のタイムチャートを示す。

図１は、本発明によるセンサのピクセルの構成を示している。ピクセルの２つの隣接したラインが存在している。２つのライン内の同一ランクのピクセルは、画像の運動の方向にアライメントされた状態において、図１においては、上から下に、互いに並んだ状態で位置している。それぞれのピクセルは、光子を電荷に変換するフォトダイオードと、後から電荷を読み出すことができるように、生成された電荷を一時的に保存するべく機能する電荷保存ノードと、を有する。

フォトダイオードは、好ましくは、所謂「ピン（ｐｉｎｎｅｄ）」フォトダイオードであり、これは、フォトダイオードの内部電位が、光生成された電荷が存在していない状態において、そのフォトダイオードが製造されている半導体基板の電位である表面拡散に起因した固定値に維持されることを示している。

保存ノードＦＤは、電荷を、その内部に放出してもよく、且つ、その電荷を読み取るために必要な時間にわたって保持してもよい浮動拡散である。

電荷保存ノードは、２つのラインに属する同一ランクの２つのピクセルの間において共有されている。２つのピクセルの組に対応した保存ノードは、ＦＤとして表記されている。フォトダイオードは、個別であり、且つ、従って、同一ランクのピクセルに対応したフォトダイオードの場合に、それぞれＰＤ１及びＰＤ’１として表記されているピクセル当たりに１つのフォトダイオードが存在している。好ましくは、物理的構造は、対称性を有しており、且つ、これにより、ピクセルは、その共通保存ノードのそれぞれの側に配置されており、その結果、２つのフォトダイオードの電荷をこれら２つのフォトダイオードの間に位置した同一の保存ノード内に放出することができるようになっている。

同一ランクのピクセルの間の距離、即ち、例えば、これら２つのピクセルのフォトダイオードの中心の間の距離は、既知であり、且つ、２つのライン内のすべてのピクセルについて同一である。この距離は、ＴＤＩモードにおける動作のために重要である。実際に、ピクセルの２つのラインを連続的に通過する観測対象のシーンラインの運動の速度とフォトダイオードから保存ノードへの電荷転送の瞬間の間の同期を保証することが必要となる。この原理は、実際には、まずは、既定の持続時間にわたる画像部分の観測を通じてピクセルのフォトダイオード内に生成された電荷を、そして、次いで、同一の持続時間にわたって、且つ、同一の画像ポイントが第２フォトダイオードによって観測されている間に、ピクセルの他方のラインの同一ランクのフォトダイオード内において生成された電荷を、保存ノード内に放出するというものである。

ピクセルは、個々のフォトダイオードＰＤ１、ＰＤ’１及び共通保存ノードＦＤに加えて、個々の転送トランジスタＴ１、Ｔ’１を更に有しており、これらの転送トランジスタＴ１、Ｔ’１は、個々のフォトダイオードＰＤ１、ＰＤ’１を共通保存ノードにリンクしており、且つ、これらのトランジスタのうちの一方又は他方をターンオンすることによってフォトダイオードのうちの一方又は他方の電荷の保存ノードへの転送を可能にしている。転送トランジスタＴ１又はＴ’１は、基本的に、フォトダイオード及び保存ノードに隣接した転送ゲートから構成されている。フォトダイオード及び保存ノードは、トランジスタのソース及びドレインを構成している。転送トランジスタＴ１は、第１ラインのすべてのピクセルに共通する導体ＴＧ１によって制御されている。転送トランジスタＴ'１は、センサの第２ラインのピクセルのすべてに共通する導体ＴＧ’１によって制御されている。

２つのピクセルに共通する保存ノードを再初期化するトランジスタＴ２により、保存ノードの電位を基準電位ＶＲＥＦＰに再初期化することができる。このトランジスタは、２つのラインのすべてのピクセルに共通する制御導体ＲＳＴによって制御されている。

２つのピクセルに共通する読取りトランジスタＴ３は、そのゲートが保存ノードにリンクされており、且つ、保存ノードの電位に対応した電位をそのソース上に転送することができるように、電圧フォロワとして取り付けられている。そのドレインは、電源電位にリンクされており、電源電位は、電位ＶＲＥＦＰであってもよい（但し、必須ではない）。

最後に、２つのピクセルに共通する起動トランジスタＴ４により、フォロワトランジスタＴ３のソースを同一ランクの２つのピクセルと関連付けられた「列導体」ＣＯＬと呼ばれる導体に対してリンクすることができる。ライン内のそれぞれのランクごとに、個別の列導体が存在している。起動トランジスタＴ４は、２つのラインのすべてのピクセルに共通する導体ＳＥＬによって制御されている。このトランジスタＴ４及びその制御導体は、センサがピクセルの２つのラインのみを有する場合には、任意選択であり、読取りトランジスタＴ３のソースを列導体に対して直接的にリンクさせることができよう。トランジスタＴ４は、同一の列導体を使用する２つのラインのいくつかの独立したグループがセンサ上に形成されている場合には（２つのグループは、ＴＤＩモードにおいて一緒に動作していないが、グループの２つのラインがＴＤＩモードにおいて動作している場合には）、有用であろう。

列導体は、好ましくは、トランジスタＴ４がターンオンされた際にトランジスタＴ３が電圧フォロワとして動作できるようにする定電流源に対してリンクされている。

フォトダイオードによって収集されると共に保存ノードＦＤに転送された電荷は、このノードの電位を変更し、且つ、同一ランクの２つのピクセルと関連付けられた列導体ＣＯＬ上において読み出される。サンプリング及びアナログデジタル変換回路が列導体の最下部にリンクされている。この回路は、すべての列に共通したものであってもよいが、その場合には、様々なピクセルを順番に読み取るように、それぞれの列導体をこの共通回路に対して順番にルーティングしなければならないであろう。但し、図１に概略的に示されているように、それぞれの列ごとに、個別のサンプリング及び変換回路ＣＬを有することが好ましい。様々な読取り回路は、マルチプレクサにリンクされており、このマルチプレクサは、様々なピクセルに対応したデジタル化信号をデジタル出力Ｓ上において送信する。

読取り回路の観点において、いくつかの実施形態が可能であり、且つ、本発明者らは、最も単純な実施形態から開始することとする。

この実施形態においては、図２に示されているように、読取り回路ＣＬは、２つのサンプリングコンデンサＣｒ及びＣｓと、２つのスイッチＫｒ及びＫｓと、２つのコンデンサ内に保存されている電圧の差を変換するように、その入力が２つのコンデンサに対してリンクされているアナログ−デジタルコンバータＡＤＣと、を有する。第１コンデンサＣｒは、保存ノードの再初期化レベルのサンプリングに専用である。第２コンデンサは、ピクセルによって収集された輝度に関する有用な情報を表すレベルのサンプリングに専用である。

この実施形態における動作タイムチャートが図３に示されている。これらの様々なラインは、様々な導体ＴＧ１、ＴＧ’１、ＲＳＴに印加された制御信号と、スイッチＫｒ及びＫｓにそれぞれ印加された信号ＳＨＲ及びＳＨＳと、を示している。

これらの信号は、センサの前面における観測対象のシーンの運動の速度に対応した周期Ｔｃにより、循環的に確立され、サイクルタイムＴｃは、ピクセル（フォトダイオードＰＤ１）の第１ラインからピクセル（フォトダイオードＰＤ’１）の第２ラインに通過するために観測対象のシーンラインが所要する時間である。一般に、運動は、連続的なものとなるが、不連続であると想定することも可能であり、この場合には、シーンラインは、１サイクルタイムにわたってピクセルの第１ラインの前面に留まり、且つ、次いで、ピクセルの第２ライン上に運動し、且つ、同一のサイクル時間にわたってそこに留まる。

読取りサイクルが、図３に示されており、且つ、ＣＹＣ１、ＣＹＣ２、ＣＹＣ３と付番されている。それぞれのサイクルは、
−保存ノードＦＤの電位の再初期化のためのラインＲＳＴ上における短いパルスの放出と、その結果としての、このノード内に存在する電荷の放出と、
−スイッチＫｒを閉路するための短いパルスＳＨＲの放出による、列導体上に存在する電位のレベルへのコンデンサＣｒの充電と保存ノードの再初期化レベルの通知と、
−転送トランジスタＴ１をターンオンする短い転送パルスのラインＴＧ１上における放出であって、（以前のサイクルの短いパルスＴＧ１の末尾から）以前のサイクルにおいてフォトダイオードＰＤ１によって蓄積された電荷が保存ノードＦＤ内に放出され、パルスＴＧ１の開始点は、サイクルの開始点のわずかに後に、但し、それにも拘わらず、パルスＳＨＲの末尾の後に、位置している、放出と、
−サイクルの末尾に向かう、後続のサイクルに属する（ラインＲＳＴ上の）再初期化パルスの非常にわずかに前における、転送トランジスタＴ’１をターンオンする短い転送パルスのラインＴＧ’１上における放出であって、（以前のサイクルの転送パルスＴＧ’１の末尾から）このサイクルにおいてフォトダイオードＰＤ’１によって蓄積された電荷が、フォトダイオードＰＤ１によって以前のサイクルにおいて蓄積された電荷を既に収容している保存ノードＦＤ内に放出される、放出と、
−その後の、サイクルの最後のステップとしての、スイッチＫｓを閉路すると共にコンデンサＣｓ内において電荷のダブル放出の後の保存ノードの電位を表す電位のレベルをサンプリングする短いパルスＳＨＳの放出と、
の動作を連続的に有する。

注）ラインＳＥＬは、存在する場合には、少なくともパルスＳＨＲ及びＳＨＳにおいて起動される（トランジスタＴ４がターンオンされる）。

従って、コンデンサＣｓ内には、フォトダイオードＰＤ１によって持続時間Ｔｃのサイクルにわたって蓄積された電荷及びフォトダイオードＰＤ’１によって持続時間Ｔｃの後続のサイクルにおいて蓄積された電荷の合計がサンプリングされている。フォトダイオードＰＤ’１がサイクルタイムＴｃに対応したシフトを伴ってシーンを観測していることから、電荷の合計は、実際に、フォトダイオードの２つのラインによる同一の画像ラインの観測に対応しており、且つ、従って、ＴＤＩモードが有効である。コンデンサＣｒ内に保存されている保存ノードの再初期化電位は、差分計測を実行するように機能する。

アナログ−デジタル変換は、サイクルの末尾の後に、即ち、後続のサイクルにおいて、実行される。理論的には、パルスＳＨＳの直後に、但し、非常に接近して後続している次のサイクルのパルスＳＨＲの前に、アナログ−デジタル変換を実行するための時間が得られるはずである。実際には、これらのパルスが１つに非常に近接しているため、この時間は、得られない。従って、アナログ−デジタル変換は、この第２サンプリングパルスＳＨＲの後においてのみ、実行する必要がある（図３の変換ＣＯＮＶ１、ＣＯＮＶ２、ＣＯＮＶ３のために必要とされる持続時間は、先行するサイクルＣＹＣ１、ＣＹＣ２、ＣＹＣ３に関係している）。換言すれば、電荷保存ノードは、充填され、次いで、放出され、これにより、充填されたレベルと後から放出されたレベルの間に差が実現される。従って、これには、ダブルの、但し、相関してはいないサンプリングが伴っている。相関ダブルサンプリングには、保存ノードを空にすると共にその後に充填することにより、充填に起因した実際の寄与度を観察することが必要となろう。相関ダブルサンプリングは、それぞれの切り替えの際に保存ノードの再初期化レベルの小さな変動によって生成されるｋＴＣノイズと呼ばれるノイズを低減するために、非常に好ましい。

相関ダブルサンプリングを許容するために、画像センサは、第１サイクルの間において、この第１サイクルの再初期化の後に、且つ、このサイクルの電荷の２回の転送の前に、保存ノードの電位を表す第１サンプルを保存する手段と、このサイクルにおけるフォトダイオードから保存ノードへの２回の電荷転送の後の保存ノードの電位を表す電位の第２サンプルを保存する手段と、第１サンプルから、且つ、第１サンプルを失うことなしに、第２サンプルの再初期化の後に、保存ノードの電位を表す第３サンプルを別個に保存する手段と、第２サイクルにおいて、第２及び第１サンプルの間の差のアナログ−デジタル変換を実行する手段と、を有する。

この結果、第３サンプルが収集された際に第１サンプルを失わないように、それぞれ、第１及び第３サンプルを保存するべく、２つの別個のコンデンサが設けられる。

図４は、相関ダブルサンプリングを可能にする読取り回路の実施形態を示している。これは、３つのコンデンサＣｒ、Ｃｒ’、及びＣｓと、個々のコンデンサＣｒ、Ｃｒ’、及びＣｓ内の列導体の電位のレベルを保存できるようにする個々の信号ＳＨＲ、ＳＨＲ’、及びＳＨＳによって制御されるスイッチＫｒ、Ｋｒ’、及びＫｓと、最後に、アナログ−デジタルコンバータＡＤＣの入力とコンデンサＣｒ及びＣｒ’の間に接続された２つのスイッチＬＲ及びＬＲ’と、を有する。

この構成によれば、短いパルスＳＨＲにおいて第１コンデンサＣｒ内に、或いは、短いパルスＣｒ’において第３コンデンサＣｒ’内に、再初期化電位のレベルを保存することができる。保存ノードの充填の後の電位のレベルは、その一部については、パルスＳＨＳにより、第２コンデンサＣｓ内に依然として保存されている。コンデンサＣｓは、コンバータのもう１つの入力にリンクされている。コンデンサＣｓと２つのコンデンサＣｒ又はＣｒ’のうちの１つの間の電圧の差を変換するという目的で、スイッチＬＲ又はスイッチＬＲ’の作動を選択することにより、適宜、第１コンデンサＣｒ又は第３コンデンサＣｒ’が選択される。

この結果、回路は、図３のタイムチャートのように、それぞれがピクセルの第１ラインから第２ラインへの画像ラインの変位の時間に対応する持続時間Ｔｃの奇数及び偶数ランクの連続したサイクルＣＹＣ１、ＣＹＣ２、ＣＹＣ３に分解された図５のタイムチャートによって動作する。

第１サイクルは、
−保存ノードＦＤの電位の再初期化のためのラインＲＳＴ上における短いパルスの放出と、その結果としての、このノード内に存在する電荷の放出と、
−スイッチＫｒを閉路するための短いパルスＳＨＲの放出により、列導体上に存在している電位のレベルへの第１コンデンサＣｒの充電及び保存ノードの再初期化レベルの通知と、
−転送トランジスタＴ１をターンオンする短い転送パルスのラインＴＧ１上における放出であって、（以前のサイクルの短いパルスＴＧ１の末尾から）以前のサイクルにおいてフォトダイオードＰＤ１によって蓄積された電荷が保存ノードＦＤ内に放出され、パルスＴＧ１の開始点は、サイクルの開始点のわずかに後に、但し、それにも拘らず、パルスＳＨＲの末尾の後に、位置している、放出と、
−サイクルの末尾に向かう、後続のサイクルに属する（ラインＲＳＴ上の）再初期化パルスの非常にわずかに前における、転送トランジスタＴ’１をターンオンする短い転送パルスのラインＴＧ’１上における放出であって、（以前のサイクルの転送パルスＴＧ’１の末尾から）このサイクルにおいてフォトダイオードＰＤ’１によって蓄積された電荷は、フォトダイオードＰＤ１によって以前のサイクルにおいて蓄積された電荷を既に収容している保存ノードＦＤ内に放出される、放出と、
−サイクルの末尾における、スイッチＫｓを閉路すると共に電荷のダブル放出の後の保存ノードの電位を表す電位のレベルを第２コンデンサＣｓ内においてサンプリングする短いパルスＳＨＳの放出と、
の動作を連続的に有する。

第２サイクルは、パルスＳＨＲ’がパルスＳＨＲの代わりに放出され、且つ、この結果、保存ノードの再初期化電位が、第１Ｃｒ内においてではなく、第３コンデンサＣｒ’内においてサンプリングされるという事実を除いて、第１サイクルと同一である。第３サイクルの場合も、第１サイクルと同様となる。従って、再初期化レベルは、交互に、奇数サイクルにおいてはコンデンサＣｒ内に、且つ、偶数サイクルにおいてはコンデンサＣｒ’内に、保存される。

奇数サイクルの末尾において、パルスＳＨＳの放出の後に、コンデンサＣｓ内に保存されている電圧とコンデンサＣｒ内に保存されている電圧の間の差のアナログ−デジタル変換が実行される。逆に、偶数サイクルの末尾においては、パルスＳＨＳの放出の後に、コンデンサＣｓ内に保存されている電圧とコンデンサＣｒ内に保存されている電圧の間の差のアナログ−デジタル変換が実行される。従って、スイッチＬＲは、奇数サイクルの末尾において、この変換を目的として閉路されるのに対して、変換を目的として偶数サイクルの末尾において閉路されるのは、スイッチＬＲ’である。

これらの変換を実行するために時間を利用可能である。実際に、コンデンサＣｒ内に収容されている情報が変換のために使用される際には、スイッチＬＲが閉路され、新しい再初期化レベルが非常に迅速にサンプリングされるというという事実は、なんの障害をも生成せず、新しいレベルが、コンデンサＣｒのレベルを妨げることなしに、もう１つのコンデンサＣｒ’内においてサンプリングされる。逆に、偶数サイクルの末尾においては、保存ノードの再初期化及びコンデンサＣｒ内におけるそのサンプリングは、コンデンサＣｒ’内に収容されている情報を妨げることがない。従って、逆ではなく再初期化レベルと再初期化に後続する電荷充填レベルの間に差が実際に実現される相関ダブルサンプリングを伴う変換を実行することが可能である。

図４の場合には、スイッチＬＲ及びＬＲ’は、コンバータの１つの入力に向かってコンデンサＣｒ又はコンデンサＣｒ’を交互にルーティングするように機能し、もう１つの入力は、常に、コンデンサＣｓにリンクされている。

図６に示されている変形実施形態においては、スイッチＬＲ及びＬＲ’を使用して連続したサイクルの間においてコンデンサＣｒ又はコンデンサＣｒ’を交互にコンバータに向かってルーティングする代わりに、読取り回路が２つのアナログ−デジタルコンバータＡＤＣ及びＡＤＣ’を有するようにしてもよく、これらのコンバータのうちの１つは、コンデンサＣｓ内に収容されているサンプルとコンデンサＣｒ内に収容されているサンプルの間の差を変換し、且つ、これらのコンバータのうちの他方は、コンデンサＣｓ内に収容されているサンプルとコンデンサＣｒ’内に収容されているサンプルの間の差を変換する。コンバータＡＤＣ及びＡＤＣ’の出力は、計測が常に相関ダブルサンプリングによって実行されるように、奇数及び偶数サイクルの間において交互に使用される。この場合には、コンデンサＣｒ及びＣｒ’は、スイッチＬＲ及びＬＲ’を伴うことなしに、コンバータに対して直接的にリンクされている。

変換は、２つのコンバータ内において、周期Ｔｃにより、システマチックなものであってもよく、且つ、この場合には、１つのコンバータの出力は、奇数サイクルの末尾において選択され、且つ、もう１つのコンバータの出力は、奇数サイクルの末尾において選択される。或いは、さもなければ、この代わりに、変換は、コンバータＡＤＣについては、奇数サイクルの末尾においてのみ、実行され、且つ、コンバータＡＤＣ’については、奇数サイクルの末尾においてのみ、実行される。

図７に示されている別の変形実施形態においては、２つのコンバータＡＤＣ及びＡＤＣ’と、コンデンサのうちの１つのコンデンサ内において、且つ、次いで、もう１つのコンデンサ内において、２つのサイクルうちの１つのサイクルにおいて有用な信号をサンプリングするように、（コンデンサＣｒ及びＣｒ’と同様に）交互に動作する２つのコンデンサＣｓ及びＣｓ’と、が設けられている。コンデンサＣｓ及びＣｓ’のそれぞれは、個々のコンバータの入力にリンクされている。更なるスイッチＳＨＳ’により、列の有用な信号をコンデンサＣｓ’内に保存することができる。

この結果、図８に示されているタイムチャートは、サンプリングパルスＳＨＳが、パルスＳＨＳ’とちょうど同様に、２サイクル（２・Ｔｃ）の周期を有しており、且つ、パルスＳＨＳが、パルスＳＨＳ’との関係において１サイクル（持続時間Ｔｃ）だけシフトされているという点が図５と異なっている。更には、コンバータのそれぞれは、２サイクルの周期によってサンプリングを実行する。従って、１つのコンバータＡＤＣ（又は、ＡＤＣ’）による変換は、もう１つのコンバータに接続されたコンデンサＣｓ’（又は、Ｃｓ）宛てのパルスＳＨＳ’（又は、ＳＨＳ）の到着の際に終了する必要がないため、変換を実行するために更なる時間が得られる。更には、コンバータのうちの一方による変換を他方のコンバータによって実行される変換が終了する前に開始してもよい。

Claims (6)

1. 運動及び電荷蓄積によって動作する電荷転送画像センサであって、前記センサは、Ｐ個のピクセルの２つの隣接するラインを有し、且つ、前記センサの目的は、前記２つのラインの同一ランクの２つのピクセル内の画像ポイントによって生成される電荷の加算を伴う前記ピクセルの２つのラインによる連続的な同一の画像ラインの観測であり、前記ピクセルの各々は、個々のフォトダイオード（ＰＤ１、ＰＤ’１）と、電荷保存ノード（ＦＤ）と、一方が個々のフォトダイオードに隣接すると共に他方が電荷保存ノードに隣接した個々の転送ゲートと、を有するＭＯＳ技術の能動型ピクセルである、センサにおいて、
   前記電荷保存ノードは、前記同一ランクの２つのピクセルに共通していることと、且つ、シーケンシング手段は、周期的サイクルを確立するように設計されており、前記周期的サイクルは、前記保存ノードの電位の再初期化と、前記保存ノードの前記再初期化電位のサンプリングと、前記サンプリングの直後における前記第１ピクセルの前記フォトダイオードから前記共通保存ノードへの電荷の第１転送と、その後の、前記周期的サイクルの末尾における前記第２ピクセルの前記フォトダイオードから前記保存ノードへの電荷の第２転送であって、前記２回の転送の間に前記保存ノードの前記電位の再初期化は伴っていない、電荷の第２転送と、前記電荷の前記第２転送の後における前記保存ノードの前記電位のサンプリングと、を連続的に有することと、
   第１サイクルの間に、前記第１サイクルの再初期化の後に、且つ、このサイクルの前記電荷の２回の転送の前に、前記保存ノードの前記電位を表す第１サンプルを保存する手段（ＳＨＲ）と、このサイクルにおける前記フォトダイオードから前記保存ノードへの前記２回の電荷転送の後の前記保存ノードの前記電位を表す電位の第２サンプルを保存する手段（ＳＨＳ）と、第２サイクルの再初期化の後に、前記第１サンプルとは別個に、且つ、前記第１サンプルを失うことなしに、前記保存ノードの前記電位を表す第３サンプルを保存する手段（ＳＨＲ’）と、前記第２サイクルに、前記第２及び前記第１サンプルの間の差のアナログ−デジタル変換を実現する手段と、を有することと、
   それぞれ、前記第１及び前記第３サンプルを保存するための別個の第１及び第３コンデンサ（Ｃｒ、Ｃｒ’）と、連続したサイクルの間で、前記２つのコンデンサの一方又は他方をアナログ−デジタルコンバータ（ＡＤＣ）の入力に対して交互にリンクさせるスイッチング手段（ＬＲ、ＬＲ’）と、前記第２サンプルを保存するために前記コンバータの別の入力に対してリンクされた第２コンデンサ（Ｃｓ）と、を有し、前記第１サンプルは、前記連続したサイクルの間で、前記第１の２つのコンデンサのうちの一方に、且つ、次いで、他方に、交互に保存されることと
   を特徴とする画像センサ。
2. 運動及び電荷蓄積によって動作する電荷転送画像センサであって、前記センサは、Ｐ個のピクセルの２つの隣接するラインを有し、且つ、前記センサの目的は、前記２つのラインの同一ランクの２つのピクセル内の画像ポイントによって生成される電荷の加算を伴う前記ピクセルの２つのラインによる連続的な同一の画像ラインの観測であり、前記ピクセルの各々は、個々のフォトダイオード（ＰＤ１、ＰＤ’１）と、電荷保存ノード（ＦＤ）と、一方が個々のフォトダイオードに隣接すると共に他方が電荷保存ノードに隣接した個々の転送ゲートと、を有するＭＯＳ技術の能動型ピクセルである、センサにおいて、
   前記電荷保存ノードは、前記同一ランクの２つのピクセルに共通していることと、且つ、シーケンシング手段は、周期的サイクルを確立するように設計されており、前記周期的サイクルは、前記保存ノードの電位の再初期化と、前記保存ノードの前記再初期化電位のサンプリングと、前記サンプリングの直後における前記第１ピクセルの前記フォトダイオードから前記共通保存ノードへの電荷の第１転送と、その後の、前記周期的サイクルの末尾における前記第２ピクセルの前記フォトダイオードから前記保存ノードへの電荷の第２転送であって、前記２回の転送の間に前記保存ノードの前記電位の再初期化は伴っていない、電荷の第２転送と、前記電荷の前記第２転送の後における前記保存ノードの前記電位のサンプリングと、を連続的に有することと、
   第１サイクルの間に、前記第１サイクルの再初期化の後に、且つ、このサイクルの前記電荷の２回の転送の前に、前記保存ノードの前記電位を表す第１サンプルを保存する手段（ＳＨＲ）と、このサイクルにおける前記フォトダイオードから前記保存ノードへの前記２回の電荷転送の後の前記保存ノードの前記電位を表す電位の第２サンプルを保存する手段（ＳＨＳ）と、第２サイクルの再初期化の後に、前記第１サンプルとは別個に、且つ、前記第１サンプルを失うことなしに、前記保存ノードの前記電位を表す第３サンプルを保存する手段（ＳＨＲ’）と、前記第２サイクルに、前記第２及び前記第１サンプルの間の差のアナログ−デジタル変換を実現する手段と、を有することと、
   ２つのアナログ−デジタルコンバータ（ＡＤＣ、ＡＤＣ’）と、前記第１及び前記第３サンプルをそれぞれ取得する第１及び第３コンデンサ（Ｃｒ、Ｃｒ’）であって、前記２つのコンデンサのそれぞれは、個々のコンバータの第１入力に対してリンクされている、第１及び第３コンデンサと、前記第２サンプルを保存するために前記コンバータのうちのそれぞれのコンバータの第２入力に対してリンクされた第２コンデンサ（Ｃｓ）と、を有し、前記コンバータは、前記第２コンデンサ内に保存されている前記サンプルと前記第１又は前記第３コンデンサ内に保存されている前記サンプルの間の差の変換を提供するために、前記連続したサイクルの間に、交互に使用されることと
   を特徴とする画像センサ。
3. 前記シーケンシング手段は、奇数サイクル及び偶数サイクルの交互の変化の間に、
   ａ）サイクルの開始時点における前記電荷保存ノードの前記電位の再初期化と、
   ｂ）その後の、奇数サイクルにおける前記第１コンデンサ（Ｃｒ）内での、或いは、偶数サイクルにおける前記第３コンデンサ（Ｃｒ’）内での、前記保存ノードの前記電位のサンプリングと、
   ｃ）その後の、前記第１ピクセルの前記フォトダイオードから前記保存ノードへの電荷の全体転送と、
   ｄ）その後の、前記サイクルの前記末尾に向かう、前記第２ピクセルの前記フォトダイオードから前記保存ノードへの前記電荷の全体転送と、
   ｅ）その後の前記第２コンデンサ内における前記保存ノードの前記電位のサンプリングと、
   ｆ）その後の、前記後続のサイクルの間における、前記保存ノードの前記電位の再初期化及び後続の偶数サイクルにおける前記第３コンデンサ（Ｃｒ’）内での、又は後続の奇数サイクルにおける前記第１コンデンサ（Ｃｒ）内での、前記電位の第２サンプリング、並びに、最後の、ステップｅにおいて前記第２コンデンサ内に保存された前記サンプルとステップｂにおいて前記第１又は前記第３コンデンサ内に保存された前記サンプルの間の差のアナログ−デジタル変換であって、従って、前記第１及び第３コンデンサの役割は、それぞれのサイクルにおいて相互に交換される、再初期化及び第２サンプリング並びにアナログ−デジタル変換と、
   の連続的な動作を循環的に実行するように設計されていることを特徴とする請求項１又は２のいずれかに記載の画像センサ。
4. 運動及び電荷蓄積によって動作する電荷転送画像センサであって、前記センサは、Ｐ個のピクセルの２つの隣接するラインを有し、且つ、前記センサの目的は、前記２つのラインの同一ランクの２つのピクセル内の画像ポイントによって生成される電荷の加算を伴う前記ピクセルの２つのラインによる連続的な同一の画像ラインの観測であり、前記ピクセルの各々は、個々のフォトダイオード（ＰＤ１、ＰＤ’１）と、電荷保存ノード（ＦＤ）と、一方が個々のフォトダイオードに隣接すると共に他方が電荷保存ノードに隣接した個々の転送ゲートと、を有するＭＯＳ技術の能動型ピクセルである、センサにおいて、
   前記電荷保存ノードは、前記同一ランクの２つのピクセルに共通していることと、且つ、シーケンシング手段は、周期的サイクルを確立するように設計されており、前記周期的サイクルは、前記保存ノードの電位の再初期化と、前記保存ノードの前記再初期化電位のサンプリングと、前記サンプリングの直後における前記第１ピクセルの前記フォトダイオードから前記共通保存ノードへの電荷の第１転送と、その後の、前記周期的サイクルの末尾における前記第２ピクセルの前記フォトダイオードから前記保存ノードへの電荷の第２転送であって、前記２回の転送の間に前記保存ノードの前記電位の再初期化は伴っていない、電荷の第２転送と、前記電荷の前記第２転送の後における前記保存ノードの前記電位のサンプリングと、を連続的に有することと、
   第１サイクルの間に、前記第１サイクルの再初期化の後に、且つ、このサイクルの前記電荷の２回の転送の前に、前記保存ノードの前記電位を表す第１サンプルを保存する手段（ＳＨＲ）と、このサイクルにおける前記フォトダイオードから前記保存ノードへの前記２回の電荷転送の後の前記保存ノードの前記電位を表す電位の第２サンプルを保存する手段（ＳＨＳ）と、第２サイクルの再初期化の後に、前記第１サンプルとは別個に、且つ、前記第１サンプルを失うことなしに、前記保存ノードの前記電位を表す第３サンプルを保存する手段（ＳＨＲ’）と、前記第２サイクルに、前記第２及び前記第１サンプルの間の差のアナログ−デジタル変換を実現する手段と、を有することと、
   ２つのアナログ−デジタルコンバータ（ＡＤＣ、ＡＤＣ’）と、前記第１及び前記第３サンプルをそれぞれ取得する第１及び第３コンデンサ（Ｃｒ、Ｃｒ’）であって、前記２つのコンデンサのそれぞれは、個々のコンバータの第１入力にリンクされている、第１及び第３コンデンサと、２つのサイクルのうちの１つのサイクルにおいて交互に前記第２サンプルを保存するように、前記コンバータのうちのそれぞれのコンバータの第２入力に対してそれぞれリンクされた第２及び第４コンデンサ（Ｃｓ、Ｃｓ’）と、を有し、コンバータのうちの１つのコンバータは、前記第２コンデンサ内に保存されている前記サンプルと前記第１コンデンサ内に保存されている前記サンプルの間の差の変換を提供し、前記他方のコンバータは、前記第４コンデンサ内に保存されている前記サンプルと前記第３コンデンサ内に保存されている前記サンプルの間の差の変換を提供することと
   を特徴とする画像センサ。
5. 前記シーケンシング手段は、奇数サイクル及び偶数サイクルの交互の変化の間に、
   ａ）サイクルの開始点における前記電荷保存ノードの前記電位の再初期化と、
   ｂ）その後の、奇数サイクルにおける前記第１コンデンサ（Ｃｒ）内での又は偶数サイクルにおける前記第３コンデンサ（Ｃｒ’）内での前記保存ノードの前記電位のサンプリングと、
   ｃ）その後の、前記第１ピクセルの前記フォトダイオードから前記保存ノードへの電荷の全体転送と、
   ｄ）その後の、前記サイクルの末尾に向かう、前記第２ピクセルの前記フォトダイオードから前記保存ノードへの前記電荷の全体転送と、
   ｅ）その後の、奇数サイクルにおける前記第２コンデンサ内での又は偶数サイクルにおける前記第４コンデンサ内での前記保存ノードの前記電位のサンプリングと、
   ｆ）その後の、前記後続のサイクルの間における、前記保存ノードの前記電位の再初期化及び後続の偶数サイクルにおける前記第３コンデンサ内での又は後続の奇数サイクルにおける前記第１コンデンサ内でのこの電位の第２サンプリング、並びに、最後の、前記第２コンデンサ内に保存されている前記サンプルと前記第１コンデンサ内に保存されている前記サンプルの間の差の後続の偶数サイクルにおける前記第１コンバータによるアナログ−デジタル変換又は前記第４コンデンサ内に保存されている前記サンプルと前記第３コンデンサ内に保存されている前記サンプルの間の差の前記第２コンバータによる後続の奇数サイクルにおけるアナログ−デジタル変換と、
   の連続的な動作を循環的に実行するように設計されていることを特徴とする請求項４に記載の画像センサ。
6. それぞれのピクセルは、前記ピクセルに固有の前記フォトダイオードと、前記ピクセルに固有の前記転送ゲートと、前記同一ランクの２つのピクセルに共通する前記保存ノードに加えて、前記保存ノードの電位を基準電位に再初期化する前記２つのピクセルに共通する再初期化トランジスタ（Ｔ２）と、前記２つのピクセルに共通すると共に前記保存ノードに対してリンクされたそのゲートを有する読取りトランジスタ（Ｔ３）と、を有することを特徴とする請求項１〜５のいずれか一項に記載の画像センサ。

Images