JP6148070B2 - 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法 - Google Patents

縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法 Download PDF

Info

Publication number
JP6148070B2
JP6148070B2 JP2013110780A JP2013110780A JP6148070B2 JP 6148070 B2 JP6148070 B2 JP 6148070B2 JP 2013110780 A JP2013110780 A JP 2013110780A JP 2013110780 A JP2013110780 A JP 2013110780A JP 6148070 B2 JP6148070 B2 JP 6148070B2
Authority
JP
Japan
Prior art keywords
region
type
power fet
gate
sic power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013110780A
Other languages
English (en)
Other versions
JP2014229859A (ja
Inventor
賢一 久田
賢一 久田
耕一 新井
耕一 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013110780A priority Critical patent/JP6148070B2/ja
Priority to US14/270,469 priority patent/US9184238B2/en
Priority to CN201410226200.9A priority patent/CN104183645B/zh
Publication of JP2014229859A publication Critical patent/JP2014229859A/ja
Priority to US14/870,922 priority patent/US9691908B2/en
Application granted granted Critical
Publication of JP6148070B2 publication Critical patent/JP6148070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本願は、ジャンクション型パワーＦＥＴ（または半導体装置）および、その製造方法に関し、たとえば、ジャンクション型ＳｉＣパワーＦＥＴに適用することができるものである。
日本特表２００２−５２０８１６号公報（特許文献１）または、これに対応する米国特許第６８４７０９１号公報（特許文献２）は、主にプレーナ（Ｐｌａｎａｒ）型バーティカルパワー（Ｖｅｒｔｉｃａｌ Ｐｏｗｅｒ）ＭＯＳＦＥＴに関するものである。そこには、プレーナ型バーティカルパワーＭＯＳＦＥＴに関して、ドリフト領域内に反対導電型のフローティング領域を分散配置したデバイス構造が示されており、ジャンクション（Ｊｕｎｃｔｉｏｎ）ＦＥＴ等へも適用できる旨、説明されている。
日本特開２００３−３１５９１号公報（特許文献３）または、これに対応する米国特許公開２００２−１６７０１１号公報（特許文献４）は、バーティカル非プレーナ型ジャンクションＦＥＴに関するものである。そこには、横チャネル（Ｌａｔｅｒａｌ Ｃｈａｎｎｅｌ）を有し、ドリフト領域にソース電位の反対導電型領域を有するバーティカル型ジャンクションＦＥＴが開示されている。
国際公開第２０００／１４８０９号パンフレット（特許文献５）または、これに対応する米国特許公開２００５−６６４９号公報（特許文献６）は、バーティカルプレーナ型ジャンクションＦＥＴに関するものである。そこには、横チャネル下部にフローティングＰ型領域を有するバーティカルプレーナ型ジャンクションＦＥＴが開示されている。
特表２００２−５２０８１６号公報 米国特許第６８４７０９１号公報 特開２００３−３１５９１号公報 米国特許公開２００２−１６７０１１号公報 国際公開第２０００／１４８０９号パンフレット 米国特許公開２００５−６６４９号公報
一般に、シリコン等に比べて、格段に不純物拡散速度が遅いＳｉＣ系のＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）素子においては、ゲート領域にトレンチを形成し、その側壁等にイオン注入して、ゲート領域を形成する。しかし、ＪＦＥＴの性能を確保するためには、ゲート領域間を高精度に制御しつつゲート深さを確保する必要がある。すなわちゲート間隔とゲート深さで規定されるチャネル領域を高アスペクト比にする必要があるほか、プロセスの制約により、ソース領域内にゲート領域を形成するため、ソース領域およびゲート領域間で高濃度ＰＮ接合が形成される。そのため、接合電流の増加が避けられない等の種々の問題がある。また、ターミネーション構造の作製には極めて高エネルギー（２ＭｅＶ程度）のイオン打ち込みが必要となる。
トレンチを形成しない手法として、高エネルギーでイオンを注入しゲート領域を形成する方法が考えられる。この場合ゲート領域間は精度の良いホトリソグラフィのみで制御可能となるほか、マスクレイアウトでソース領域とゲート領域間距離を離すがことが出来る。しかしながら、高エネルギー注入は必須となり、技術的に解決できているとはいえない。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、縦チャネル型ＳｉＣ系パワーＪＦＥＴであり、ソース領域の下方であって、ゲート領域間にフローティングゲート領域を形成するものである。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、チャネル領域の高アスペクト化が可能となる。
本願の一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造の一例（ソースアイランド型直交格子配列セル構造）等を説明するためのアクティブセル領域の部分平面図である。 図１のＡ−Ａ’断面に対応する単位セルおよびその周辺の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル構造）等を説明するためのチップ全体上面図（上面メタル構造を含む）である。 図３に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図３に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 図３のＢ−Ｃ断面に対応するデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ゲート領域導入工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（フローティング領域導入工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（接合終端領域導入工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ソース領域導入工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（層間絶縁膜成膜＆加工工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（表面メタル膜成膜＆加工工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ファイナルパッシベーション膜成膜＆加工工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（裏面メタル膜成膜＆加工工程）のデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例１（ディープフローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例２（台形フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例３（逆Ｔ字フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例４（２段エピタキシ逆Ｔ字フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例１（ストライプ型ソースアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。 図１９に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図１９に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例２（斜交格子型ソースアイランド方式セル構造）を説明するための図４に対応するチップ全体上面図（上面メタル構造を含む）である。 図２２に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図２２に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例３（正方格子型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。 図２５に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図２５に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 図２５のＢ−Ｃ断面に対応するデバイス断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例４（ストライプ型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。 図２９に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図２９に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例５（変形斜交格子型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。 図３２に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。 図３２に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴのアウトラインを説明するための図２の単位セルに対応する部分の模式的断面図である。 本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの使用状態の一例を示すノーマリオフ複合型トランジスタの回路図である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
１．以下を含む縦チャネル型ジャンクションＳｉＣパワーＦＥＴ：
（ａ）第１の主面および第２の主面を有するＳｉＣ半導体基板；
（ｂ）前記ＳｉＣ半導体基板の前記第１の主面側の表面から内部に亘り設けられた第１導電型を有するドリフト領域；
（ｃ）前記ＳｉＣ半導体基板の前記第２の主面側の表面領域に設けられ、前記ドリフト領域よりも高濃度の前記第１導電型を有するドレイン領域；
（ｄ）前記ドリフト領域の表面から内部に亘り設けられたアクティブセル領域；
（ｅ）前記アクティブセル領域内に設けられた複数の単位セル領域、
ここで、各単位セル領域は、以下を含む：
（ｅ１）前記ドリフト領域の表面領域に設けられ、前記ドリフト領域よりも高濃度の前記第１導電型を有するソース領域；
（ｅ２）前記ソース領域の下方であって、これに近接するように、前記ドリフト領域内に設けられ、前記第１導電型と反対導電型の第２導電型を有するフローティング領域；
（ｅ３）前記ソース領域および前記フローティング領域を少なくとも両側から挟むように、前記ドリフト領域の表面領域に設けられ、前記第２導電型を有するゲート領域。
２．前記項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、デバイス構造は、プレーナ型に属する。
３．前記項１または２に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、動作モードは、ノーマリオン型である。
４．前記項１から３のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記フローティング領域は、イオン注入によるものである。
５．前記項１から４のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記ゲート領域は、イオン注入によるものである。
６．前記項１から５のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記フローティング領域は、前記ソース領域の幅内にある。
７．前記項１から６のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、ストライプ状である。
８．前記項７に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、前記アクティブセル領域の端部に於いて、相互に連結されている。
９．前記項１から６のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、メッシュ状である。
１０．前記項４に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記フローティング領域は、複数段のイオン注入によるものである。
１１．前記項１から１０のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記フローティング領域は、深さ方向に関して、少なくとも、前記ゲート領域間の領域から、前記ゲート領域の下端まで延在する。
１２．以下の工程を含む縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法：
（ａ）第１の主面および第２の主面を有するＳｉＣ半導体ウエハであって、前記第１の主面側の表面から内部に亘り第１導電型を有するドリフト領域が形成され、且つ、前記第２の主面側の表面領域に前記ドリフト領域よりも高濃度の前記第１導電型を有するドレイン領域が形成されたＳｉＣ半導体ウエハを準備する工程；
（ｂ）前記ドリフト領域の表面から内部に亘り、複数の単位セル領域を有するアクティブセル領域を、導入する工程、
ここで、このアクティブセル領域を導入する工程は、各単位セル領域に対して行われ、以下の下位工程を含む：
（ｂ１）前記ドリフト領域の表面領域に、前記ドリフト領域よりも高濃度の前記第１導電型を有するソース領域を、導入する工程；
（ｂ２）前記ソース領域の下方であって、これに近接するように、前記ドリフト領域内に、前記第１導電型と反対導電型の第２導電型を有するフローティング領域を、導入する工程；
（ｂ３）前記ソース領域および前記フローティング領域を少なくとも両側から挟むように、前記ドリフト領域の表面領域に、前記第２導電型を有するゲート領域を、導入する工程。
１３．前記項１２に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記フローティング領域は、イオン注入により導入される。
１４．前記項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記フローティング領域は、複数段のイオン注入により導入される。
１５．前記項１２から１４のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記ゲート領域は、イオン注入により導入される。
１６．前記項１２から１５のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、デバイス構造は、プレーナ型に属する。
１７．前記項１２から１６のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記下位工程（ｂ２）は、前記下位工程（ｂ３）より後に実行される。
１８．前記項１２から１７のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記下位工程（ｂ２）は、前記下位工程（ｂ１）より前に実行される。
１９．前記項１２から１８のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、平面的に見たとき、前記フローティング領域は、前記ソース領域の幅内にある。
２０．前記項１２から１９のいずれか一つに記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記フローティング領域は、深さ方向に関して、少なくとも、前記ゲート領域間の領域から、前記ゲート領域の下端まで延在する。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体チップ」、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ、ダイオード等を半導体チップ等（半導体チップ材料としては、たとえば単結晶ＳｉＣ基板、単結晶シリコン基板、これらの複合基板等。ＳｉＣの結晶多形としては、主に４Ｈ−ＳｉＣを対象とするが、その他の結晶多形でもよいことは、言うまでもない）上に集積したものをいう。
また、本願において、「電子回路装置」というときは、半導体チップ、半導体装置、半導体集積回路装置、抵抗、コンデンサ、ダイオード等、及び、これらの相互接続系を示す。
ここで、各種トランジスタの代表的なものとしては、接合ＦＥＴ、すなわち、ジャンクションＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。
今日のパワー系の電子回路装置、半導体装置、または半導体集積回路装置のソースおよびゲートのメタル電極は、通常、たとえば、アルミニウム系（またはタングステン系などの高融点金属系）のＭ１配線層の一層か、または、アルミニウム系（またはタングステン系などの高融点金属系）のＭ１配線層およびＭ２配線層からなる２層から構成される場合が多い。なお、これらの配線層として、銅系配線層が用いられることがある。また、一般に、「パワー系の素子」とは、数ワット以上の電力を扱うことができるデバイス等を言う。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」または「ＳｉＣ（炭化珪素）部材」等といっても、純粋なシリコンやＳｉＣに限定されるものではなく、その他シリコンまたはＳｉＣを主要な成分とする多元半導体、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む）も酸化シリコン膜または酸化シリコン系絶縁膜である。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する炭化珪素単結晶ウエハ、単結晶シリコンウエハ等を指すが、エピタキシャルウエハ、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．本願において、接合ＦＥＴの内、表面側にソース電極が形成され、裏面側にドレイン電極が形成された基本構造を有する縦型接合（Ｖｅｒｔｉｃａｌ Ｊｕｎｃｔｉｏｎ）ＦＥＴを例に取り主に説明する。なお、接合ＦＥＴとしては、このほかに、ソース電極およびドレイン電極がともに、表面側に形成された横型接合（Ｌａｔｅｒａｌ Ｊｕｎｃｔｉｏｎ）ＦＥＴがある。
縦型接合ＦＥＴは、横方向に主要なチャネルを有する横チャネル（Ｌａｔｅｒａｌ Ｃｈａｎｎｅｌ）型と縦方向に主要なチャネルを有する縦チャネル（Ｖｅｒｔｉｃａｌ Ｃｈａｎｎｅｌ）型に分類されるが、本願では、主に、縦チャネル型ジャンクションＦＥＴを説明する。
なお、以下で説明するデバイスが形成される結晶面（例えば、ＳｉＣウエハの主面）は、たとえば、（０００１）または、これと等価な面を例に取り具体的に説明するが、これらの面から１０度以内で傾けた面は、実質的に等価な面に含まれるものとする。また、必要に応じて、これ以外の結晶面でも良いことは言うまでもない。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
１．本願の一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造の一例（ソースアイランド型直交格子配列セル構造）等の説明（主に図１および図２）
このセクションでは、セクション２で説明する基本的な例について、その特長が明確に現れる単位セル領域およびこれを含むアクティブセル領域の一部を模式的に切り出して、その概要を説明する。
図１は本願の一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造の一例（ソースアイランド型直交格子配列セル構造）等を説明するためのアクティブセル領域の部分平面図である。図２は図１のＡ−Ａ’断面に対応する単位セルおよびその周辺の模式的断面図である。これらに基づいて、本願の一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造の一例（ソースアイランド型直交格子配列セル構造）等を説明する。
先ず、デバイスの表面および裏面の電極、絶縁膜等の表面構造を省略した模式的デバイス構造を説明する。縦チャネル型ジャンクションＳｉＣパワーＦＥＴの半導体チップ２のアクティブセル領域９の内部一部切り出し部Ｒ１に対応する模式的上面図を図１に示す。図１に示すように、アクティブセル領域９の半導体基板２（たとえば、ＳｉＣ基板）の表面１ａには、この例では、直交格子状に多数の単位セル領域１０が配置されている。なお、この直交格子の配向は、たとえば、ウエハ上のチップの格子状配列の配向および各チップの隣接辺の方向と一致する。
各単位セル領域１０は、周辺のＰ型ゲート領域４（通常ゲート領域）、その内部に作られたＮ＋型ソース領域６、そのまた内部に作られたＰ型フローティング領域５（フローティングゲート領域）等から構成されている。また、Ｐ型ゲート領域４とＮ＋型ソース領域６の間は、Ｎ−型ドリフト領域３（たとえば、Ｎ−型ＳｉＣエピタキシ層１ｅ）によって、相互に隔てられている。このレイアウトでは、Ｐ型ゲート領域４は、平面的に見て、全体として、メッシュ状を呈している。
次に、図１のＡ−Ａ’断面を図２に示す。図２に示すように、半導体基板２の裏面１ｂ（第２の主面）側の表面領域には、例えば、一様な厚さのＮ＋型ドレイン領域７が設けられている。一方、半導体基板２の表面１ａ（第２の主面）側の表面から内部に亘っては、この例では、ほぼ一定の厚さを有するＮ−型ドリフト領域３（たとえば、Ｎ−型ＳｉＣエピタキシ層１ｅ）が設けられている。ここで、Ｎ＋型ドレイン領域７の不純物濃度は、Ｎ−型ドリフト領域３の不純物濃度よりも高い。また、両領域の導電型（たとえば、第１導電型）は、この例では、Ｎ型であり、同じである。
Ｎ−型ドリフト領域３（ドリフト領域）の表面領域には、Ｎ−型ドリフト領域３よりも高濃度のＮ＋型ソース領域６（ソース領域）が設けられている。このＮ＋型ソース領域６の下方であって、これに近接するように、Ｎ−型ドリフト領域３内には、Ｐ型フローティング領域５（フローティング領域またはフローティングゲート領域）が設けられている。フローティング領域５の導電型（第２導電型）は、Ｎ−型ドリフト領域３の導電型と反対導電型である。
フローティング領域５およびソース領域６を少なくとも両側から挟むように、Ｎ−型ドリフト領域３の表面から内部に亘っては、Ｐ型ゲート領域４が設けられている。この領域は、単一の領域（この例では、たとえば、メッシュ状の単一の領域である）であっても、複数の領域の集合であっても良い。
このように、アクティブセル領域９は、ドリフト領域３の表面から内部に亘り設けられており、アクティブセル領域９内には、複数の単位セル領域１０が設けられている。また、このデバイスは、構造的には、いわゆるプレーナ（Ｐｌａｎａｒ）型に属する。更に、動作モードについて言えば、いわゆるノーマリオン（Ｎｏｒｍａｌｌｙ ＯＮ）型である。なお、ノーマリオフ（Ｎｏｒｍａｌｌｙ ＯＦＦ）型でもよいことは言うまでもない。
また、この例に於いては、Ｎ＋型ソース領域６、Ｐ型フローティング領域５、Ｐ型ゲート領域４等は、イオン注入によって形成されたものである。また、たとえば、この例に於いては、Ｐ型フローティング領域５は、多段のイオン注入によって形成されたものである。
更に、図２からわかるように、この例では、平面的に見たとき、フローティング領域５は、ソース領域６の幅ＷＳ内にある。なお、ソース領域６の幅ＷＳ（たとえば、３マイクロメートル程度）およびフローティング領域５の幅ＷＧ（たとえば、１マイクロメートル程度）を好適な一例として示すことができる。
同様に、フローティング領域５は、深さ方向に関して、少なくとも、ゲート領域４間の領域から、ゲート領域４の下端４ｂまで延在する。
なお、このデバイス構造に於いては、図２に示すように、チャネル部２３（電流を実質的に制限する部分）における電流通路が主に縦方向であるから、縦チャネル型ジャンクションＦＥＴに属する。
また、主ゲート領域４とは別に、Ｐ型フローティング領域５（補助ゲート領域）をフローティングの領域として設けることにより、ゲート層の浅接合化が可能となり、その結果、高エネルギーのイオン注入が不要となるメリットを有する。
更に、補助ゲート領域５をフローティングの領域として設けることにより、取り出し配線を不要とすることができるメリットを有する。
また、同様に、ゲート層の浅接合化により、接合終端処理領域の高エネルギーのイオン注入が不要となるメリットを有する。
更に、このようの構造に於いては、主ゲート領域４の間隔を比較的広く設定することができるので、ソース領域６との間を比較的広く取ることができるメリットを有する。
また、このようの構造に於いては、主ゲート領域４上に他の領域がないので、主ゲート領域４の直上に、メタルゲート配線をレイアウトすることが可能であり、ゲート抵抗の低減に有効である。
更に、縦チャネル型デバイスであることから、チャネル領域の高アスペクト化による高耐圧化が容易である。これに対して、横チャネル型デバイスは、チャネル領域の高アスペクト化により、デバイスサイズが比例的に拡大するため、高耐圧化が困難である。
また、この例のデバイスは、ノーマリオンモードで動作するので、スイッチング特性に優れ、製造も比較的容易にできるメリットを有する。なお、各領域の濃度等を調整して、ノーマリオフモードとすることもできる。
更に、デバイス構造が、プレーナ構造であるため、製造が容易であるメリットを有する。
また、補助ゲート領域５が、イオン注入により形成されているので、微細加工が容易であり、付加的なエッチングやエピタキシプロセスを不要とすることができる。更に、補助ゲート領域５が、多段のイオン注入により形成されているので、チャネル領域の高アスペクト化が可能となり、デバイス耐圧の高耐圧化が可能となる。
同様に、主ゲート領域４が、イオン注入により形成されているので、微細加工が容易であり、付加的なエッチングやエピタキシプロセスを不要とすることができる。
また、平面的に見たとき、補助ゲート領域５がソース領域６の幅内にあるので、デバイスサイズを微細にすることが容易である。
更に、補助ゲート領域５が、深さに関して、少なくとも、主ゲート領域４間の領域から、その下端まで（又は、その近傍）まで延在しているので、十分なチャネル長を確保することが可能である。
２．本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル構造）等の説明（主に図３から図６）
このセクションでは、セクション１で説明した単位セル領域１０（図１、図２）の構造に対応するデバイスの全体構造を説明する。なお、以下の例では、原則として、セクション１で説明していない部分のみを説明する。
図３は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル構造）等を説明するためのチップ全体上面図（上面メタル構造を含む）である。図４は図３に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図５は図３に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。図６は図３のＢ−Ｃ断面に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル構造）等を説明する。
図３から図５にチップ２の表面１ａの全体のレイアウトを示す。図３から図５に示すように、チップ２の周辺部は、Ｎ−型ドリフト領域３、すなわち、Ｎ−型ＳｉＣエピタキシ層１ｅであり、その内部には、リング状のＰ型接合終端処理領域８、すなわち、ジャンクションターミネーションエクステンション（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域が設けられている。
Ｐ型接合終端処理領域８の内部は、Ｐ型ゲート領域４（通常ゲート領域）の外周部となっており、この外周部には、ゲートコンタクト部１２および、これらを連結するメタルゲート配線１６（メタルゲート電極）が設けられている。Ｐ型ゲート領域４の外周部の更に内部は、たとえば、アクティブセル領域９内には、単位セル領域１０が、直交格子状に配列されている。
また、アクティブセル領域９上は、ほぼ全域がメタルソース電極１５で覆われており、このメタルソース電極１５は、各単位セル領域１０のソースコンタクト部１１と電気的に接続されている。メタルソース電極１５の内部領域には、たとえば、ソースパッド開口１４（ファイナルパッシベーション膜の開口部）が設けられている。
次に、図３から図５のＢ−Ｃ断面を図６に示す。図６に示すように、半導体基板２の裏面１ｂ（第２の主面）側の表面領域には、例えば、一様な厚さのＮ＋型ドレイン領域７が設けられており、半導体基板２の裏面１ｂには、裏面メタル電極膜１９（メタルドレイン電極膜）が設けられている。
一方、半導体基板２の表面１ａ（第２の主面）側の表面から内部に亘っては、この例では、ほぼ一定の厚さを有するＮ−型ドリフト領域３（たとえば、Ｎ−型ＳｉＣエピタキシ層１ｅ）が設けられている。
Ｎ−型ドリフト領域３（ドリフト領域）の表面領域には、Ｎ−型ドリフト領域３よりも高濃度のＮ＋型ソース領域６（ソース領域）が設けられている。このＮ＋型ソース領域６の下方であって、これに近接するように、Ｎ−型ドリフト領域３内には、Ｐ型フローティング領域５（フローティング領域またはフローティングゲート領域）が設けられている。
フローティング領域５およびソース領域６を少なくとも両側から挟むように、Ｎ−型ドリフト領域３の表面から内部に亘っては、Ｐ型ゲート領域４が設けられている。更に、Ｐ型ゲート領域４の外側には、Ｐ型接合終端処理領域８が設けられている。
半導体基板２の表面１ａ上には、たとえば、酸化シリコン膜等の層間絶縁膜１７が設けられている。この層間絶縁膜１７上には、メタルソース電極１５が設けられており、ソースコンタクト部１１を介して、Ｎ＋型ソース領域６と電気的に接続されている。一方、層間絶縁膜１７上には、メタルゲート配線１６（メタルゲート電極）が設けられており、ゲートコンタクト部１２を介して、Ｐ型ゲート領域４（通常ゲート領域）と電気的に接続されている。層間絶縁膜１７、メタルソース電極１５、メタルゲート配線１６等は、一部を除いて、ファイナルパッシベーション膜１８に被覆されている。
ここに説明したように、ソースアイランド型レイアウト（本例、およびセクション５のサブセクション（１）および（２）の例）においては、平面的に見たとき、ソース領域６および補助ゲート領域５（Ｐ型フローティング領域）が、ともにアイランド状になっているので、主ゲート領域４（Ｐ型ゲート領域）のレイアウトの自由度が大きくなるメリットを有する。また、補助ゲート領域５がフローティングでない場合は、電極の引き出しが困難であるが、この例では、フローティングであり問題が生じない。また、平面的に言って、補助ゲート領域５がソース領域６の内部に含まれる（内包される）構造となっているので、面積的有効性は非常に高い。
３．本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例の説明（主に図７から図１４）
このセクションでは、セクション２で説明したデバイス構造に対応する製造プロセスの一例を説明する。しかし、これは単なる一例であって、種々変形可能であることは言うまでもない。
以下では、ソース−ドレイン耐圧が１０００ボルト程度のデバイスを例にとり具体的に説明するが、耐圧がそれ以外でも良いことは言うまでもない。
図７は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ゲート領域導入工程）のデバイス断面図である。図８は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（フローティング領域導入工程）のデバイス断面図である。図９は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（接合終端領域導入工程）のデバイス断面図である。図１０は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ソース領域導入工程）のデバイス断面図である。図１１は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（層間絶縁膜成膜＆加工工程）のデバイス断面図である。図１２は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（表面メタル膜成膜＆加工工程）のデバイス断面図である。図１３は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（ファイナルパッシベーション膜成膜＆加工工程）のデバイス断面図である。図１４は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明するための図６に対応する製造工程途中（裏面メタル膜成膜＆加工工程）のデバイス断面図である。これらに基づいて、本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウト（ソースアイランド型直交格子配列セル基本構造）に対応する製造プロセスの一例を説明する。
先ず、図７に示すように、たとえば、Ｎ型ＳｉＣ半導体ウエハ（たとえば、抵抗率は、２０ミリΩｃｍ程度）を準備する。ＳｉＣウエハ１（ポリタイプは、たとえば４Ｈ）は、たとえば、７６φ（なお、ウエハの直径は、１００ファイでも、１５０ファイでも、それ以外のものでも良い）といし、主面の結晶面は、たとえば（０００１）面または、これと等価な面とする。ウエハの厚さは、たとえば、３５０マイクロメートル程度である（必要に応じて、１００から９００マイクロメートル程度の範囲とする）。なお、任意であるが、ここでは、主オリエンテーションフラットとサブオリエンテーションフラット（オリエンテーションフラット同士はお互いに直交している）を有するものを使用した。結晶方位は、たとえば主オリエンテーションフラットの方向が、［１−１００］方向であり、サブオリエンテーションフラットと反対の方向が、たとえば［１１−２０］方向である。なお、必須ではないが、この例に於いては、各チップ（矩形）の各辺は、いずれかのオリエンテーションフラットとほぼ平行になっている。
また、主面１ａの結晶面は、たとえば（０００１）面自体または、これと等価な面自体のみでなく、これらと結晶面の性質が類似している（０００１）面または、これと等価な面から一定の方位に１０度以内程度傾けた面でも良いことはいうまでもない。ここで、傾ける方向は、たとえば、［１、１、−２，０］方向などである。
なお、ポリタイプは、４Ｈのみでなく、必要に応じて、６Ｈその他でも良い。更に、結晶面は、（０００１）面または、これと等価な面以外であっても良い。
次に、図７に示すように、たとえば、Ｎ＋型ＳｉＣ半導体ウエハ１ｓの表面１ａ側に、たとえば、耐圧に応じて、１０マイクロメートル程度の厚さ（耐圧が１０００ボルト程度の場合）のＮ−型ＳｉＣエピタキシ層１ｅを形成する（不純物濃度は、たとえば、１ｘ１０１６/ｃｍ３程度）。
次に、ウエハ１の表面１ａ側から、イオン注入を実行することにより、例えば、深さ１マイクロメートル程度のＰ型ゲート領域４（通常ゲート領域）を導入する。このイオン注入プロセスは、二つのセクションに分けることができる。すなわち、第１セクションは、接合の側面が垂直になるようにするもので、たとえば、イオン種：アルミニウム、打ち込み角度：垂直、打ち込み段数：５段、各段のドーズ量：１ｘ１０１３/ｃｍ２から５ｘ１０１４/ｃｍ２程度の範囲を好適なものとして例示することができる。すなわち、各段で打ち込み深さが異なるように、打ち込みエネルギー範囲：１００ＫｅＶから７００ＫｅＶ程度の範囲に対応して、各段で打ち込みエネルギーを変えて打ち込みを実行する。なお、注入温度（イオン注入時のウエハ温度）は、特に表示しない場合は、常温である。このような多段打ち込みは、Ｐ型ゲート領域４の側壁の垂直化に有効であり、チャネル領域の高アスペクト化に有効である。
同様に、第２セクションは、コンタクト抵抗を低減するためのもので、たとえば、イオン種：アルミニウム、打ち込み角度：垂直、打ち込み段数：２段、各段のドーズ量：１ｘ１０１５/ｃｍ２程度（注入温度は、例えば、摂氏５００度程度）の範囲を好適なものとして例示することができる。すなわち、各段で打ち込み深さが異なるように、打ち込みエネルギー範囲：２０ＫｅＶから１００ＫｅＶ程度の範囲に対応して、各段で打ち込みエネルギーを変えて打ち込みを実行する。イオン注入後の熱処理は、そのつど実施しても良いが、ここでは、後にまとめて実施する例を示す。
次に、図８に示すように、たとえば、ウエハ１の表面１ａ側から、イオン注入を実行することにより、例えば、深さ１マイクロメートル程度のＰ型フローティング領域５（フローティングゲート領域）を導入する。このイオン注入プロセスは、たとえば、イオン種：アルミニウム、打ち込み角度：垂直、打ち込み段数：２段、各段のドーズ量：１ｘ１０１２/ｃｍ２から３ｘ１０１３/ｃｍ２程度の範囲を好適なものとして例示することができる。すなわち、各段で打ち込み深さが異なるように、打ち込みエネルギー範囲：４００ＫｅＶから７００ＫｅＶ程度の範囲に対応して、各段で打ち込みエネルギーを変えて打ち込みを実行する。イオン注入後の熱処理は、そのつど実施しても良いが、ここでは、後にまとめて実施する例を示す。なお、イオン注入は、１段でも良い。しかし、多段の方が、側面を垂直に制御する点で有利である。
次に、図９に示すように、たとえば、ウエハ１の表面１ａ側から、イオン注入を実行することにより、例えば、深さ１マイクロメートル程度（好適な範囲としては、たとえば、０．３から１．０マイクロメートル程度）のＰ型接合終端処理領域８を導入する。ドーズ量は、最大逆バイアス時に、完全空乏化する程度に設定する。このイオン注入プロセスは、たとえば、イオン種：アルミニウム、打ち込み角度：垂直、打ち込み段数：８段、各段のドーズ量：１ｘ１０１１/ｃｍ２から５ｘ１０１２/ｃｍ２程度の範囲を好適なものとして例示することができる。すなわち、各段で打ち込み深さが異なるように、打ち込みエネルギー範囲：１００ＫｅＶから７００ＫｅＶ程度の範囲に対応して、各段で打ち込みエネルギーを変えて打ち込みを実行する。イオン注入後の熱処理は、そのつど実施しても良いが、ここでは、後にまとめて実施する例を示す。
次に、図１０に示すように、たとえば、ウエハ１の表面１ａ側から、イオン注入を実行することにより、例えば、比較的浅いＮ＋型ソース領域６を導入する。このイオン注入プロセスは、たとえば、イオン種：窒素、打ち込み角度：垂直、打ち込み段数：３段、各段のドーズ量：１ｘ１０１４/ｃｍ２から２ｘ１０１５/ｃｍ２程度の範囲を好適なものとして例示することができる。すなわち、各段で打ち込み深さが異なるように、打ち込みエネルギー範囲：５０ＫｅＶから２００ＫｅＶ程度の範囲に対応して、各段で打ち込みエネルギーを変えて打ち込みを実行する。なお、１ｘ１０１５/ｃｍ２から２ｘ１０１５/ｃｍ２程度のドーズ量の場合は、注入温度（イオン注入時のウエハ温度）を、たとえば、摂氏７００度程度（範囲としては、摂氏３００度から８００度）とするのが望ましい。その後、たとえば、不活性ガスの雰囲気下（温度は、例えば、摂氏１７００度程度）で、１分程度の活性化熱処理を実行する。
次に、図１１に示すように、ウエハ１の表面１ａ上に、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、たとえば、厚さ５００ｎｍ程度の酸化シリコン系絶縁膜（たとえば、ＴＥＯＳ−ＳｉＯ２膜）を層間絶縁膜１７として、成膜する。その後、たとえば、通常のリソグラフィにより、層間絶縁膜１７を加工して、ソースコンタクト開口２１、ゲートコンタクト開口２２等を形成する。
次に、図１２に示すように、たとえば、ソースコンタクト開口２１、ゲートコンタクト開口２２内にニッケルシリサイド膜等のシリサイド膜を形成することにより（このとき、通常、裏面１ｂにも、シリサイド膜を形成する）、コンタクト抵抗を低減する。このシリサイド化アニールの条件としては、たとえば、アルゴン雰囲気下、摂氏１０００度程度の温度で、１から２分程度を好適なものとして例示することができる。次に、図１２に示すように、例えば、スパッタリング成膜により、表面メタル膜２０を成膜する。表面メタル膜２０としては、たとえば、下層から、チタン膜（例えば、厚さ５０ｎｍ程度）、窒化チタン膜（例えば、厚さ５０ｎｍ程度）、アルミニウム系メタル膜（アルミニウムを主要な成分とするメタル膜で、例えば、厚さ５００ｎｍ程度）を好適なものとして例示することができる。
次に、図１３に示すように、たとえば、塗布により、ポリイミド膜（例えば、感光性ポリイミド膜）等のファイナルパッシベーション膜１８を成膜し、たとえば通常のリソグラフィにより、加工することにより、ソースパッド開口１４等を形成する。
次に、図１４に示すように、たとえば、ウエハ１の裏面１ｂのほぼ全面に、裏面メタルドレイン電極１９（裏面に近い側から、たとえば、チタン、ニッケル、金等）をたとえばスパッタリング成膜等により形成する。その後、ダイシング等により、チップ２に分割する。
４．本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例１から４の説明（主に図１５から図１８）
このセクションでは、セクション１の図２に対応して、チャネル領域周辺構造（Ｐ型フローティング領域５とその周辺の構造）に関する各種の変形例を説明する。以下では原則として、ここまでに（主に図２に関して）説明していない部分についてのみ説明する。
なお、以下では、主に、ソースアイランド構造（図３から図６）を前提に具体的に説明するが、セクション１の図２の例および、このセクションの各例は、ほぼそのまま、各ゲートアイランド構造（セクション５）にも適用できることは言うまでもない。また、ソースアイランド構造の他の例（セクション５のサブセクション（１）、（２））にもほぼそのまま適用できることは言うまでもない。
図１５は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例１（ディープフローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。図１６は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例２（台形フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。図１７は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例３（逆Ｔ字フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。図１８は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例４（２段エピタキシ逆Ｔ字フローティングゲート型ソースアイランド方式セル構造）を説明するための図２に対応する単位セルおよびその周辺の模式的断面図である。これらに基づいて、本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）における単位セル構造（ソースアイランド型セル構造）に関する変形例１から４を説明する。
（１）ディープフローティングゲート型ソースアイランド方式セル構造（主に図１５）：
この例は、図１５に示すように、Ｐ型フローティング領域５（フローティングゲート領域）の下端が、Ｐ型ゲート領域４（通常ゲート領域）の下端４ｂよりも下に延びている点が付加的な特徴となっている。このことにより、プロセスばらつきにより、Ｐ型フローティング領域５（フローティングゲート領域）の下端とＰ型ゲート領域４（通常ゲート領域）の下端４ｂの高さがずれたときにも、十分な実効チャネル長を確保することができる。これに対して、図２の例では、Ｐ型フローティング領域５のイオン注入工程を比較的低エネルギーで、且つ、簡単なものとすることができるメリットが有る。
（２）台形フローティングゲート型ソースアイランド方式セル構造（主に図１６）：
この例は、図１６に示すように、Ｐ型フローティング領域５（フローティングゲート領域）の下端の幅が、上端よりの広く、断面的に台形形状となっている点が付加的な特徴となっている。このことにより、横チャネル型に類似した効果を得ることができる。ただし、Ｐ型フローティング領域５のイオン注入工程は、若干複雑になる。すなわち、たとえば、多段のイオン注入で、下の段ほど、イオン注入マスクの開口の幅を広くするか、または、同じ幅のマスクで、打ち込み角度を上のほうは垂直とし、下の方は、斜め注入とする。
（３）逆Ｔ字フローティングゲート型ソースアイランド方式セル構造（主に図１７）：
この例は、図１７に示すように、図１５のＰ型フローティング領域５（フローティングゲート領域）を二つの部分、すなわち、Ｐ型フローティング領域上部５ｔとＰ型フローティング領域下部５ｂに分けたものである。言い換えると、図１５のＰ型フローティング領域５（図１７におけるＰ型フローティング領域上部５ｔ）の下端に、Ｐ型フローティング領域下部５ｂを付加したものである。このようにすることにより、チャネル部の下端に横チャネルが付加されるため、副次的に横チャネルと同様のメリットを享受することができる。一方、Ｐ型フローティング領域下部５ｂの形成には、高エネルギーのイオン注入を必要とするデメリットがある。
（４）２段エピタキシ逆Ｔ字フローティングゲート型ソースアイランド方式セル構造（主に図１８）：
この例は、図１７の例のデメリットを回避するために、図１８に示すように、まず、Ｎ−型ＳｉＣ下層エピタキシ層１ｅｆを形成した後、イオン注入等でＰ型フローティング領域下部５ｂを導入しておき、その後、Ｎ−型ＳｉＣ上層エピタキシ層１ｅｓし、その後は、図１５の例と同じように、Ｐ型フローティング領域上部５ｔ（図１５のＰ型フローティング領域５）を形成するものである。
このようにすることにより、比較的高エネルギーのイオン注入を必要とせず、図１７と同様に構造を得ることができる。一方、エピタキシャルプロセスは、２段となるデメリットがある。
５．本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例１および２（ソースアイランド型セル構造）、並びに３から５（ゲートアイランド型セル構造）の説明（主に図１９から図３４）
このセクションでは、セクション２で図３から図６について説明した主に平面レイアウト（アクティブセル領域９およびその周辺のレイアウト）に関する変形例を説明する。以下では、原則として、これまでに説明していない点のみを説明する。
以下、サブセクション（１）および（２）の例は、図３から図６の例と同様に、ソースアイランド型セル構造に属し、サブセクション（３）、（４）および（５）の例は、ゲートアイランド型セル構造に属する。ソースアイランド型セル構造は、一層メタル構造に於いても、中央に広いソース電極を配置しやすいメリットを有する。一方、ゲートアイランド型セル構造は、ゲートの引き出し、および、ソースの引き出しをほぼ対称形状にできるメリットを有する。
なお、以下のサブセクション（１）および（２）におけるＢ−Ｃ断面は、基本的に図６と同じであり、サブセクション（３）から（５）におけるＢ−Ｃ断面は、基本的に図２８に於いて説明するものと同じであり、各例に於いて、原則として説明は繰り返さない。
図１９は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例１（ストライプ型ソースアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。図２０は図１９に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図２１は図１９に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。図２２は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例２（斜交格子型ソースアイランド方式セル構造）を説明するための図４に対応するチップ全体上面図（上面メタル構造を含む）である。図２３は図２２に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図２４は図２２に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。図２５は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例３（正方格子型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。図２６は図２５に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図２７は図２５に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。図２８は図２５のＢ−Ｃ断面に対応するデバイス断面図である。図２９は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例４（ストライプ型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。図３０は図２９に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図３１は図２９に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。図３２は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例５（変形斜交格子型ゲートアイランド方式セル構造）を説明するための図３に対応するチップ全体上面図（上面メタル構造を含む）である。図３３は図３２に対応するチップ全体上面図（上面メタル構造を除去しコンタクト部分を強調）である。図３４は図３２に対応するチップ全体上面図（上面メタル構造を除去し不純物領域を強調）である。これらに基づいて、本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴ（縦型プレーナ構造）におけるチップ全体レイアウトに関する変形例１および２（ソースアイランド型セル構造）、並びに３から５（ゲートアイランド型セル構造）を説明する。
（１）ストライプ型（変形例１）ソースアイランド方式セルレイアウト（主に図１９から図２１）：
この例は、図１９から図２１に示すように、図３から図６の例と基本的に同じものであるが、単位セル領域１０が、アクティブセル領域９を縦断している点が特徴となっている。従って、この例に於いては、アクティブセル領域９内に於いて、Ｐ型ゲート領域４（通常ゲート領域）は、ほぼストライプ状を呈しており、アクティブセル領域９の端部に於いて、相互に連結されている。このため、ゲートの引き出しをアクティブセル領域９の周辺に設けたメタルゲート配線１６によって、構成することができる。このため、メタルソース電極１５を中央部に広くレイアウトすることができる。
（２）斜交格子型（変形例２）ソースアイランド方式単位セルレイアウト（主に図２２から図２４）：
この例は、図２２から図２５に示すように、図３から図６の例と基本的に同じものであるが、列同士を比較すると、隣接する列の単位セル領域１０が斜めにずれて配置されて、斜交格子を形成している点が特徴となっている。従って、チャネル領域の平面的分布を比較的均一にすることができる。また、先の礼と同様に、ゲートの引き出しをアクティブセル領域９の周辺に設けたメタルゲート配線１６によって、構成することができる。このため、メタルソース電極１５を中央部に広くレイアウトすることができる。
（３）正方格子型（変形例３）ゲートアイランド方式単位セルレイアウト（主に図２５から図２８）：
ソースアイランド構造（図３から図５等）では、アクティブセル領域９に於いて、Ｎ＋型ソース領域６がアイランド上に格子点に配置されていたが、図２５から図２８に示すように、この例では、反対に、Ｐ型ゲート領域４（通常ゲート領域）が、正方格子または直交格子の格子点に配置されている。従って、この場合、一層メタル構造に於いては、各ゲート領域４は、くし型のメタルゲート配線１６によって、アクティブセル領域９外に取り出されている。
また、このレイアウトでは、ソースアイランド構造とは逆に、Ｐ型フローティング領域５（フローティングゲート領域）の方が、平面的に見てメッシュ状を呈する（図２７）。
更に、この構造では、実効的なチャネル幅を比較的大きくすることが可能である。
次に、図２５から図２７のＢ−Ｃ断面を図２８（図６に対応する）に示す。図６に示すように、半導体基板２の裏面１ｂ（第２の主面）側の表面領域には、例えば、一様な厚さのＮ＋型ドレイン領域７が設けられており、半導体基板２の裏面１ｂには、裏面メタル電極膜１９（メタルドレイン電極膜）が設けられている。
一方、半導体基板２の表面１ａ（第２の主面）側の表面から内部に亘っては、この例では、ほぼ一定の厚さを有するＮ−型ドリフト領域３（たとえば、Ｎ−型ＳｉＣエピタキシ層１ｅ）が設けられている。
Ｎ−型ドリフト領域３（ドリフト領域）の表面領域には、Ｎ−型ドリフト領域３よりも高濃度のＮ＋型ソース領域６（ソース領域）が設けられている。このＮ＋型ソース領域６の下方であって、これに近接するように、Ｎ−型ドリフト領域３内には、Ｐ型フローティング領域５（フローティング領域またはフローティングゲート領域）が設けられている。
フローティング領域５およびソース領域６を少なくとも両側から挟むように、Ｎ−型ドリフト領域３の表面から内部に亘っては、Ｐ型ゲート領域４が設けられている。更に、アクティブセル領域９の端部のＰ型ゲート領域４の外側には、Ｐ型接合終端処理領域８が設けられている。
半導体基板２の表面１ａ上には、たとえば、酸化シリコン膜等の層間絶縁膜１７が設けられている。この層間絶縁膜１７上には、メタルソース電極１５が設けられており、ソースコンタクト部１１を介して、Ｎ＋型ソース領域６と電気的に接続されている。一方、層間絶縁膜１７上には、メタルゲート配線１６（メタルゲート電極）が設けられており、ゲートコンタクト部１２を介して、Ｐ型ゲート領域４（通常ゲート領域）と電気的に接続されている。層間絶縁膜１７、メタルソース電極１５、メタルゲート配線１６等は、一部を除いて、ファイナルパッシベーション膜１８に被覆されている。
（４）ストライプ型（変形例４）ゲートアイランド方式単位セルレイアウト（主に図２９から図３１）：
この例は、ストライプ型ソースアイランド構造（図１９から図２１）に対応するゲートアイランド方式であり、図２９から図３１に示すように、単位セル領域１０が、アクティブセル領域９を縦断している点が特徴となっている。この構造は、サブセクション（１）の例と同様に、セル構造が非常に単純なものとなるメリットを有する。
一方、この例に於いては、アクティブセル領域９内に於いて、Ｐ型ゲート領域４（通常ゲート領域）は、ほぼストライプ状を呈しているが、アクティブセル領域９の端部に於いて、相互に連結されていない。逆に、Ｐ型フローティング領域５（フローティングゲート領域）の方が、アクティブセル領域９内に於いて、ほぼストライプ状を呈しており、アクティブセル領域９の端部に於いて、相互に連結されている。
この例に於いても、ゲートアイランド方式の特徴として、一層メタル構造に於いては、各ゲート領域４は、くし型のメタルゲート配線１６によって、アクティブセル領域９外に取り出されている。
（５）変形斜交格子型（変形例５）ゲートアイランド方式単位セルレイアウト（主に図３２から図３４）：
この例は、斜交格子型ソースアイランド構造（図２２から図２４）に対応するゲートアイランド方式であり、図３２から図３４に示すように、隣接する列の単位セル領域１０が斜めにずれて配置されて、斜交格子を形成している点が特徴となっている。一方、Ｐ型フローティング領域５（フローティングゲート領域）は、平面的に見たとき、ストライプ状を呈している。この構造は、サブセクション（１）の例と同様のメリットを有する。
この例に於いても、ゲートアイランド方式の特徴として、一層メタル構造に於いては、各ゲート領域４は、くし型のメタルゲート配線１６によって、アクティブセル領域９外に取り出されている。
６．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図３５）
図３５は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴのアウトラインを説明するための図２の多にセルに対応する部分の模式的断面図である。図３６は本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの使用状態の一例を示すノーマリオフ複合型トランジスタの回路図である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
（１）技術課題等の補足的説明：
先に説明したように、シリコン等に比べて、格段に不純物拡散速度が遅いＳｉＣ系のＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）素子においては、通常、ゲート領域にトレンチを形成し、その側壁等にイオン注入して、ゲート領域を形成する。しかし、ＪＦＥＴの性能を確保するためには、ゲート領域間を高精度に制御しつつゲート深さを確保する必要がある。すなわちゲート間隔とゲート深さで規定されるチャネル領域を高アスペクト比にする必要があるほか、プロセスの制約により、ソース領域内にゲート領域を形成するため、ソース領域およびゲート領域間で高濃度ＰＮ接合が形成される。そのため、接合電流の増加が避けられない等の種々の問題がある。また、ターミネーション構造（Ｐ型接合終端処理領域）の作製には極めて高エネルギー（２ＭｅＶ程度）のイオン打ち込みが必要となる。
プロセス的に負担のかかるトレンチを形成しない手法として、高エネルギーでイオンを注入しゲート領域を形成する方法が考えられる。この場合、ゲート領域間は精度の良いホトリソグラフィのみで制御可能となるほか、マスクレイアウトでソース領域とゲート領域間距離を離すがことが出来る。しかしながら、高エネルギー注入は必須となり、技術的に解決できているとはいえない。
（２）本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴのアウトラインの説明（主に図３５）：
このような課題を解決するために、本願の前記一実施の形態においては、図３５に示すように、縦チャネル型ジャンクションＳｉＣバーティカルＦＥＴにおいて、第１の主面の表面領域に設けられたソース領域６の下方に、これに近接して、ゲート電位の通常ゲート領域４とは別に、フローティングのゲート領域５を設けている。
このようにすることによって、チャネル領域の高アスペクト化が可能となる。
この構造（ノーマリオンモードを仮定する）に於いては、主ゲート領域４の電位がソース領域６の電位と同じであるときは、オン状態であり、主ゲート領域４にマイナスの電圧が印加されると、ドリフト領域３側へ空乏層が伸び、電流を制限する。このとき、補助ゲート領域５は、電流制限領域として作用する。すなわち、補助ゲート領域５は、チャネルの厚さを薄くする作用をしており、そのことによって、主ゲート領域４による電流制御を補助しているのである。
（３）本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの使用状態の一例の補足的説明（主に図３６）：
本願の前記一実施の形態の縦チャネル型ジャンクションＳｉＣバーティカルＦＥＴ（パワーＪＦＥＴ）は、ノーマリオンモードで動作するものを具体的に例示している。これは、ノーマリオフモードで動作するようにしてもよいが、ノーマリオンモードのデバイスの方が、製造が容易なほか、スイッチング特性に優れる当のメリットを有するからである。ノーマリオンモードＪＦＥＴであっても、図３６に示すように、主デバイスとしての高耐圧のノーマリオンモードＪＦＥＴ（Ｑ１）と、たとえば、補助デバイスとしての低耐圧のシリコン系またはＳｉＣ系のノーマリオフＭＯＳＦＥＴ（Ｑ２）をカスコード（Ｃａｓｃｏｄｅ）接続し、カスコード接続複合トランジスタＨＴとすることができる。このようにすると、ノーマリオンモードＪＦＥＴ（Ｑ１）のドレイン端子ＤＪ、ノーマリオフＭＯＳＦＥＴ（Ｑ２）のソース端子ＳＪ、およびノーマリオフＭＯＳＦＥＴ（Ｑ２）のゲート端子ＧＭを複合トランジスタＨＴの各端子とすると、全体として、ノーマリオフモード素子と見ることができる。
なお、補助デバイスＱ２は、ノーマリオフモード素子であれば、シリコン系であっても、ＳｉＣ系であってもよく、ＭＯＳ型デバイスであっても、接合型デバイスであっても良い。補助デバイスＱ２をＳｉＣ系とすると、摂氏２００度以上の高温動作を可能とすることができるメリットがある。また、補助デバイスＱ２をシリコン系のＭＯＳ型デバイスとすると、コストが低減できるほか、良好なスイッチング特性を教授することができるメリットを有する。
７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にＮチャネル型パワーＪＦＥＴについて具体的に説明したが、本発明はそれに限定されるものではなく、Ｐチャネル型パワーＪＦＥＴについても適用できることは言うまでもない。また、前記実施の形態では、主にノーマリオン型パワーＪＦＥＴについて具体的に説明したが、本発明はそれに限定されるものではなく、ノーマリオフ型パワーＪＦＥＴについても適用できることは言うまでもない。
また、前記実施の形態では、主にＳｉＣ等のシリコンカーバイド系の半導体基板（ポリタイプは４Ｈに限らず、６Ｈ等やその他のものでも良い）を使用した能動デバイス（ＦＥＴ，ＩＧＢＴ，ダイオードなど）について具体的に説明したが、本発明はそれに限定されるものではなく、ＧａＮ系の能動デバイスについても適用できることは言うまでもない。
なお、前記実施の形態では、接合終端処理構造として、ジャンクションターミネーションエクステンションを例に取り具体的に説明したが、接合終端処理構造は、これに限らず、たとえば、フィールドリミッティングリング（Ｆｉｅｌｄ Ｌｉｍｉｔｔｉｎｇ Ｒｉｎｇ）やフィールドプレート（Ｆｉｅｌｄ Ｐｌａｔｅ）、これらの複合構造等、その他の構造でも良いことは言うまでもない。
１ 半導体ウエハ（ＳｉＣウエハ）
１ａ ウエハまたはチップの第１の主面
１ｂ ウエハまたはチップの第２の主面
１ｅ Ｎ−型ＳｉＣエピタキシ層
１ｅｆ Ｎ−型ＳｉＣ下層エピタキシ層
１ｅｓ Ｎ−型ＳｉＣ上層エピタキシ層
１ｓ Ｎ＋型ＳｉＣ半導体基板（Ｎ＋型ＳｉＣ半導体基板層）
２ 半導体チップまたはチップ領域（ＳｉＣ半導体基板）
３ Ｎ−型ドリフト領域
４ Ｐ型ゲート領域（通常ゲート領域または主ゲート領域）
４ｂ Ｐ型ゲート領域下端
５ Ｐ型フローティング領域（フローティングゲート領域または補助ゲート領域）
５ｂ Ｐ型フローティング領域下部
５ｔ Ｐ型フローティング領域上部
６ Ｎ＋型ソース領域
７ Ｎ＋型ドレイン領域
８ Ｐ型接合終端処理領域（ジャンクションターミネーションエクステンション領域）
９ アクティブセル領域
１０ 単位セル領域
１１ ソースコンタクト部
１２ ゲートコンタクト部
１４ ソースパッド開口
１５ メタルソース電極
１６ メタルゲート配線（メタルゲート電極）
１７ 層間絶縁膜
１８ ファイナルパッシベーション膜
１９ 裏面メタル電極膜（メタルドレイン電極膜）
２０ 表面メタル膜
２１ ソースコンタクト開口
２２ ゲートコンタクト開口
２３ チャネル部
ＤＪ 接合型ＦＥＴのドレイン端子
ＧＭ ＭＯＳＦＥＴのゲート端子
ＨＴ カスコード接続複合トランジスタ
Ｑ１ ノーマリオン接合型ＦＥＴ
Ｑ２ ノーマリオフＭＯＳＦＥＴ
Ｒ１ アクティブセル領域内部一部切り出し部
ＳＪ 接合型ＦＥＴのソース端子
ＷＧ フローティング領域の幅
ＷＳ ソース領域の幅

Claims (22)

  1. 以下を含む縦チャネル型ジャンクションＳｉＣパワーＦＥＴ：
    （ａ）第１の主面および第２の主面を有するＳｉＣ半導体基板；
    （ｂ）前記ＳｉＣ半導体基板の前記第１の主面側の表面から内部に亘り設けられた第１導電型を有するドリフト領域；
    （ｃ）前記ＳｉＣ半導体基板の前記第２の主面側の表面領域に設けられ、前記ドリフト領域よりも高濃度の前記第１導電型を有するドレイン領域；
    （ｄ）前記第１の主面側の表面から内部に亘り設けられたアクティブセル領域；
    （ｅ）前記アクティブセル領域内に設けられた複数の単位セル領域、
    ここで、各単位セル領域は、以下を含む：
    （ｅ１）前記ドリフト領域の表面領域に設けられ、前記ドリフト領域よりも高濃度の前記第１導電型を有するソース領域；
    （ｅ２）前記ソース領域の下方であって、これに近接するように、前記ドリフト領域内に設けられ、前記第１導電型と反対導電型の第２導電型を有するフローティング領域；
    （ｅ３）前記ソース領域および前記フローティング領域を少なくとも両側から挟むように、前記ドリフト領域の表面領域に設けられ、前記第２導電型を有するゲート領域、
    ここで、前記フローティング領域は、第１領域と第２領域とを含み、
    前記第１領域は前記ゲート領域の間に位置し、前記第１領域の幅は、平面視において、前記ソース領域の幅内に位置し、
    前記第２領域は、前記ゲート領域の下端よりも深い領域に位置する。
  2. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、
    前記第１領域の幅は、平面視において、前記第２領域の幅よりも狭い。
  3. 請求項２に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、
    前記第１領域の下端は、前記ゲート領域の下端よりも深い領域に位置する。
  4. 請求項３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、
    前記第２領域の幅は、平面視において、前記ソース領域の幅よりも広い。
  5. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、デバイス構造は、プレーナ型に属する。
  6. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、動作モードは、ノーマリオン型である。
  7. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記フローティング領域は、イオン注入によるものである。
  8. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記ゲート領域は、イオン注入によるものである。
  9. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、ストライプ状である。
  10. 請求項９に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、前記アクティブセル領域の端部に於いて、相互に連結されている。
  11. 請求項１に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、平面的に見たとき、前記ゲート領域は、メッシュ状である。
  12. 請求項７に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴにおいて、前記フローティング領域は、複数段のイオン注入によるものである。
  13. 以下の工程を含む縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法：
    （ａ）第１の主面および第２の主面を有するＳｉＣ半導体ウエハであって、前記第１の主面側の表面から内部に亘り第１導電型を有するドリフト領域が形成され、且つ、前記第２の主面側の表面領域に前記ドリフト領域よりも高濃度の前記第１導電型を有するドレイン領域が形成されたＳｉＣ半導体ウエハを準備する工程；
    （ｂ）前記第１の主面の表面から内部に亘り、複数の単位セル領域を有するアクティブセル領域を、導入する工程、
    ここで、このアクティブセル領域を導入する工程は、各単位セル領域に対して行われ、以下の下位工程を含む：
    （ｂ１）前記ドリフト領域の表面領域に、前記ドリフト領域よりも高濃度の前記第１導電型を有するソース領域を、導入する工程；
    （ｂ２）前記ソース領域の下方であって、これに近接するように、前記ドリフト領域内に、前記第１導電型と反対導電型の第２導電型を有するフローティング領域を、導入する工程；
    （ｂ３）前記ソース領域および前記フローティング領域を少なくとも両側から挟むように、前記ドリフト領域の表面領域に、前記第２導電型を有するゲート領域を、導入する工程、
    ここで、前記フローティング領域は、第１領域と第２領域とを含み、
    前記第１領域は前記ゲート領域の間に位置し、前記第１領域の幅は、平面視において、前記ソース領域の幅内に位置し、
    前記第２領域は、前記ゲート領域の下端よりも深い領域に位置する。
  14. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、
    前記第１領域の幅は、平面視において、前記第２領域の幅よりも狭い。
  15. 請求項１４に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、
    前記第１領域の下端は、前記ゲート領域の下端よりも深い領域に位置する。
  16. 請求項１５に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、
    前記第２領域の幅は、平面視において、前記ソース領域の幅よりも広い。
  17. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記フローティング領域は、イオン注入により導入される。
  18. 請求項１７に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記フローティング領域は、複数段のイオン注入により導入される。
  19. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記ゲート領域は、イオン注入により導入される。
  20. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、デバイス構造は、プレーナ型に属する。
  21. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記下位工程（ｂ２）は、前記下位工程（ｂ３）より後に実行される。
  22. 請求項１３に記載の縦チャネル型ジャンクションＳｉＣパワーＦＥＴの製造方法において、前記下位工程（ｂ２）は、前記下位工程（ｂ１）より前に実行される。
JP2013110780A 2013-05-27 2013-05-27 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法 Active JP6148070B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013110780A JP6148070B2 (ja) 2013-05-27 2013-05-27 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法
US14/270,469 US9184238B2 (en) 2013-05-27 2014-05-06 Vertical-channel type junction SiC power FET and method of manufacturing same
CN201410226200.9A CN104183645B (zh) 2013-05-27 2014-05-27 垂直沟道式结型SiC功率FET及其制造方法
US14/870,922 US9691908B2 (en) 2013-05-27 2015-09-30 Vertical-channel type junction SiC power FET and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013110780A JP6148070B2 (ja) 2013-05-27 2013-05-27 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014229859A JP2014229859A (ja) 2014-12-08
JP6148070B2 true JP6148070B2 (ja) 2017-06-14

Family

ID=51934800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013110780A Active JP6148070B2 (ja) 2013-05-27 2013-05-27 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法

Country Status (3)

Country Link
US (2) US9184238B2 (ja)
JP (1) JP6148070B2 (ja)
CN (1) CN104183645B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9711660B2 (en) * 2014-03-13 2017-07-18 Infineon Technologies Ag JFET and method of manufacturing thereof
US10446695B2 (en) 2015-10-21 2019-10-15 United Silicone Carbide, Inc. Planar multi-implanted JFET
US9653618B1 (en) * 2015-10-21 2017-05-16 United Silicon Carbide, Inc. Planar triple-implanted JFET
CN105845720B (zh) * 2016-03-30 2019-02-05 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
US9859421B1 (en) 2016-09-21 2018-01-02 International Business Machines Corporation Vertical field effect transistor with subway etch replacement metal gate
US10217755B2 (en) * 2017-04-01 2019-02-26 Intel Corporation Flash memory cells, components, and methods
WO2018187651A1 (en) * 2017-04-07 2018-10-11 United Silicon Carbide, Inc. Planar multi-implanted jfet
JP6787367B2 (ja) 2017-07-26 2020-11-18 株式会社デンソー 半導体装置
JP7009854B2 (ja) * 2017-09-11 2022-01-26 富士電機株式会社 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路
US10249731B1 (en) 2017-09-25 2019-04-02 International Business Macines Corporation Vertical FET with sharp junctions
US10622489B2 (en) 2017-10-13 2020-04-14 International Business Machines Corporation Vertical tunnel FET with self-aligned heterojunction
US10312151B1 (en) 2017-11-20 2019-06-04 International Business Machines Corporation Monolithic co-integration of MOSFET and JFET for neuromorphic/cognitive circuit applications
US10686014B2 (en) 2018-06-26 2020-06-16 International Business Machines Corporation Semiconductor memory device having a vertical active region
US10504889B1 (en) 2018-07-17 2019-12-10 International Business Machines Corporation Integrating a junction field effect transistor into a vertical field effect transistor
US11069772B2 (en) * 2018-12-14 2021-07-20 General Electric Company Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
JP6973422B2 (ja) 2019-01-21 2021-11-24 株式会社デンソー 半導体装置の製造方法
JP6950714B2 (ja) 2019-01-21 2021-10-13 株式会社デンソー 半導体装置
JP7329348B2 (ja) * 2019-03-27 2023-08-18 ローム株式会社 半導体装置
JP7249921B2 (ja) * 2019-09-20 2023-03-31 株式会社東芝 半導体装置
DE102019216142A1 (de) * 2019-10-21 2021-04-22 Robert Bosch Gmbh Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
US11251295B1 (en) * 2020-03-10 2022-02-15 Odyssey Semiconductor, Inc. Vertical field effect transistor device and method of fabrication
WO2021202228A1 (en) * 2020-03-29 2021-10-07 Power Integrations, Inc. Silicon carbide junction field effect transistors
US12610613B2 (en) 2021-12-13 2026-04-21 International Business Machines Corporation Nanosheet device with vertical blocker fin
CN114784087B (zh) * 2022-03-28 2024-06-18 重庆大学 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管
WO2025221485A1 (en) * 2024-04-17 2025-10-23 Semiconductor Components Industries, Llc Jfet device with improved dynamic characteristics
US20260052722A1 (en) * 2024-08-19 2026-02-19 Microchip Technology Incorporated Jfet with asymmetric gates
WO2026043518A1 (en) * 2024-08-20 2026-02-26 Microchip Technology Incorporated Semiconductor chip and method for manufacturing same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100270A (en) * 1978-01-25 1979-08-07 Hitachi Ltd Semiconductor device
JPS5568678A (en) * 1978-11-20 1980-05-23 Shindengen Electric Mfg Co Ltd Junction type field effect transistor
JPS5670669A (en) * 1979-11-15 1981-06-12 Matsushita Electric Ind Co Ltd Longitudinal semiconductor device
DE19830332C2 (de) 1998-07-07 2003-04-17 Infineon Technologies Ag Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
WO2000014809A1 (fr) 1998-09-09 2000-03-16 Hitachi, Ltd. Transistor d'induction statique, procede de fabrication correspondant, et onduleur
JP3921862B2 (ja) * 1999-02-05 2007-05-30 富士電機ホールディングス株式会社 炭化けい素縦形ｆｅｔの製造方法
JP4830213B2 (ja) 2001-05-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4288907B2 (ja) * 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3675413B2 (ja) * 2002-02-19 2005-07-27 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
JP4211642B2 (ja) * 2004-03-09 2009-01-21 日産自動車株式会社 半導体装置
US7180105B2 (en) * 2004-02-09 2007-02-20 International Rectifier Corporation Normally off JFET
JP4167294B2 (ja) * 2005-07-26 2008-10-15 松下電器産業株式会社 半導体素子及び電気機器
JP2007042803A (ja) 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2007088342A (ja) * 2005-09-26 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
CN102916049B (zh) * 2012-10-30 2015-04-22 成都芯源系统有限公司 包括结型场效应晶体管的半导体器件及其制造方法

Also Published As

Publication number Publication date
US9184238B2 (en) 2015-11-10
JP2014229859A (ja) 2014-12-08
US9691908B2 (en) 2017-06-27
US20160035904A1 (en) 2016-02-04
CN104183645B (zh) 2018-12-04
US20140346528A1 (en) 2014-11-27
CN104183645A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
JP6148070B2 (ja) 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法
JP5954856B2 (ja) 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP7537483B2 (ja) 半導体装置
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5883563B2 (ja) 半導体装置の製造方法
JP6052481B2 (ja) 半導体装置
CN106688104B (zh) 半导体装置
JP2018110164A (ja) 半導体装置
JPWO2017047286A1 (ja) 半導体装置
JP6125420B2 (ja) 半導体装置
WO2017064887A1 (ja) 半導体装置
CN109075200B (zh) 半导体装置
JP6566835B2 (ja) 半導体装置およびその製造方法
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP2014175640A (ja) 縦型複合パワーｍｏｓｆｅｔ
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
TWI591828B (zh) Semiconductor device and method of manufacturing the same
JP5145694B2 (ja) ＳｉＣ半導体縦型ＭＯＳＦＥＴの製造方法。
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2016058660A (ja) 半導体装置
JP5895038B2 (ja) 半導体集積回路装置の製造方法
JP2016058661A (ja) 半導体装置
WO2019077878A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6148070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150