JP6160616B2 - Sos基板の製造方法及びsos基板 - Google Patents
Sos基板の製造方法及びsos基板 Download PDFInfo
- Publication number
- JP6160616B2 JP6160616B2 JP2014526880A JP2014526880A JP6160616B2 JP 6160616 B2 JP6160616 B2 JP 6160616B2 JP 2014526880 A JP2014526880 A JP 2014526880A JP 2014526880 A JP2014526880 A JP 2014526880A JP 6160616 B2 JP6160616 B2 JP 6160616B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sos
- sapphire substrate
- silicon
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
- H10D30/6759—Silicon-on-sapphire [SOS] substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
また、サファイア基板自身の金属濃度、特に基板表面におけるFeの濃度が高いという問題があった。典型的なサファイア基板におけるFeの濃度は、1×1011〜1×1012atoms/cm2であるが、シリコンデバイス等で要求される値1×1010atoms/cm2に比べて1〜2桁高い値となっている。そのため、上記金属濃度を持つSOSは、半導体製造ラインを汚染するため、該半導体製造ラインに投入できない問題があった。また、金属濃度を下げるために、例えばシリコンウェハの洗浄で用いられているSC−2(HCl+H2O2+H2O)洗浄を行うことが考えられるが、この洗浄を施してもサファイア基板における金属濃度はなかなか減少せず、1×1010atoms/cm2以下にするには洗浄を繰り返さなければならず、洗浄に要するコストや時間が増大する問題点があった。また、サファイア基板によっては、洗浄を繰り返してもFeの濃度が下がらないという問題点があった。
なお、C面サファイア基板にオフ角を設けることについては、例えば、特開平11−74562号公報(特許文献3)に記載されているように、窒化物半導体層などをヘテロエピ成長させて形成する場合に、結晶性を良くする目的で意図的に形成されているが、本発明におけるように貼り合わせ法で単結晶の膜を転写する場合には、オフ角の効果は決して自明ではない。
また、サファイア基板を、水素を含む雰囲気で熱処理する手法は、例えばサファイア基板上に直接窒化物半導体層をエピタキシャル成長する前に処理することが知られており、例えば特開2004−111848号公報(特許文献4)に記載されている。しかしながら、これはエピ成長した膜の結晶性を向上させることを目的としたものであり、本発明のように結晶性のよい単結晶基板同士の貼り合わせで単結晶の膜を転写して形成するものとは膜の形成方法が異なる。また、還元雰囲気で熱処理することが金属不純物濃度の減少に効果があることについては言及されていない。更に、上記熱処理を施したサファイア基板を用いてSOS基板を製造することについては記載されておらず、このときにサファイア支持基板上に形成したシリコン層の欠陥数低減に効果があることについても自明ではない。即ち、貼り合わせを行う前にサファイア基板を水素を含む雰囲気で貼り合わせ前に熱処理することが重要であり、このことにより、初めて金属不純物を除去でき、付帯効果として有機物等の異物も除去されるものである。その結果、貼り合わせ後の欠陥数を低減することができるものである。
これらの効果は、本発明者らにより初めて見出されたものである。
〔1〕 シリコン基板の表面からイオンを注入してイオン注入領域を形成し、上記シリコン基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域でシリコン基板を剥離させてサファイア基板上にシリコン層を有するSOS基板を得るSOS基板の製造方法であって、
上記サファイア基板の面方位がオフ角1度以下のC面であり、該サファイア基板を予め還元性雰囲気中700〜1000℃の熱処理温度で熱処理した後に上記シリコン基板と貼り合わせることを特徴とするSOS基板の製造方法。
〔2〕 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする〔1〕に記載のSOS基板の製造方法。
〔3〕 上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が1.9×1010atoms/cm2以下である〔1〕又は〔2〕に記載のSOS基板の製造方法。
〔4〕 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする〔1〕〜〔3〕のいずれかに記載のSOS基板の製造方法。
〔5〕 上記絶縁膜の厚さが300nm以下であることを特徴とする〔1〕〜〔4〕のいずれかに記載のSOS基板の製造方法。
〔6〕 上記絶縁膜は、SiOxNy(式中、x=0〜2、y=0〜1.5であり、x+y>0である。)であることを特徴とする〔1〕〜〔5〕のいずれかに記載のSOS基板の製造方法。
〔7〕 基板の面方位がオフ角1度以下のC面であり、基板表面の全反射蛍光X線分析法で検出されるFeの濃度が1.9×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ20〜300nmのシリコン酸化膜である絶縁膜を介してシリコン基板のイオン注入剥離膜であるシリコン層を有しており、フッ化水素溶液に浸漬した後に検出されるシリコン層の表面欠陥数が、SOS基板の外径が150mmφの場合に302個以下であるSOS基板。
本発明に係るSOS基板の製造方法は、図1に示すように、シリコン基板への水素イオン(希ガスイオン)注入工程(工程1)、サファイア基板の水素雰囲気下の熱処理工程(工程2)、シリコン基板及び/又はサファイア基板の表面活性化処理工程(工程3)、シリコン基板とサファイア基板の貼り合わせ工程(工程4)、可視光照射、剥離処理工程(工程5)、シリコン層薄化工程(工程6)の順に処理を行うものである。
まず、単結晶シリコン基板(ドナー基板)1の表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中に層状のイオン注入領域(イオン注入層ともいう)3を形成する(図1(a))。
次に、サファイア基板4を予め還元性雰囲気中で熱処理する(図1(b)、(c))。
熱処理後で貼り合わせの前に、シリコン基板1のイオン注入された表面と、熱処理後のサファイア基板4の表面との双方もしくは片方に表面活性化処理を施す。
次に、シリコン基板1のイオン注入された表面と熱処理後のサファイア基板4の表面とを貼り合わせる(図1(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板5という。シリコン基板1のイオン注入面とサファイア基板の表面の少なくとも一方が活性化処理されていると、より強く接合できる。なお、シリコン基板1の絶縁膜2を、サファイア基板4と貼り合わせる前に、エッチングや研磨等により、薄くあるいは除去してもよい。
次に、貼り合わせ基板5におけるシリコン基板1のイオン注入領域3に向けて可視光を照射し、アニールを施す。このとき、透明なサファイア基板4側から照射するとよい。また、可視光は、400〜700nmの範囲に極大波長を有する光であり、コヒーレント、インコヒーレントのいずれの光でもよく、波長領域が好ましくは400〜700nm、より好ましくは500〜600nmのレーザー光がよい。
次に、ウェハ7のサファイア基板4上のシリコン薄膜6表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
図1に示す製造工程に従って、SOS基板を作製した。なお、シリコン基板1と熱処理を施したサファイア基板4の貼り合わせ及びシリコン薄膜6の転写(シリコン薄膜形成)は、特開2010−278337号公報(特許文献1)記載の方法に従った。具体的には次の通りである。
(工程2)支持基板として、外径150mmφ、厚さ0.6mmのオフ角0.3度のC面サファイア基板4を用いた。このサファイア基板4を拡散炉内に配置し、水素とArの混合ガス(水素:Ar=5:95)雰囲気とした後、900℃で5分保持することで熱処理を行った。熱処理後のサファイア基板4表面の金属濃度はTRXF(Total Reflection X−ray Fluorescence)法で検出される代表的な金属元素Feについて測定した(その検出下限濃度は0.6×1010atoms/cm2である)。その結果、対象元素Feは検出限界(0.6×1010atoms/cm2)以下(DL(Detection Limit))であった。
(工程3)上記シリコン基板1及び熱処理を施したサファイア基板4について、それぞれの貼り合わせ面にイオンビーム活性化処理を行った。
(工程4)次いで、上記シリコン基板1のイオン注入側の面とサファイア基板4とを150℃に加熱して貼り合わせることにより接合体である貼り合わせ基板5を得た。次いで、貼り合わせ基板5を225℃で24時間熱処理を行った。
(工程5)次に、貼り合わせ基板5を200℃に加熱しながらサファイア基板4側から波長532nmのグリーンレーザー光を照射した。貼り合わせ基板5全面に該レーザー光を照射した後、貼り合わせ界面近傍のイオン注入領域3に機械的衝撃を加え、剥離することで、シリコン薄膜6をサファイア基板4に転写したウェハ7を作製した。
(工程6)最後に、ウェハ7上のシリコン薄膜6をCMP研磨で厚さ200nmまで薄化することによりSOS基板であるSOS基板8を得た。得られたSOS基板8を50質量%フッ化水素に10分間浸漬し、純水でリンスした後に、シリコン薄膜6表面の欠陥数を欠陥検査装置(KURABO社製)によってカウントしたところ、1ウェハで38個であった。
試験例1において、試験例1で用いたサファイア基板に代えて、オフ角0.5度のC面サファイア基板4を用い、それ以外は、試験例1と同様にしてSOS基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、検出限界(0.6×1010atoms/cm2)以下(DL)であった。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで61個であり、試験例1よりも欠陥数が増加しており、オフ角の大きくなると欠陥数も増える傾向を示した。
試験例1において、試験例1で用いたサファイア基板に代えて、オフ角1.0度のC面サファイア基板4を用い、それ以外は、試験例1と同様にしてSOS基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、検出限界(0.6×1010atoms/cm2)以下(DL)であった。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで217個であり、試験例2に比べて更に欠陥数は多くなる傾向を示したが、後述するオフ角1.5度の試験例4に比べるとオーダーが一桁小さい数値であった。
試験例1において、試験例1で用いたサファイア基板に代えて、オフ角1.5度のC面サファイア基板4を用い、それ以外は、試験例1と同様にしてSOS基板を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、検出限界(0.6×1010atoms/cm2)以下(DL)であった。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで2000個であり、熱処理を行わない試験例9(後述)よりも欠陥数が多かった。
試験例1において、工程2の熱処理温度を600℃とし、それ以外は試験例1と同様にしてSOS基板8を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、Fe濃度は20×1010atoms/cm2であり、熱処理温度を700℃(試験例6(後述))より更に下げると、表面のFe濃度は高くなり、金属不純物除去効果が更に小さくなることが分かった。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで500個と熱処理なしの試験例9(後述)よりも欠陥数が若干減少した程度であり、熱処理温度が低いとサファイア基板表面の構造が熱処理前の場合とほとんど変わらないためと推測される。
試験例1において、工程2の熱処理温度を700℃とし、それ以外は試験例1と同様にしてSOS基板8を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、Fe濃度は1.9×1010atoms/cm2であり、処理温度が低くなるとFeの除去効果が小さくなる傾向を示した。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで302個であり、試験例1と同じオフ角のC面サファイア基板を用いているが、試験例1よりも欠陥数は多かった。ただし、オフ角1.5度の試験例4に比べて、欠陥数はオーダーが一桁小さい数値であった。
試験例1において、工程2の熱処理温度を1000℃とし、それ以外は試験例1と同様にしてSOS基板8を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、検出限界(0.6×1010atoms/cm2)以下(DL)であり、処理温度が高めであることによるFeの除去効果が認められた。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで279個であり、試験例1と同じオフ角のC面サファイア基板を用いているが、試験例1よりも欠陥数は多かった。ただし、オフ角1.5度の試験例4に比べて、欠陥数はオーダーが一桁小さい数値であった。
試験例1において、工程2の熱処理温度を1100℃とし、それ以外は試験例1と同様にしてSOS基板8を作製した。なお、水素を含む雰囲気での熱処理後のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、検出限界(0.6×1010atoms/cm2)以下(DL)であり、処理温度が高めであることによるFeの除去効果が認められた。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで4200個であり、試験例1と同じオフ角のC面サファイア基板を用いているが、試験例1よりも欠陥数は著しく多かった。原因は定かではないが、処理温度が高すぎるとサファイア基板表面が逆に粗くなり、また表面にピットが生じるなどして、それらが原因となって欠陥数が増加しているものと考えられる。
試験例1において、工程2の水素を含む雰囲気での熱処理を行わず、それ以外は、試験例1と同様にしてSOS基板を作製した。なお、熱処理なし(即ち、熱処理前)のサファイア基板4表面の金属(Fe)濃度をTRXF法で測定したところ、Fe濃度は430×1010atoms/cm2と高い濃度を示していた。これを試験例1のように水素含有雰囲気で熱処理すると検出限界以下の濃度となり、アニールによる金属不純物濃度低減の効果が確認された。また、得られたSOS基におけるシリコン薄膜6表面の欠陥数を上記欠陥検査装置によってカウントしたところ、1ウェハで523個であり、オフ角1.5度の試験例4よりも欠陥数は少なかった。なお、試験例9の欠陥数は水素含有雰囲気で熱処理したもの(試験例1、6、7)よりも多いが、これはサファイア基板4表面の異物の影響と考えられ、試験例1、6、7では熱処理によりその異物が除去されたと考えられる。
以上の結果を表1に示す。
2 絶縁膜(シリコン酸化膜)
3 イオン注入領域
4 サファイア基板
5 貼り合わせ基板(接合体)
6 シリコン薄膜
7 ウェハ
8 SOS基板
Claims (7)
- シリコン基板の表面からイオンを注入してイオン注入領域を形成し、上記シリコン基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域でシリコン基板を剥離させてサファイア基板上にシリコン層を有するSOS基板を得るSOS基板の製造方法であって、
上記サファイア基板の面方位がオフ角1度以下のC面であり、該サファイア基板を予め還元性雰囲気中700〜1000℃の熱処理温度で熱処理した後に上記シリコン基板と貼り合わせることを特徴とするSOS基板の製造方法。 - 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする請求項1に記載のSOS基板の製造方法。
- 上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が1.9×1010atoms/cm2以下である請求項1又は2に記載のSOS基板の製造方法。
- 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする請求項1〜3のいずれか1項に記載のSOS基板の製造方法。
- 上記絶縁膜の厚さが300nm以下であることを特徴とする請求項1〜4のいずれか1項に記載のSOS基板の製造方法。
- 上記絶縁膜は、SiOxNy(式中、x=0〜2、y=0〜1.5であり、x+y>0である。)であることを特徴とする請求項1〜5のいずれか1項に記載のSOS基板の製造方法。
- 基板の面方位がオフ角1度以下のC面であり、基板表面の全反射蛍光X線分析法で検出されるFeの濃度が1.9×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ20〜300nmのシリコン酸化膜である絶縁膜を介してシリコン基板のイオン注入剥離膜であるシリコン層を有しており、フッ化水素溶液に浸漬した後に検出されるシリコン層の表面欠陥数が、SOS基板の外径が150mmφの場合に302個以下であるSOS基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012164673 | 2012-07-25 | ||
| JP2012164673 | 2012-07-25 | ||
| PCT/JP2013/069480 WO2014017368A1 (ja) | 2012-07-25 | 2013-07-18 | Sos基板の製造方法及びsos基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014017368A1 JPWO2014017368A1 (ja) | 2016-07-11 |
| JP6160616B2 true JP6160616B2 (ja) | 2017-07-12 |
Family
ID=49997182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014526880A Active JP6160616B2 (ja) | 2012-07-25 | 2013-07-18 | Sos基板の製造方法及びsos基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9646873B2 (ja) |
| EP (1) | EP2879177B1 (ja) |
| JP (1) | JP6160616B2 (ja) |
| KR (1) | KR102138949B1 (ja) |
| CN (1) | CN104488081B (ja) |
| TW (1) | TWI609434B (ja) |
| WO (1) | WO2014017368A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2993686B1 (en) * | 2013-05-01 | 2021-05-26 | Shin-Etsu Chemical Co., Ltd. | Method for producing hybrid substrate |
| FR3034252B1 (fr) * | 2015-03-24 | 2018-01-19 | Soitec | Procede de reduction de la contamination metallique sur la surface d'un substrat |
| US10014271B2 (en) * | 2015-11-20 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| DE112019003987T5 (de) * | 2018-08-09 | 2021-04-22 | Shin-Etsu Chemical Co., Ltd. | VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS |
| JP7421292B2 (ja) * | 2019-09-11 | 2024-01-24 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416043A (en) | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| JPH1174562A (ja) | 1997-06-30 | 1999-03-16 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3609661B2 (ja) * | 1999-08-19 | 2005-01-12 | 株式会社東芝 | 半導体発光素子 |
| JP2004111848A (ja) | 2002-09-20 | 2004-04-08 | Kyocera Corp | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 |
| JP3774782B2 (ja) | 2003-05-14 | 2006-05-17 | 富士通メディアデバイス株式会社 | 弾性表面波素子の製造方法 |
| JP4371202B2 (ja) | 2003-06-27 | 2009-11-25 | 日立電線株式会社 | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス |
| WO2005027217A1 (ja) | 2003-09-08 | 2005-03-24 | Sumco Corporation | Soiウェーハおよびその製造方法 |
| SG166060A1 (en) * | 2009-04-22 | 2010-11-29 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| JP2010278337A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 表面欠陥密度が少ないsos基板 |
| JP5304448B2 (ja) * | 2009-06-01 | 2013-10-02 | コニカミノルタ株式会社 | 有機光電変換素子 |
| US20120132922A1 (en) | 2009-07-08 | 2012-05-31 | Soitec | Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane |
| JP2011138818A (ja) | 2009-12-25 | 2011-07-14 | Panasonic Corp | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 |
| JP5643509B2 (ja) | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したsos基板の製造方法 |
| JP5370279B2 (ja) * | 2010-06-11 | 2013-12-18 | 豊田合成株式会社 | n型III族窒化物半導体の製造方法 |
-
2013
- 2013-07-18 CN CN201380039471.7A patent/CN104488081B/zh not_active Expired - Fee Related
- 2013-07-18 US US14/416,759 patent/US9646873B2/en not_active Expired - Fee Related
- 2013-07-18 JP JP2014526880A patent/JP6160616B2/ja active Active
- 2013-07-18 KR KR1020157002053A patent/KR102138949B1/ko not_active Expired - Fee Related
- 2013-07-18 WO PCT/JP2013/069480 patent/WO2014017368A1/ja not_active Ceased
- 2013-07-18 EP EP13823217.8A patent/EP2879177B1/en not_active Ceased
- 2013-07-23 TW TW102126290A patent/TWI609434B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW201413832A (zh) | 2014-04-01 |
| US20150179506A1 (en) | 2015-06-25 |
| KR102138949B1 (ko) | 2020-07-28 |
| EP2879177A4 (en) | 2016-03-23 |
| US9646873B2 (en) | 2017-05-09 |
| EP2879177B1 (en) | 2020-08-19 |
| WO2014017368A1 (ja) | 2014-01-30 |
| CN104488081A (zh) | 2015-04-01 |
| KR20150037896A (ko) | 2015-04-08 |
| EP2879177A1 (en) | 2015-06-03 |
| CN104488081B (zh) | 2017-09-19 |
| JPWO2014017368A1 (ja) | 2016-07-11 |
| TWI609434B (zh) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| CN103890907B (zh) | 生产透明soi片的方法 | |
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| JP6160616B2 (ja) | Sos基板の製造方法及びsos基板 | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| KR20180131542A (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
| JP5953340B2 (ja) | 貼り合わせ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6160616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
