JP6192522B2 - インダクタンス素子及びインダクタンス素子の製造方法 - Google Patents

Description

本発明は、磁性コアの内部にコイルが埋め込まれたインダクタンス素子及びその製造方法に関する。

特許文献１にコイル封入圧粉コアに関する発明が開示されている。このコイル封入圧粉コアは、圧粉コアと、圧粉コアに覆われるコイルと、コイルに電気的に接続される端子部とを有している。圧粉コアはＦｅ基非晶質合金の磁性粉末とバインダ樹脂とで形成されている。コイルと端子部は、共にＣｕ（銅）基材で形成されている。端子部には、外部回路との半田付けのためにめっき処理による表面処理が施されている。

Ｆｅ基非晶質合金の磁性粉末とバインダ樹脂とで形成された圧粉コアは磁気特性の向上のために成形後に熱処理を行うことが好ましいとされているため、端子部の表面処理に使用される金属は、前記熱処理で変質しないことが必要である。そこで、特許文献１に記載のコイル封入圧粉コアでは、端子部を形成するＣｕ基材の表面処理として、Ｎｉの下地層の表面にＡｇ（銀）又はＡｇ−Ｐｄ（銀−パラジウム）で形成された表面電極層をめっき処理で形成している。

特開２０１１−２５８７３７号公報

しかしながら、特許文献１に記載のコイル封入圧粉コアのように、端子部の表面にＡｇを主体とした表面電極層を形成すると、実装基板上においてコアどうしを近接して実装した場合、または他の電子部品と接近して実装した場合に、コイルと端子部に通電したときに、表面電極層に含まれるＡｇが電池作用によって表出し、表出したＡｇによって隣り合う端子部間が短絡するおそれがあった。

そこで本発明は、端子部にＡｇを含む表面電極層を形成した場合に、この端子部と他の端子部などを接近させて配置しても、Ａｇの表出を抑制できるようにしたインダクタンス素子及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明のインダクタンス素子は、圧粉コアと、圧粉コアの内部に埋め込まれたコイルと、溶接によってコイルに電気的に接続される端子部とを備えたインダクタンス素子であって、端子部は、Ｃｕ基材と、Ｃｕ基材の表面に形成された表面電極層とを有し、表面電極層が、Ａｇ又はＡｇの合金で形成されており、端子部は、コイルに溶接される溶接部と、実装基板に対して半田接合される半田接合部とを有し、 前記表面電極層は、前記溶接部の方が前記半田接合部よりも層厚が厚く形成されており、前記半田接合部における前記表面電極層の層厚は０．２μｍ以上１．３μｍ以下であることを特徴としている。

本発明は、端子部の表面にＡｇを含む表面電極層を形成することで、表面電極層が熱処理などで変質しにくくなる。そして、半田接合部においてＡｇを含む表面電極層の層厚を抑えることにより、電池作用によって表出するＡｇの量を制御することができ、これにより、実装基板上で他のインダクタンス素子や他の電子部品と接近させて実装したときに、
表出したＡｇによって短絡するのを防ぎやすくなる。一方で、端子部の溶接部はＡｇを含む表面電極層の層厚を大きくしているため、端子部とコイルとの溶接強度を確保できるようになる。
また、半田接合部における表面電極層の層厚を０．２μｍ以上１．３μｍ以下とすることによって、半田濡れ性を確保することができる。

本発明のインダクタンス素子において、端子部は、圧粉コアに埋め込まれている部分と、圧粉コアから露出している部分を有し、溶接部は圧粉コアの内部に位置しており、端子部の圧粉コアから露出している部分の表面電極層は、溶接部の表面電極層よりも層厚が薄く形成されていることが好ましい。

圧粉コアから露出している部分には半田が広がってくるため、電池作用によってＡｇが表出するおそれがある。このため、圧粉コアから露出している部分において端子部の表面の層厚を薄くすることにより、表出するＡｇの量を抑えることができる。

本発明のインダクタンス素子において、溶接部における表面電極層の層厚は２μｍ以上８μｍ以下であることが好ましい。

溶接部における表面電極層の層厚を２μｍ以上８μｍ以下にすることによって、コイルとの溶接強度を確保できる。
本発明のインダクタンス素子において、溶接部は抵抗溶接部であることが好ましい。

本発明のインダクタンス素子の製造方法は、圧粉コアと、圧粉コアの内部に埋め込まれたコイルと、コイルに電気的に接続される端子部とを備え、端子部が、コイルに溶接される溶接部と、実装基板に対して半田接合される半田接合部とを有するインダクタンス素子の製造方法であって、端子部のＣｕ基材を所定の形状に形成し、端子部の表面に、溶接部の方が半田接合部よりも層厚が厚く、かつ前記半田接合部における層厚が０．２μｍ以上１．３μｍ以下となるように、Ａｇ又はＡｇの合金で表面電極層を形成する工程と、コイルを溶接部に溶接することによって端子部とコイルを電気的に接続する工程と、圧粉コアを成形して、圧粉コア内に端子部が接続されたコイルを埋設する工程と、を特徴としている。
さらに、圧粉コアに対して熱処理を施す工程を有するものである。

この製造方法によれば、Ａｇを含む表面電極層において、半田接合部の層厚を抑えることにより、電池作用によって表出するＡｇの量を制御することができる。

本発明のインダクタンス素子の製造方法において、端子部では、Ｃｕ基材の表面に下地層を形成し、その表面に表面電極層をめっき工程で形成することが好ましい。

本発明のインダクタンス素子の製造方法において、コイルと端子部を抵抗溶接で溶接することが好ましい。

本発明によると、端子部の表面にＡｇを含む表面電極層を形成することで、熱による表面電極層の変質を防止でき、常に端子部の表面の半田の濡れ性を良好な状態にできる。しかも、他のインダクタンス素子や他の電子部品との実装間隔を狭めた場合であっても、電池効果などによるＡｇの表出を抑制でき、また、端子部とコイルとの溶接強度を高く維持することができる。

本発明の実施形態に係るインダクタンス素子の全体構成を一部透視して示す斜視図である。 図１に示すインダクタンス素子を実装基板上に実装した状態を示す部分正面図である。 図２の領域Ａの部分拡大縦断面図である。 図１に示す実施形態における端子電極プレートを示す斜視図である。 図４に示す端子電極プレートに表面電極層を形成する工程で用いる治具の構成を示す斜視図である。 図１に示すインダクタンス素子の製造工程を示す平面図である。

以下、本発明の実施形態に係るインダクタンス素子及びインダクタンス素子の製造方法について図面を参照しつつ詳しく説明する。

まず、図１〜図３を参照して、本実施形態のインダクタンス素子の構成について説明する。

図１は、本実施形態に係るインダクタンス素子１の全体構成を一部透視して示す斜視図である。図１では、インダクタンス素子１の下面（実装面）が上向きの姿勢で示されている。図２は、図１に示すインダクタンス素子１を実装基板１０上に実装した状態を示す部分正面図である。図３は、図２の領域Ａの部分拡大縦断面図である。

図１に示すインダクタンス素子１は、圧粉コア３と、圧粉コア３の内部に埋め込まれたコイルとしての空芯コイル２と、溶接によって空芯コイル２に電気的に接続される一対の端子部４とを備えて構成される。

空芯コイル２は、絶縁被膜された導線を螺旋状に巻回して形成されたものである。空芯コイル２は、巻回部２ａと巻回部２ａから引き出された引出端部２ｂ、２ｂとを有して構成される。空芯コイル２の巻き数は必要なインダクタンスに応じて適宜設定される。

圧粉コア３は、例えばＦｅ基非晶質合金の粉末が結着材（バインダ樹脂）によって固化されて成形されたものである。Ｆｅ基非晶質合金としては、例えば、主成分としてのＦｅと、Ｎｉ、Ｓｎ、Ｃｒ、Ｐ、Ｃ、Ｂ、Ｓｉ（ただし、Ｎｉ、Ｓｎ、Ｃｒ、Ｂ、Ｓｉの添加は任意）とを添加してなる軟磁性合金である。このようなＦｅ基非晶質合金を、例えば、アトマイズ法により粉末状に、あるいは液体急冷法により帯状（リボン状）に製造できる。

Ｆｅ基非晶質合金（Ｆｅ基非晶質合金）の好ましい組成は、組成式が、Ｆｅ_{１００−ａ−ｂ−ｃ−ｘ−ｙ−ｚ−ｔ}Ｎｉ_ａＳｎ_ｂＣｒ_ｃＰ_ｘＣ_ｙＢ_ｚＳｉ_ｔで示され、０ａｔ％≦ａ≦１０ａｔ％、０ａｔ％≦ｂ≦３ａｔ％、０ａｔ％≦ｃ≦６ａｔ％、３．０ａｔ％≦ｘ≦１０．８ａｔ％、２．２ａｔ％≦ｙ≦９．８ａｔ％、０ａｔ％≦ｚ≦４．２ａｔ％、０ａｔ％≦ｔ≦３．９ａｔ％である。

結着材としては、エポキシ樹脂、シリコーン樹脂、シリコーンゴム、フェノール樹脂、尿素樹脂、メラミン樹脂、ＰＶＡ（ポリビニルアルコール）、アクリル樹脂等の液状又は粉末状の樹脂あるいはゴムや、水ガラス（Ｎａ_２Ｏ−ＳｉＯ_２）、酸化物ガラス粉末（Ｎａ_２Ｏ−Ｂ_２Ｏ_３−ＳｉＯ_２、ＰｂＯ−Ｂ_２Ｏ_３−ＳｉＯ_２、ＰｂＯ−ＢａＯ−ＳｉＯ_２、Ｎａ_２Ｏ−Ｂ_２Ｏ_３−ＺｎＯ、ＣａＯ−ＢａＯ−ＳｉＯ_２、Ａｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２、Ｂ_２Ｏ_３−ＳｉＯ_２）、ゾルゲル法により生成するガラス状物質（ＳｉＯ_２、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２等を主成分とするもの）等を挙げることができる。

また潤滑剤として、ステアリン酸亜鉛、ステアリン酸アルミニウム等を添加してもよい。結着材の混合比は５質量％以下、潤滑剤の添加量は０．１質量％〜１質量％程度である。

図１に示すように、圧粉コア３において、実装基板に対する実装面３ａに、端子部４の一部を収納するための収納凹部３０が形成されている。収納凹部３０は、実装面３ａの両側に形成されており、圧粉コア３の側面３ｂ、３ｃに向けて解放されて形成されている。圧粉コア３の側面３ｂ、３ｃから突出する端子部４の一部が実装面３ａに向けて折り曲げられて、収納凹部３０の内部に収納される。

端子部４は、薄板状のＣｕ基材で形成されている。端子部４は圧粉コア３の内部に埋設されて空芯コイル２の引出端部２ｂ、２ｂに電気的に接続される接続端部４０と、圧粉コア３の外面に露出し、前記圧粉コア３の側面３ｂ、３ｃから実装面３ａにかけて順に折り曲げ形成される第１曲折部４２ａ及び第２曲折部４２ｂとを有して構成される。接続端部４０は、空芯コイル２に溶接される溶接部である。第１曲折部４２ａと第２曲折部４２ｂは、実装基板１０に対して半田接合される半田接合部である。半田接合部は、端子部４のうちの圧粉コア３から露出している部分であって、少なくとも圧粉コア３の外側に向けられる表面を意味している。

端子部４の接続端部４０と空芯コイル２の引出端部２ｂとは、抵抗溶接によって接合されている。

図２に示すように、インダクタンス素子１は、実装基板１０上に実装される。
実装基板１０の表面には外部回路と導通する導体パターンが形成され、この導体パターンの一部によって、インダクタンス素子１を実装するための一対のランド部１１が形成されている。

図２に示すように、インダクタンス素子１においては、実装面３ａが実装基板１０側に向けられて、圧粉コア３から外部に露出している第１曲折部４２ａと第２曲折部４２ｂが実装基板１０のランド部１１との間で半田層１２にて接合される。

ハンダ付け工程は、ランド部１１にペースト状の半田が印刷工程で塗布された後に、ランド部１１に第２の曲折部４１ａが対面するようにしてインダクタンス素子１が実装され、加熱工程で半田が溶融する。図２と図３に示すように、第２曲折部４２ｂは実装基板１０のランド部１１に対向し、第１曲折部４２ａはインダクタンス素子１の側面３ｂ、３ｃに露出しているため、フィレット状の半田層１２は、ランド部１１に固着するとともに、半田接合部である第２曲折部４２ｂと第１曲折部４２ａの双方の表面に十分に広がって固着される。

図３に示すように、端子部４の表面には、半田層１２との濡れ性を向上させるための表面電極層１７が形成されている。すなわち、端子部４を構成するＣｕ基材１５の表面に下地層１６が形成され、下地層１６の表面に表面電極層１７が形成されている。

下地層１６は、Ｎｉで形成される。表面電極層１７は、ＡｇあるいはＡｇの合金で形成される。Ａｇの合金としては、例えばＡｇ−Ｐｄを用いる。下地層１６と表面電極層１７は、別個のめっき工程によってそれぞれ、Ｃｕ基材１５の表裏両面に形成される。ここで行うめっき処理は、電解めっき、無電解めっきのどちらでもよい。

端子部４を形成するＣｕ基材１５の厚みは、２００μｍ程度である。またＣｕ基材１５のＣｕの材質は特に限定されるものでないが、銅損による空芯コイル２の効率低下を避けるため無酸素銅が好ましく適用される。

下地層１６の厚みは、１〜５μｍ程度であることが好適である。下地層１６は、表面電極層１７をめっきする際に適切に析出させ、また、Ｃｕ基材１５からの拡散等をできる限り抑制等するためのものである。

表面電極層１７は、めっき工程で形成され、接続端部４０（溶接部）の方が、第１曲折部４２ａと第２曲折部４２ｂ（半田接合部）よりも層厚が厚くなるように形成されている。別言すると、端子部４の圧粉コア３から露出している部分の表面電極層１７は、圧粉コア３の内部に位置する溶接部の表面電極層よりも層厚が薄く形成されている。

例えば、接続端部４０における表面電極層１７の層厚は２μｍ以上８μｍ以下であり、第１曲折部４２ａ及び第２曲折部４２ｂにおける表面電極層１７の層厚は０．２μｍ以上１．３μｍ以下である。ここで、接続端部４０における表面電極層１７の層厚は従来と同程度であって、第１曲折部４２ａ及び第２曲折部４２ｂにおける表面電極層１７の層厚は従来よりも薄くすることが好ましい。この構成によれば、第１曲折部４２ａ及び第２曲折部４２ｂにおけるＡｇの電池作用を抑えることができる。これによって、表面電極層１７のＡｇが表出するのを抑制でき、実装基板１０上で、接近して配置されている他のインダクタンス素子１や他の電子部品の端子部やランド部との短絡を防ぐことができる。

表面電極層１７がＡｇで形成される場合には、例えば有機キレート皮膜型の変色防止剤にて表面電極層１７の表面処理を行うことが好適である。

次に、図４〜図６を参照して、本実施形態のインダクタンス素子の製造方法について説明する。

図４は、端子電極プレート４５を示す斜視図である。図５は、図４に示す端子電極プレート４５に表面電極層をめっき形成する工程で用いる治具５０の構成を示す斜視図である。図６は、インダクタンス素子１の製造工程を示す平面図である。

図４に示す薄板状の端子電極プレート４５は、個々の端子部４として分離される前のいわゆるフープ材である。端子電極プレート４５は、幅方向Ｄ１の両端において長手方向Ｄ２に沿って延びるブリッジ部４６によって、複数組の端子部４が方向Ｄ２に沿って順に連結された構成である。この端子電極プレート４５には、めっき処理によりあらかじめ表裏両面にＮｉの下地層１６が形成されている。

表面電極層１７をめっき工程で形成する際に、図５に示す治具５０が使用される。端子電極プレート４５は、図５に示す治具５０内に、長手方向Ｌに向けて挿入されて保持される。この状態でめっき処理を行うことにより、端子電極プレート４５の表裏両面に表面電極層１７が形成される。

治具５０は、めっき液が適正量マスキング可能な材料で例えばＰＶＣ（ポリ塩化ビニル）で構成され、図５に示すように、内部には端子電極プレート４５を保持するための保持穴部５１が形成されている。保持穴部５１は、治具５０の長手方向Ｌに沿って、治具５０を貫通するように設けられている。治具５０の長手方向Ｌを直交する断面の形状は、長手方向Ｌに渡って同一であって、保持穴部５１の幅方向Ｗの中央部５２は、その両側の保持部５３、５３よりも高さ方向Ｈにおいて広い開口となっている。中央部５２の位置及び幅は、後の工程で端子電極プレート４５から取り出される端子部４において、圧粉コア３の内部に埋め込まれる範囲に対応する。また、中央部５２の幅は、少なくとも、後の工程で２の引出端部２ｂと溶接される接続端部４０を含む範囲である。

治具５０の中央部５２と保持部５３の高さは、めっき工程で端子部４の形成される表面電極層１７の層厚（めっき厚）が、接続端部４０（溶接部）の方が、第１曲折部４２ａと第２曲折部４２ｂ（半田接合部）よりも厚くなるように設定される。

端子電極プレート４５は、治具５０を用いためっき処理を行うことによって、一度のめっき工程で、中央部５２と保持部５３のＨ方向の高さにより表面電極層１７の層厚がそれぞれ規定され、接続端部４０の方が、第１曲折部４２ａと第２曲折部４２ｂよりも厚くなるように形成することが可能になる。図４と図６（ａ）では、端子電極プレート４５において、表面電極層１７のめっきの層厚を厚くする領域がＴｍで示されている。

治具５０を用いためっき処理の後、図６（ｂ）に示すように、端子電極プレート４５を、対となる端子部４に分離する。この切断工程では、端子部４に前記領域Ｔｍが残されるように、端子電極プレート４５の中央部を切断して除去する。

次に図６（ｃ）の工程では、空芯コイル２の引出端部２ｂ、２ｂと端子部４の接続端部４０とを抵抗溶接により接合する。接続端部４０は、本実施形態ようにＡｇを含む表面電極層１７が形成された接続端部４０とＣｕで形成された空芯コイル２の引出端部２ｂとを抵抗溶接する場合、その接合強度はＡｇを含む表面電極層の厚さに依存する傾向がある。本実施形態においては、Ａｇを含む表面電極層１７の層厚が厚いので、抵抗溶接による接合強度を高く維持することができる。

続いて図６（ｄ）の工程では、空芯コイル２の位置にて、上記したＦｅ基非晶質合金の粉末と結着材とを有してなる圧粉コア３をプレス成形し、空芯コイル２を圧粉コア３内に埋設する。このとき、接続端部４０は圧粉コア３の内部に埋め込まれ、第１曲折部４２ａ及び第２曲折部４２ｂは圧粉コア３から外部に露出する。

次に、圧粉コア３に対して応力歪の除去に必要な熱処理を施す。本実施形態では、前述した組成比のＦｅ基非晶質合金を使用することでガラス遷移温度（Ｔｇ）を低くでき、したがって圧粉コア３に対する最適熱処理温度を従来に比べて低くできる。ここで「最適熱処理温度」とは、Ｆｅ基非晶質合金に対して効果的に応力歪みを緩和でき、コアロスを最小限に小さくできる熱処理温度である。例えば、Ｎ２ガス、Ａｒガス等不活性ガス雰囲気において、昇温速度を４０℃／ｍｉｎとし、所定の熱処理温度に到達したらその熱処理温度に１時間保持し、そしてコアロスＷが最も小さくなるときの前記熱処理温度を最適熱処理温度と認定する。

続いて、図６（ｄ）の状態で端子部４、４をブリッジ部４６から切断した後、端子部４、４を図１に示すように折り曲げて、表面が半田接合面となった半田接合部である、第１曲折部４２ａと第２曲折部４２ｂを形成する。

その後、図２、図３に示すように、端子部４の第１曲折部４２ａ及び第２曲折部４２ｂと、実装基板１０のランド部１１との間をリフロー工程により半田接合する。Ｐｂフリー半田接合時の加熱温度は、２４５〜２６０℃程度である。

端子部４は、Ｃｕ基材１５の表面にＮｉからなる下地層１６を介して、Ａｇ又はＡｇの合金からなる表面電極層１７が形成された積層構造となっている。これにより、３５０℃〜４００℃程度の熱処理が施されても、表面電極層１７が変質してしまうことを抑制できる。ここで、Ｃｕの拡散はある程度生じているものと思われるが、表面電極層１７をＡｇ又はＡｇの合金で形成することで、表面電極層１７が変質するのを抑制することができ、したがって、端子部４の半田付け性を従来よりも効果的に向上させることが可能になる。

よって、図２、図３に示すように、インダクタンス素子１を実装基板１０上に半田接合するとき、Ａｇ又はＡｇの合金からなる表面電極層１７が最表面に露出した端子部４の半田濡れ性は良好であり、端子部４と実装基板１０のランド部１１間に適切にフィレット状の半田層１２を形成することができ、適切且つ安定した半田接合を行うことが可能である。

さらに、この構成によれば、第１曲折部４２ａ及び第２曲折部４２ｂにおけるＡｇの電池作用を抑えることができ、これによって、表面電極層１７のＡｇが表出するのを抑制でき、実装基板１０上で隣り合うインダクタンス素子１や他の電子部品との間で短絡が発生するのを防ぎやすくなる。

上記したように、表面電極層１７がＡｇで形成される場合、変色対策として、変色防止剤にて表面電極層１７の表面処理を行うことが好適である。あるいは、表面電極層１７をＡｇ−Ｐｄで形成することで変色を抑制することができる。

なお、圧粉コア３の成形に使用される非晶質合金は、上記した組成のものに限定されない。なおその場合でも、最適熱処理温度が３５０℃〜４００℃程度となるＦｅ基非晶質合金を用いることが好適である。

（半田濡れ性評価）
ＪＩＳ規格Ｃ００９９及びＪＩＳＣ６００６８−２−５４により、端子部の半田濡れ性を評価した。この評価では、端子部に形成した表面電極層の膜厚を変えたサンプルについて半田濡れ性を比較した。表１は、半田濡れ性評価の結果を示す表である。

（１）評価方法
評価方法：急加熱昇温法
半田：千住金属製Ｍ７０５（Ｓｎ９６．５％、Ａｇ３％、Ｃｕ０．５％）
測定温度：２４５°Ｃ
浸漬深さ：０．２ｍｍ
浸漬時間：５ｓ（秒）
浸漬速度：１０ｍｍ／ｓ
加速エージング条件：温度１２０°Ｃ、相対湿度８５％で８時間

（２）サンプル
基材：Ｃｕ（外形８．６８ｍｍ×３．２ｍｍ、厚さ０．２ｍｍ）
下地層：Ｎｉ（厚さ１．１〜１．３μｍ）
サンプル数：各１０個

実施例・比較例の層構成：
（実施例１）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ１．０〜１．３μｍ）、加速エージングなし
（実施例２）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ０．２〜０．３μｍ）、加速エージングなし
（実施例３）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ１．０〜１．３μｍ）、加速エージングあり
（実施例４）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ０．２〜０．３μｍ）、加速エージングあり
（比較例１）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ２．３〜２．６μｍ）、加速エージングなし
（比較例２）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ２．３〜２．６μｍ）、加速エージングあり

以上の構成の下地層と表面電極層を基材上にめっき処理によって順に形成し、ゼロクロス時間（秒）を測定した（表１）。

（３）評価結果

表１の実施例１、２と比較例１の比較、又は、実施例３、４と比較例２の比較から分かるように、表面電極層を薄くしてもゼロクロス時間に有意差は認められなかった。したがって、表面電極層を薄くしても半田濡れ性に問題がないことが分かった。

また、表１の実施例３、４と、実施例１、２及び比較例１とを比較して分かるように、加速エージングを行ってもゼロクロス時間に有意差は認められなかった。したがって、表面電極層を薄くしたサンプルの半田濡れ性は長時間経過後にも問題ないと考えられる。よって、半田濡れ性の観点から、半田接合部における表面電極層の層厚は０．２μｍ以上１．３μｍ以下であることが好ましいことが分かった。

（溶接強度評価）
表２は、溶接強度評価の結果を示す表である。
（１）評価方法：引張試験器（ＡＧＳ−５０ＮＪ（ＳＨＩＭＡＤＺＵ社製））を用いて行った。

（２）サンプル
コイル：帯状の導線の幅寸法を０．８７ｍｍ、厚さ寸法を０．２１ｍｍ、ターン数を７．５ターンのコイルを作製し、レーザーを照射して被覆を除去した。
端子部：Ｃｕ基材（外形４．０９ｍｍ×３．２ｍｍ、厚さ０．２ｍｍ）上に下地層としてＮｉを厚さ１〜３μｍ形成した。
コイルと端子部の溶接条件：電圧１．１５／１．６Ｖ、エア圧：０．４ＭＰａ

端子部の層構成：
（比較例１）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ１〜３μｍ）
（実施例１）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ２〜４μｍ）
（実施例２）Ｃｕ基材／下地層／表面電極層：Ａｇ（厚さ５〜８μｍ）

以上の構成のインダクタンス素子を用いて、上記引張試験器を用いて、溶接強度（単位Ｎ）を測定した（表２）。

（３）評価結果

表２から分かるように、比較例１は溶接強度にばらつきがあるため実用面で不十分であると判断した。これに対して実施例１、２では、溶接強度が常に１０Ｎ以上あり、かつ、測定値のばらつきが少ないため、十分な溶接強度が得られている。したがって、溶接強度の観点から、溶接部における表面電極層の層厚は２μｍ以上８μｍ以下であることが好ましいことが分かった。

上記実施例により、表面電極層の膜厚を全て２μｍ以上８μｍ以下とした場合、Ａｇの電池作用による表面電極層のＡｇの表出により、実装基板上で接近して配置される他のインダクタンス素子や他の電子部品の端子部やランド部との短絡が発生する可能性が大きくなる。一方で、半田接合部における表面電極層の膜厚を０．２μｍ以上１．３μｍ以下と薄くし、溶接部における表面電極層の膜厚は２μｍ以上８μｍ以下と厚くすることで、強い溶接強度を維持し、他のインダクタンス素子や他の電子部品との短絡の発生を防止できることが期待できることが分かる。

本発明について上記実施形態を参照しつつ説明したが、本発明は上記実施形態に限定されるものではなく、改良の目的または本発明の思想の範囲内において改良または変更が可能である。

以上のように、本発明に係るインダクタンス素子は、端子部の表面電極層にＡｇ又はＡｇの合金を用いた構成で実装基板上に近接配置しても、インダクタンス素子同士が短絡することを防止できる点で有用である。

１ インダクタンス素子
２ 空芯コイル（コイル）
３ 圧粉コア
４ 端子部
１０ 実装基板
１２ 半田層
１５ Ｃｕ基材
１６ 下地層
１７ 表面電極層
４０ 接続端部（溶接部）
４２ａ 第１曲折部（半田接合部）
４２ｂ 第１曲折部（半田接合部）
５０ 治具

Claims (8)

1. 圧粉コアと、前記圧粉コアの内部に埋め込まれたコイルと、溶接によって前記コイルに電気的に接続される端子部とを備えたインダクタンス素子であって、
   前記端子部は、Ｃｕ基材と、前記Ｃｕ基材の表面に形成された表面電極層とを有し、前記表面電極層が、Ａｇ又はＡｇの合金で形成されており、
   前記端子部は、前記コイルに溶接される溶接部と、実装基板に対して半田接合される半田接合部とを有し、
   前記表面電極層は、前記溶接部の方が前記半田接合部よりも層厚が厚く形成されており、前記半田接合部における前記表面電極層の層厚は０．２μｍ以上１．３μｍ以下であることを特徴とするインダクタンス素子。
2. 前記端子部は、前記圧粉コアに埋め込まれている部分と、前記圧粉コアから露出している部分を有し、前記溶接部は前記圧粉コアの内部に位置しており、前記端子部の圧粉コアから露出している部分の前記表面電極層は、前記溶接部の表面電極層よりも層厚が薄く形成されていることを特徴とする請求項１に記載のインダクタンス素子。
3. 前記溶接部における前記表面電極層の層厚は２μｍ以上８μｍ以下であることを特徴とする請求項１に記載のインダクタンス素子。
4. 前記溶接部は抵抗溶接部であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のインダクタンス素子。
5. 圧粉コアと、前記圧粉コアの内部に埋め込まれたコイルと、前記コイルに電気的に接続される端子部とを備え、前記端子部が、前記コイルに溶接される溶接部と、実装基板に対して半田接合される半田接合部とを有するインダクタンス素子の製造方法であって、
   前記端子部のＣｕ基材を所定の形状に形成し、前記端子部の表面に、前記溶接部の方が前記半田接合部よりも層厚が厚く、かつ前記半田接合部における層厚が０．２μｍ以上１．３μｍ以下となるように、Ａｇ又はＡｇの合金で表面電極層を形成する工程と、
   前記コイルを前記溶接部に溶接することによって前記端子部と前記コイルを電気的に接続する工程と、
   前記圧粉コアを成形して、前記圧粉コア内に前記端子部が接続された前記コイルを埋設する工程と、
   を有することを特徴とするインダクタンス素子の製造方法。
6. 前記圧粉コアを成形した後に、前記圧粉コアに対して熱処理を施す工程を有することを特徴とする請求項５に記載のインダクタンス素子の製造方法。
7. 前記端子部では、前記Ｃｕ基材の表面に下地層を形成し、その表面に表面電極層をめっき工程で形成することを特徴とする請求項５または請求項６に記載のインダクタンス素子の製造方法。
8. 前記コイルと前記端子部を抵抗溶接で溶接する請求項５ないし請求項７のいずれか１項に記載のインダクタンス素子の製造方法。

Images