JP6201718B2

JP6201718B2 - インダクタ、ｍｍｉｃ

Info

Publication number: JP6201718B2
Application number: JP2013260583A
Authority: JP
Inventors: 良洋塚原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-12-17
Filing date: 2013-12-17
Publication date: 2017-09-27
Anticipated expiration: 2033-12-17
Also published as: DE102014225049A1; DE102014225049B4; KR20150070947A; US20150170827A1; CN104715903B; US9565764B2; CN104715903A; KR101633316B1; JP2015119007A

Description

本発明は、例えば、高周波無線機器又は高周波レーダ機器等で使用される高周波デバイスに用いられるインダクタとＭＭＩＣ(Monolithic Microwave Integrated Circuit)に関する。

特許文献１には３層の巻線が重ねられたスパイラル状のインダクタが開示されている。第１層の巻線、第２層の巻線、及び第３層の巻線はそれぞれ渦巻き状に形成されている。第３層の巻線の中央部とインダクタの外部を接続するために、第３層の巻線にはエアーブリッジが形成されている。

特開２０００−２６９４１８号公報国際公開第２００８／０１６０８９号特開２００３−７８０１７号公報

３つの層に巻線を形成してそれらでインダクタを形成することがある。そのインダクタの最下層の巻線には入力端子が接続され、最上層の巻線には出力端子が接続される。３つの層の巻線を渦巻状に形成すると、信号は、最下層の巻線の外側の部分から内側の部分に流れ、その後中間層の巻線の内側の部分から外側の部分に流れ、最後に最上層の巻線の外側の部分から内側の部分に流れる。そのため、最上層の巻線と出力端子を接続するためには、特許文献１に開示のエアーブリッジのような、複雑な構成が必要となる問題があった。３つの層に巻線を形成した場合に限らず、３層以上の奇数層（例えば５つの層）に巻線を形成したインダクタについても同様の問題があった。

本発明は上述のような課題を解決するためになされたもので、簡単な構成で端子との接続が可能な、３層以上の奇数層に巻線を形成したインダクタと、そのインダクタを用いたＭＭＩＣを提供することを目的とする。

本願の発明に係るインダクタは、第１巻線と、該第１巻線の内側の部分を経由せずに、該第１巻線の最外周部分と電気的に接続された入力端子と、該第１巻線の上に該第１巻線を覆うように形成された第１絶縁膜と、該第１絶縁膜の上に形成された第２巻線と、該第２巻線の上に該第２巻線を覆うように形成された第２絶縁膜と、該第２絶縁膜の上に形成された、渦巻状の第３巻線と、該第１巻線と該第２巻線の外側の部分ほど先に信号が伝送し、かつすべての信号が該第１巻線と該第２巻線を伝送するように、該第１巻線と該第２巻線を複数箇所で接続する複数の接続導体と、該第１巻線の中央部分又は該第２巻線の中央部分と、該第３巻線の中央部分を接続する中央部接続導体と、該第３巻線の内側の部分を経由せずに、該第３巻線の最外周部分と電気的に接続された出力端子と、を備えたことを特徴とする。

本願の発明に係る他のインダクタは、渦巻き状の第１巻線と、該第１巻線の内側の部分を経由せずに、該第１巻線の最外周部分と電気的に接続された入力端子と、該第１巻線の上に該第１巻線を覆うように形成された第１絶縁膜と、該第１絶縁膜の上に形成された第２巻線と、該第２巻線の上に該第２巻線を覆うように形成された第２絶縁膜と、該第２絶縁膜の上に形成された第３巻線と、該第１巻線の中央部分と、該第２巻線の中央部分又は該第３巻線の中央部分を接続する中央部接続導体と、該第２巻線と該第３巻線の内側の部分ほど先に信号が伝送し、かつすべての信号が該第２巻線と該第３巻線を伝送するように、該第２巻線と該第３巻線を複数箇所で接続する複数の接続導体と、該第３巻線の内側の部分を経由せずに、該第３巻線の最外周部分と電気的に接続された出力端子と、を備えたことを特徴とする。

本願の発明に係るＭＭＩＣは、基板と、該基板に形成されたトランジスタと、該基板に形成された抵抗素子と、該基板に形成されたキャパシタと、該基板に形成された、第１巻線と、該第１巻線の内側の部分を経由せずに該第１巻線の最外周部分と電気的に接続された入力端子と、該第１巻線の上に該第１巻線を覆うように形成された第１絶縁膜と、該第１絶縁膜の上に形成された第２巻線と、該第２巻線の上に該第２巻線を覆うように形成された第２絶縁膜と、該第２絶縁膜の上に形成された、渦巻状の第３巻線と、該第１巻線と該第２巻線の外側の部分ほど先に信号が伝送し、かつすべての信号が該第１巻線と該第２巻線を伝送するように、該第１巻線と該第２巻線を複数箇所で接続する複数の接続導体と、該第１巻線の中央部分又は該第２巻線の中央部分と、該第３巻線の中央部分を接続する中央部接続導体と、該第３巻線の内側の部分を経由せずに該第３巻線の最外周部分と電気的に接続された出力端子と、を有するインダクタと、を備えたことを特徴とする。

本願の発明に係る他のＭＭＩＣは、基板と、該基板に形成されたトランジスタと、該基板に形成された抵抗素子と、該基板に形成されたキャパシタと、該基板に形成された、渦巻き状の第１巻線と、該第１巻線の内側の部分を経由せずに該第１巻線の最外周部分と電気的に接続された入力端子と、該第１巻線の上に該第１巻線を覆うように形成された第１絶縁膜と、該第１絶縁膜の上に形成された第２巻線と、該第２巻線の上に該第２巻線を覆うように形成された第２絶縁膜と、該第２絶縁膜の上に形成された第３巻線と、該第１巻線の中央部分と、該第２巻線の中央部分又は該第３巻線の中央部分を接続する中央部接続導体と、該第２巻線と該第３巻線の内側の部分ほど先に信号が伝送し、かつすべての信号が該第２巻線と該第３巻線を伝送するように、該第２巻線と該第３巻線を複数箇所で接続する複数の接続導体と、該第３巻線の内側の部分を経由せずに該第３巻線の最外周部分と電気的に接続された出力端子と、を有するインダクタと、を備えたことを特徴とする。

本発明によれば、最上層の巻線の内側の部分に信号を入力できるように、最上層の下の層の巻線の接続を調整するので、簡単な構成で端子との接続が可能なインダクタと、そのインダクタを用いたＭＭＩＣを提供できる。

実施の形態１に係るインダクタの斜視図である。図１のＩＩ−ＩＩ破線における断面図である。周波数特性を示す図である。実施の形態２に係るインダクタの第１巻線の平面図である。実施の形態２に係るインダクタの第２巻線の平面図である。実施の形態２に係るインダクタの第３巻線の平面図である。第１〜第３巻線を重ねて表示した平面図である。図７のＶＩＩＩ−ＶＩＩＩ破線における断面図である。実施の形態２に係るインダクタの平面図である。実施の形態３に係るインダクタの斜視図である。実施の形態４に係るインダクタの斜視図である。実施の形態５に係るインダクタの斜視図である。実施の形態６に係るインダクタの断面図である。周波数特性を示す図である。実施の形態７に係るインダクタの断面図である。周波数特性を示す図である。

本発明の実施の形態に係るインダクタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係るインダクタ１０の斜視図である。インダクタ１０は入力端子１２から出力端子１４へ信号を伝送するスパイラルインダクタを構成している。

インダクタ１０は同心円状の第１巻線１６を備えている。第１巻線１６は配線１６ａ、１６ｂを備えている。第１巻線１６の最外周部分と入力端子１２は電気的に接続されている。第１巻線１６の上層には渦巻状の第２巻線１８が形成されている。第２巻線１８は配線１８ａ、１８ｂを備えている。第２巻線１８の上層には渦巻状の第３巻線２０が形成されている。第３巻線２０は配線２０ａ、２０ｂを備えている。第３巻線２０の最外周部分と出力端子１４は電気的に接続されている。

第１巻線１６と第２巻線１８の接続について説明する。第１巻線１６と第２巻線１８は、第１巻線１６と第２巻線１８の外側の部分ほど先に信号が伝送するように接続されている。具体的には、接続導体２２により、第１巻線１６の外側の部分である配線１６ｂと第２巻線１８の外側の部分である配線１８ｂが接続されている。そして、接続導体２４により、第１巻線１６の内側の部分である配線１６ａと第２巻線１８の内側の部分である配線１８ａが接続されている。

第３巻線２０と第１巻線１６の接続について説明する。第１巻線１６の中央部分（配線１６ａ）と第３巻線２０の中央部分（配線２０ａ）は中央部接続導体２６により接続されている。

インダクタ１０の信号の流れを説明する。入力端子１２から入力した信号は、まず配線１６ｂを伝送し接続導体２２を経由して配線１８ｂを伝送する。つまり、第１巻線１６と第２巻線１８の外側の部分を伝送する。次に、配線１８ａを伝送し接続導体２４を経由して配線１６ａを伝送する。つまり、第１巻線１６と第２巻線１８の内側の部分を伝送する。その後信号は、中央部接続導体２６を経由して第３巻線２０の内側の部分から外側の部分へ伝送し、出力端子１４に出力される。

図２は、図１のＩＩ−ＩＩ破線における断面図である。図２は、第１〜第３巻線の相対位置、第１巻線１６と第２巻線１８の間の構成、及び第２巻線１８と第３巻線２０の間の構成を示す図である。第１巻線１６は半導体基板３０の上に形成されている。半導体基板３０の材料は、特に限定されないが、例えばＧａＡｓ、Ｓｉ、ＳｉＧｅ、ＳｉＣ、又はＧａＮである。第１巻線１６の上には第１巻線１６を覆うように第１絶縁膜３２が形成されている。第１絶縁膜３２は、第１巻線１６に耐湿性を付与するための絶縁膜３２ａと、誘電体膜３２ｂを備えている。絶縁膜３２ａは例えばＳｉＮで形成する。誘電体膜３２ｂは例えばポリイミドで形成する。

第１絶縁膜３２の上には第２巻線１８が形成されている。第２巻線１８の上には第２巻線１８を覆うように第２絶縁膜３４が形成されている。第２絶縁膜３４は、第２巻線１８に耐湿性を付与するための絶縁膜３４ａと、誘電体膜３４ｂを備えている。絶縁膜３４ａは例えばＳｉＮで形成する。誘電体膜３４ｂは例えばポリイミドで形成する。

第２絶縁膜３４の上に第３巻線２０が形成されている。図２から分かるように、第２巻線１８は第１巻線１６の直上を避けて形成されている。また、第３巻線２０は第１巻線１６の直上に形成されている。なお、前述の接続導体２２、２４は第１絶縁膜３２を開口したコンタクトホールに形成され、中央部接続導体２６は第１絶縁膜３２と第２絶縁膜３４を開口したコンタクトホールに形成される。

本発明の実施の形態１に係るインダクタ１０によれば、第１巻線１６と第２巻線１８は、接続導体２２、２４により、第１巻線１６と第２巻線１８の外側の部分ほど先に信号が伝送するように接続されている。そのため、第１巻線１６の中央部分（配線１６ａ）と第３巻線２０の中央部分（配線２０ａ）を中央部接続導体２６で接続して第３巻線２０の内側の部分から外側の部分に信号を伝送することができる。これにより、第１巻線１６の最外周部分に入力端子１２を接続し第３巻線２０の最外周部分に出力端子１４を接続することができる。つまり、エアーブリッジなどの複雑な構成を必要としない簡単な構成でインダクタ１０と端子を接続できる。

第２巻線１８は第１巻線１６の直上を避けて形成され、第３巻線２０は第１巻線１６の直上に形成されている。つまり、第１巻線１６と第２巻線１８が平面視で重ならず、第２巻線１８と第３巻線２０が平面視で重ならない。これにより、第１巻線１６と第２巻線１８間、及び第２巻線１８と第３巻線２０間の結合容量の増加を防ぐことができる。

ここで、２つの層に巻線を形成した、インダクタ１０と同じ巻数を有するインダクタを比較例とする。図３は、インダクタ１０と比較例のインダクタの周波数特性を示す図である。インダクタ１０と比較例のインダクタのカットオフ周波数はほぼ等しい。よって、新規な構造を有するインダクタ１０は、２つの層に巻線を形成した従来構造の比較例のインダクタとほぼ同等の周波数特性を有している。

本発明の実施の形態１では、第１巻線１６の中央部分と第３巻線２０の中央部分を中央部接続導体２６で接続したが、第２巻線１８の中央部分と第３巻線２０の中央部分を中央部接続導体で接続してもよい。

第１巻線１６と第２巻線１８を接続する接続導体の数は２つに限定されない。第１巻線１６と第２巻線１８の外側の部分ほど先に信号が伝送するように第１巻線１６と第２巻線１８を複数箇所で接続する複数の接続導体を備える限り、接続導体の数は特に限定されない。

本発明の実施の形態１では、第１巻線１６を同心円状に形成し、第２巻線１８を渦巻状に形成した。しかし、第１巻線１６と第２巻線１８の外側の部分ほど先に信号が伝送すれば、第１巻線と第２巻線を同心円状に形成するか渦巻状に形成するかは特に限定されない。

ＭＭＩＣとは、トランジスタ、抵抗素子、インダクタ、及びキャパシタを同一基板に形成したものである。抵抗素子、インダクタ、及びキャパシタなどの受動素子で整合回路を形成することが多い。このようなＭＭＩＣにおいては、大面積を占めるスパイラルインダクタがＭＭＩＣの小型化を阻害していたが、本発明の実施の形態１に係るインダクタ１０を採用することでＭＭＩＣを小型化できる。そのため、インダクタ１０はＭＭＩＣに搭載することが好ましい。なお、これらの変形は以下の実施の形態に係るインダクタ及びＭＭＩＣにも応用できる。

実施の形態２．
本発明の実施の形態２に係るインダクタは、第１巻線と第２巻線の外側の部分ほど先に信号が伝送する点は実施の形態１のインダクタ１０と同様であるが、インダクタ１０よりも各巻線の巻数を増加させたものである。図４は、本発明の実施の形態２に係るインダクタの第１巻線５０の平面図である。同心円状に形成された第１巻線５０は、最外周部分としての配線５１を備えている。配線５１の一端は入力端子１２に接続され、他端は接続部５１ａである。

配線５１の内側には、一端が接続部５２ａで他端が接続部５２ｂである配線５２が形成されている。配線５２の内側には、一端が接続部５３ａで他端が接続部５３ｂである配線５３が形成されている。配線５３の内側には、一端が接続部５４ａで他端が接続部５４ｂである配線５４が形成されている。配線５４の内側には、一端が接続部５５ａで他端が接続部５５ｂである配線５５が形成されている。

図５は、本発明の実施の形態２に係るインダクタの第２巻線６０の平面図である。同心円状に形成された第２巻線６０は、最外周部分として配線６１を備えている。配線６１の一端は接続部６１ａであり、他端は接続部６１ｂである。配線６１の内側には、一端が接続部６２ａで他端が接続部６２ｂである配線６２が形成されている。配線６２の内側には、一端が接続部６３ａで他端が接続部６３ｂである配線６３が形成されている。配線６３の内側には、一端が接続部６４ａで他端が接続部６４ｂである配線６４が形成されている。

図６は、本発明の実施の形態２に係るインダクタの第３巻線７０の平面図である。渦巻き状に形成された第３巻線７０は、一端が第３巻線７０の中央部に形成された接続部７２ａであり、他端（最外周部分）が出力端子１４に接続された配線７２を備えている。

第１巻線５０と第２巻線６０は、第１巻線５０と第２巻線６０の外側の部分ほど先に信号が伝送するように接続されている。つまり、第１巻線５０の接続部５１ａ、５２ａ、５２ｂ、５３ａ、５３ｂ、５４ａ、５４ｂ、５５ａは、それぞれ接続導体により、第２巻線の６１ａ、６１ｂ、６２ａ、６２ｂ、６３ａ、６３ｂ、６４ａ、６４ｂに接続されている。そして、第１巻線５０の中央部分（接続部５５ｂ）は、接続部６５を介して第３巻線７０の中央部分（接続部７２ａ）に中央部接続導体で接続されている。

実施の形態２に係るインダクタの信号の流れについて説明する。入力端子１２から入力した信号は、まず配線５１を伝送し、接続部５１ａと接続部６１ａを経由して配線６１を伝送する。その後、信号は、接続部６１ｂと接続部５２ａを経由して配線５２を伝送する。その後、信号は、接続部５２ｂと接続部６２ａを経由して配線６２を伝送する。その後、信号は、接続部６２ｂと接続部５３ａを経由して配線５３を伝送する。その後、信号は、接続部５３ｂと接続部６３ａを経由して配線６３を伝送する。その後、信号は、接続部６３ｂと接続部５４ａを経由して配線５４を伝送する。その後、信号は、接続部５４ｂと接続部６４ａを経由して配線６４を伝送する。その後、信号は、接続部６４ｂと接続部５５ａを経由して配線５５を伝送し、接続部５５ｂに至る。

その後、信号は、接続部５５ｂから中央部接続導体により接続部６５を経由して第３巻線７０の中央部に（接続部７２ａ）に至る。最後に、信号は、第３巻線７０の内側の部分から外側の部分に伝送し、出力端子１４に達する。

図７は、第１〜第３巻線５０、６０、７０を重ねて表示したインダクタ９０の平面図である。図８は、図７のＶＩＩＩ−ＶＩＩＩ破線における断面図である。図８に示すとおり、第２巻線６０の配線６１、６２、６３、６４は第１巻線５０の配線５１、５２、５３、５４、５６の直上を避けて形成され、第３巻線７０の配線７２は配線５１、５２、５３、５４、５５の直上に形成されている。

図９は、実施の形態２に係るインダクタ９０の平面図である。破線は、２つの層に巻線を形成した、インダクタ９０と同じ巻数のインダクタの外形を示す。高いインダクタンスを必要とする場合にはインダクタの巻数を増加させる必要があるのでインダクタの面積が増加しやすい。従来は簡単な構成で３つの層に巻線を形成したインダクタを作成するのが困難であったので、巻数を増加させる場合は、２つの層に巻線を形成せざるを得なかった。そのため、図９の破線に示すようにインダクタが大型化していた。

しかしながら、本発明の実施の形態２に係るインダクタ９０は、第１巻線と第２巻線の外側の部分ほど先に信号が伝送する構成をとることで、簡単な構成で端子との接続が可能な３層構造のインダクタとなっている。従って、図９に示すとおり、小型なインダクタ９０を提供することができる。

実施の形態３．
図１０は、本発明の実施の形態３に係るインダクタ１００の斜視図である。インダクタ１００は、実施の形態１のインダクタ１０に追加構造１０２を付加したインダクタである。第１巻線１６の下層に、第１追加巻線１０４と第２追加巻線１０６が形成されている。

第１追加巻線１０４は、最外周部分で入力端子１２と接続された渦巻き状の形状を有している。第１追加巻線１０４の上に渦巻き状の形状で第２追加巻線１０６が形成されている。第１追加巻線１０４と第２追加巻線１０６の間には絶縁体が形成されている。第１追加巻線１０４の中央部分と第２追加巻線１０６の中央部分は追加中央部接続導体１０８で接続されている。そして、第１巻線１６の最外周部分と第２追加巻線１０６の最外周部分は追加接続導体１１０で電気的に接続されている。

インダクタ１００は、２層構造の追加構造１０２と、３層構造のインダクタ１０を含むことで、全体としては５層構造となっている。追加接続導体１１０の一部が点線で表されているのは、この部分に任意の数の追加構造１０２を追加し得ることを示している。例えばＮ個の追加構造１０２を形成した場合は、インダクタ全体としては、巻線が形成された層を３＋２Ｎ層有することになる。

なお、この点線部分には、追加構造１０２だけでなく、巻数が１のリング状の巻線を挿入することもできる。例えば１個のリング状の巻線と１個の追加構造１０２を形成した場合は、インダクタ全体としては、巻線が形成された層を６層有することになる。しかしながら、巻線が形成された層の総数が偶数であれば全ての巻線を渦巻状に形成することができるので、本発明の構造を採用する実益に乏しい。そのため、本発明は、巻線が形成された層の総数が、３層以上の奇数層（例えば５層、７層など）であるインダクタに適用することが好ましい。

インダクタ１００は、追加構造１０２の分だけインダクタ１０よりもインダクタンスが大きくなっている。しかし、インダクタ１００とインダクタ１０の占有面積は等しい。従って、インダクタ１００は大きいインダクタンスを小面積で実現する要求のあるＭＭＩＣ用途に好適である。しかも、追加構造１０２の数を増減させることで任意のインダクタンスを設定することが可能である。

実施の形態４．
図１１は、本発明の実施の形態４に係るインダクタ１５０の斜視図である。インダクタ１５０は渦巻き状の第１巻線１５２を備えている。第１巻線１５２の最外周部分が入力端子１２と電気的に接続されている。第１巻線１５２は配線１５２ａ、１５２ｂを備えている。

第１巻線１５２の上には同心円状の第２巻線１５４が形成されている。第２巻線１５４は配線１５４ａ、１５４ｂを備えている。第２巻線１５４の上には同心円状の第３巻線１５６が形成されている。第３巻線１５６は配線１５６ａ、１５６ｂを備えている。第３巻線１５６の最外周部分は出力端子１４と電気的に接続されている。

実施の形態１と同様に、第１巻線１５２の上に第１巻線１５２を覆うように第１絶縁膜が形成され、第２巻線１５４の上に第２巻線１５４を覆うように第２絶縁膜が形成される。従って、第１絶縁膜の上に第２巻線１５４が形成され、第２絶縁膜の上に第３巻線１５６が形成されている。

第１巻線１５２の中央部分（配線１５２ａ）と第２巻線１５４の中央部分（配線１５４ａ）は中央部接続導体１６０で接続されている。第２巻線１５４と第３巻線１５６は、複数の接続導体１６２、１６４、１６６で、第２巻線１５４と第３巻線１５６の内側の部分ほど先に信号が伝送するように接続されている。つまり、接続導体１６２により、第２巻線１５４の内側の部分である配線１５４ａと、第３巻線１５６の内側の部分である配線１５６ａが接続されている。接続導体１６４により、配線１５６ａと第２巻線１５４の外側の部分である配線１５４ｂが接続されている。接続導体１６６により、配線１５４ｂと第３巻線１５６の外側の部分である配線１５６ｂが接続されている。

入力端子１２から入力した信号は、まず第１巻線１５２を伝送する。その後、信号は、中央部接続導体１６０を経由して配線１５４ａを伝送し、接続導体１６２を経由して配線１５６ａを伝送する。つまり、第２巻線１５４と第３巻線１５６の内側の部分に信号が伝送する。その後、信号は、接続導体１６４を経由して配線１５４ｂを伝送し、接続導体１６６を経由して配線１５６ｂを伝送し、出力端子１４に出力される。つまり、第２巻線１５４と第３巻線１５６の外側の部分に信号が伝送する。

第２巻線１５４と第３巻線１５６は、複数の接続導体１６２、１６４、１６６で、第２巻線１５４と第３巻線１５６の内側の部分ほど先に信号が伝送するように接続されている。これにより、第３巻線１５６の内側の部分から外側の部分に信号を伝送することができる。従って、インダクタ１５０は、第１巻線１５２の最外周部分に入力端子１２を接続し第３巻線１５６の最外周部分に出力端子１４を接続することができるので、エアーブリッジなどの複雑な構成を必要としない非常に簡単な構成である。

インダクタ１５０の複数の接続導体の数又は配置を変更することで、容易にインダクタンスを変更できる。例えば、第１巻線１５２を共通仕様として形成しておき、インダクタンスが異なる製品ごとに複数の接続導体を作り分けることができる。

中央部接続導体１６０は、第１巻線１５２の中央部分と第２巻線１５４の中央部分を接続するのではなく、第１巻線１５２の中央部分と第３巻線１５６の中央部分（配線１５６ａ）を接続してもよい。第２巻線１５４と第３巻線１５６を複数箇所で接続する複数の接続導体１６２、１６４、１６６は、第２巻線１５４と第３巻線１５６の内側の部分ほど先に信号が伝送するものであれば、他の構成でもよい。

本発明の実施の形態４では、第２巻線１５４と第３巻線１５６を同心円状に形成したが、第２巻線１５４と第３巻線１５６の内側の部分ほど先に信号が伝送すれば、第２巻線１５４と第３巻線１５６を同心円状に形成するか渦巻状に形成するかは特に限定されない。

実施の形態５．
図１２は、本発明の実施の形態５に係るインダクタ２００の斜視図である。インダクタ２００は、実施の形態４のインダクタ１５０に実施の形態３の追加構造１０２を付加したインダクタである。インダクタ２００は、追加構造１０２の分だけインダクタ１５０よりもインダクタンスが大きくなっている。しかし、インダクタ１５０とインダクタ２００の占有面積は等しい。従って、インダクタ２００は大きいインダクタンスを小面積で実現する要求のあるＭＭＩＣ用途に好適である。しかも、追加構造１０２の数を増減させることで任意のインダクタンスを設定することが可能である。

実施の形態６．
本発明の実施の形態６に係るインダクタは、実施の形態２に係るインダクタ９０の第２巻線の位置を変更したインダクタに関する。図１３は、本発明の実施の形態６に係るインダクタ２５０の断面図である。配線６１Ａは、配線５１の直上かつ配線７２の直下にある。配線６２Ａは、配線５２の直上かつ配線７２の直下にある。つまり、第２巻線の一部（配線６１Ａ、６２Ａ）が第１巻線の直上かつ第３巻線の直下にある。なお、第２巻線の一部（配線６１Ａ、６２Ａ）は、第１巻線と平行に伸びる部分である。従って、配線６１Ａ、６２Ａと、配線５１、５２は単に交差するのではなく、一定の距離だけ平行に伸びる。

インダクタ２５０は上記のとおり構成されているので、実施の形態２のインダクタ９０に比べると、配線間距離が近い部分を有する。よって、巻線間の結合容量を増加させることができる。図１４は、実施の形態６のインダクタ２５０と実施の形態２のインダクタ９０の周波数特性を示す図である。インダクタ２５０のカットオフ周波数は、インダクタ９０のカットオフ周波数に比べて低周波数側へシフトしている。

インダクタ２５０のように、第２巻線の一部を他の第２巻線の部分に比べて、第１巻線及び第３巻線に近づけることで、インダクタ２５０の周波数特性を変えることができる。例えば、インダクタ２５０を増幅器等の整合回路又はフィルタ回路としてＭＭＩＣ上に搭載した場合を考える。この場合、トランジスタの製造ばらつきにより特性変動が生じ得るが、この特性変動が起こらないように配線間距離を修正することが可能である。配線間距離の修正は、インダクタの巻数を変えるよりも容易にできる。

インダクタ２５０では、配線間距離を近くする配線として配線６１Ａ、６２Ａを採用したが、別の配線を用いて配線間距離の近い部分を設けても良い。なお、第２巻線の配線を第１巻線の直上かつ第３巻線の直下に設けると、第１巻線に対する結合容量と第３巻線に対する結合容量を同時にシフトすることができるので効率的である。

実施の形態７．
本発明の実施の形態７に係るインダクタは、実施の形態２に係るインダクタ９０の第２巻線と第３巻線の位置を変更したインダクタンスに関する。図１５は、本発明の実施の形態７に係るインダクタ３００の断面図である。配線６１Ｂは、絶縁膜３２ａだけを介して配線５１に接している。配線６１Ｂは、誘電体膜３２ｂの一部を開口し当該開口を埋めることで形成されている。配線６２Ａ、６３、６４は、絶縁膜３２ａと誘電体膜３２ｂを介して第１巻線と接している。従って、第１巻線と第２巻線の垂直距離（最短距離）は場所によって異なる。

第３巻線の配線７２Ａは、絶縁膜３４ａだけを介して配線６２Ａに接している。配線７２Ａは、誘電体膜３４ｂの一部を開口し当該開口を埋めることで形成されている。配線７２の配線７２Ａ以外の部分は、絶縁膜３４ａと誘電体膜３４ｂを介して第２巻線と接している。従って、第２巻線と第３巻線の垂直距離（最短距離）は場所によって異なる。

このように、配線６１Ｂと配線５１が絶縁膜３２ａだけを介して接しているので、第１巻線と第２巻線の結合容量を増加させることができる。また、配線７２Ａと配線６２Ａが絶縁膜３４ａだけを介して接しているので、第２巻線と第３巻線の結合容量を増加させることができる。図１６は、実施の形態７に係るインダクタ３００と、実施の形態６のインダクタ２５０と、実施の形態２のインダクタ９０の周波数特性を示す図である。インダクタ３００によれば、インダクタ２５０及びインダクタ９０よりもカットオフ周波数を低周波数側へシフトすることができる。

なお、実現したい周波数特性によっては、配線６１Ｂと配線７２Ａのいずれか一方を採用してもよい。ここまでで説明した各実施の形態に係るインダクタとＭＭＩＣの特徴は、適宜に組み合わせてもよい。

１０インダクタ、１２入力端子、１４出力端子、１６第１巻線、１６ａ,１６ｂ配線、１８第２巻線、１８ａ,１８ｂ配線、２０第３巻線、２０ａ,２０ｂ配線、２２,２４接続導体、２６中央部接続導体、３０半導体基板、３２第１絶縁膜、３４第２絶縁膜

Claims

第１巻線と、
前記第１巻線の内側の部分を経由せずに、前記第１巻線の最外周部分と電気的に接続された入力端子と、
前記第１巻線の上に前記第１巻線を覆うように形成された第１絶縁膜と、
前記第１絶縁膜の上に形成された第２巻線と、
前記第２巻線の上に前記第２巻線を覆うように形成された第２絶縁膜と、
前記第２絶縁膜の上に形成された、渦巻状の第３巻線と、
前記第１巻線と前記第２巻線の外側の部分ほど先に信号が伝送し、かつすべての信号が前記第１巻線と前記第２巻線を伝送するように、前記第１巻線と前記第２巻線を複数箇所で接続する複数の接続導体と、
前記第１巻線の中央部分又は前記第２巻線の中央部分と、前記第３巻線の中央部分を接続する中央部接続導体と、
前記第３巻線の内側の部分を経由せずに、前記第３巻線の最外周部分と電気的に接続された出力端子と、を備えたことを特徴とするインダクタ。
渦巻き状の第１巻線と、
前記第１巻線の内側の部分を経由せずに、前記第１巻線の最外周部分と電気的に接続された入力端子と、
前記第１巻線の上に前記第１巻線を覆うように形成された第１絶縁膜と、
前記第１絶縁膜の上に形成された第２巻線と、
前記第２巻線の上に前記第２巻線を覆うように形成された第２絶縁膜と、
前記第２絶縁膜の上に形成された第３巻線と、
前記第１巻線の中央部分と、前記第２巻線の中央部分又は前記第３巻線の中央部分を接続する中央部接続導体と、
前記第２巻線と前記第３巻線の内側の部分ほど先に信号が伝送し、かつすべての信号が前記第２巻線と前記第３巻線を伝送するように、前記第２巻線と前記第３巻線を複数箇所で接続する複数の接続導体と、
前記第３巻線の内側の部分を経由せずに、前記第３巻線の最外周部分と電気的に接続された出力端子と、を備えたことを特徴とするインダクタ。
前記第１巻線の下層に、
最外周部分で前記入力端子と接続された、渦巻き状の第１追加巻線と、
前記第１追加巻線の上に形成された、渦巻き状の第２追加巻線と、
前記第１追加巻線の中央部分と前記第２追加巻線の中央部分を接続する追加中央部接続導体と、
前記第１巻線の最外周部分と前記第２追加巻線の最外周部分を接続する追加接続導体と、を備えたことを特徴とする請求項１又は２に記載のインダクタ。
前記第２巻線は前記第１巻線の直上を避けて形成され、前記第３巻線は前記第１巻線の直上に形成されたことを特徴とする請求項１〜３のいずれか１項に記載のインダクタ。
前記第２巻線の一部は、前記第１巻線の直上かつ前記第３巻線の直下にあり、前記第２巻線の一部は前記第１巻線と平行に伸びることを特徴とする請求項１〜３のいずれか１項に記載のインダクタ。
前記第１巻線と前記第２巻線の垂直距離は場所によって異なることを特徴とする請求項１〜５のいずれか１項に記載のインダクタ。
前記第２巻線と前記第３巻線の垂直距離は場所によって異なることを特徴とする請求項１〜５のいずれか１項に記載のインダクタ。
基板と、
前記基板に形成されたトランジスタと、
前記基板に形成された抵抗素子と、
前記基板に形成されたキャパシタと、
前記基板に形成された、第１巻線と、前記第１巻線の内側の部分を経由せずに前記第１巻線の最外周部分と電気的に接続された入力端子と、前記第１巻線の上に前記第１巻線を覆うように形成された第１絶縁膜と、前記第１絶縁膜の上に形成された第２巻線と、前記第２巻線の上に前記第２巻線を覆うように形成された第２絶縁膜と、前記第２絶縁膜の上に形成された、渦巻状の第３巻線と、前記第１巻線と前記第２巻線の外側の部分ほど先に信号が伝送し、かつすべての信号が前記第１巻線と前記第２巻線を伝送するように、前記第１巻線と前記第２巻線を複数箇所で接続する複数の接続導体と、前記第１巻線の中央部分又は前記第２巻線の中央部分と、前記第３巻線の中央部分を接続する中央部接続導体と、前記第３巻線の内側の部分を経由せずに前記第３巻線の最外周部分と電気的に接続された出力端子と、を有するインダクタと、を備えたことを特徴とするＭＭＩＣ。
基板と、
前記基板に形成されたトランジスタと、
前記基板に形成された抵抗素子と、
前記基板に形成されたキャパシタと、
前記基板に形成された、渦巻き状の第１巻線と、前記第１巻線の内側の部分を経由せずに前記第１巻線の最外周部分と電気的に接続された入力端子と、前記第１巻線の上に前記第１巻線を覆うように形成された第１絶縁膜と、前記第１絶縁膜の上に形成された第２巻線と、前記第２巻線の上に前記第２巻線を覆うように形成された第２絶縁膜と、前記第２絶縁膜の上に形成された第３巻線と、前記第１巻線の中央部分と、前記第２巻線の中央部分又は前記第３巻線の中央部分を接続する中央部接続導体と、前記第２巻線と前記第３巻線の内側の部分ほど先に信号が伝送し、かつすべての信号が前記第２巻線と前記第３巻線を伝送するように、前記第２巻線と前記第３巻線を複数箇所で接続する複数の接続導体と、前記第３巻線の内側の部分を経由せずに前記第３巻線の最外周部分と電気的に接続された出力端子と、を有するインダクタと、を備えたことを特徴とするＭＭＩＣ。