JP6231279B2 - 半導体装置 - Google Patents

Description

本発明は、ワイヤボンディング用パッド領域を備えた半導体装置に関する。

ＩＣ（Integrated Circuit）等の半導体装置は、外部から信号を入出力するための電極パッドを備えている。この電極パッドは、ワイヤボンディングによる配線接続のための用途に加えて、半導体装置の動作確認等の検査を行う際にテストプローブを接触させるための用途に使用されることがある。

しかし、上記のように、電極パッドをテストプローブの接触用パッドとワイヤボンディング用パッドとに兼用すると、プローブによる針跡が形成されるためにボンディングの信頼性が低下するという問題があった。そこで、このような形態で使用する電極パッドでは、テストプローブの接触用パッドと、ワイヤボンディング用パッドのそれぞれに分けて形成することが行われていた。

特開平５−１２１５０１号公報

ところで、ボンディングワイヤとしては、コストの高い金系の材料に代えて、銅系の材料を適用したいという要求がある。しかし、銅は金に比較して硬度が高いため、銅ワイヤを用いてワイヤボンディングを行う際には電極パッドに強い荷重をかけて行う必要がある。このため、銅ワイヤをボンディングする際に、ボンディング用パッド下部の回路素子にダメージが与えられる可能性が大きくなるという問題がある。従って、ボンディング用パッドを回路形成領域に配置することができず、またプローブ用パッドと兼用することもできないため、チップ面積が増大するという問題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、ＩＣチップの面積増大を回避し、回路素子にダメージが与えられることがない銅ワイヤボンディングに適用可能な半導体装置を提供することにある。

請求項１に記載の発明による半導体装置は、半導体基板と、前記半導体基板上に形成された回路素子とを有する。また、それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域と複数のボンディング用パッド領域とを有している。複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域である。プローブ用パッド領域の下部には、半導体装置の組立後の電子回路動作に寄与する回路素子が形成されており、複数のボンディング用パッド領域の下部には、半導体装置の組立後の電子回路動作に寄与する回路素子が形成されていない。プローブ用パッド領域と複数のボンディング用パッド領域は、半導体基板上方に設けられた同一でひと続きの配線上に設けられており、配線上に設けられた絶縁膜に形成された開口窓によって区画されており、同一の配線上に銅ワイヤによるボンディングの接続がされる。

この構成によれば、プローブ用パッド領域とボンディング用パッド領域が別々に設けられることにより、ボンディング用パッド領域にプローブの針跡が形成されることを回避できる。これにより、銅ボンディングワイヤとボンディング用パッド領域との密着性を向上させることができる。また、プローブ用パッド領域については、プローブ時の針当ての接触圧や接触回数を調整することによりプローブ用パッド領域の下に形成された回路素子へのダメージを回避できる。さらに、ボンディング用パッド領域の下にはＩＣ製品の電子回路に使用される回路素子が形成されないため、銅ワイヤによるボンディング時にボンディング用パッド領域下部にダメージが与えられたとしても、ＩＣ製品としての動作に変動をきたすことがなく、ＩＣ製品の歩留に与える影響を小さくできる。

半導体装置上に形成された電極パッド領域のレイアウトを模式的に示す平面図 素子配置領域と素子配置禁止領域のレイアウトを模式的に示す平面図 電極パッド領域の模式的な平面図及び断面図 スクライブ領域周辺のレイアウトを模式的に示す平面図

（第１の実施形態）
以下、本発明の実施形態について図１から図４を参照しながら説明する。なお、以下の説明において、例えば回路素子配置禁止領域４と記述する場合は、回路素子配置禁止領域４ａ、４ｂ、４ｃを含み、回路素子配置禁止領域４ａ、４ｂ、４ｃと記述する場合は、個々の回路素子配置禁止領域を示すものとする。金属配線５、プローブ用パッド領域６、ボンディング用パッド領域７においても同様である。

図１において、ＩＣチップ（半導体装置）１を構成する半導体基板２上に、回路素子配置領域３、回路素子配置禁止領域４がレイアウトされている。回路素子配置領域３はＩＣチップ１の回路を構成する複数の回路素子１３（図３（ｂ）参照）が形成される領域である。回路素子１３には、各種トランジスタ、抵抗素子、容量素子などが含まれる。また、各種トランジスタには、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路や、ＤＭＯＳ（Double-Diffused MOSFET）、ＬＤＭＯＳ(Laterally Diffused MOSFET)等のパワー素子も含まれる。プローブ用パッド領域６は回路素子配置領域３上に設けられている。

回路素子配置禁止領域４はＩＣチップ１の回路を構成する回路素子が配置されていない領域である。ボンディング用パッド領域７は回路素子配置禁止領域４上に設けられている。同電位が与えられる一組のプローブ用パッド領域６及びボンディング用パッド領域７は、同一の金属配線５上に形成されている。例えば、４つのプローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４及び一つのボンディング用パッド領域７ａを有する電極パッド領域群Ａの電極パッド領域は何れも同一の金属配線５ａ上に形成されている。従って、プローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４とボンディング用パッド領域７ａは電気的に接続されている。

図２を参照すると、半導体基板２上に、回路素子配置領域３及び回路素子配置禁止領域４がレイアウトされている。回路素子配置領域３は、ＩＣチップ１端から所定幅を除いて全面に広がって形成されている。回路素子配置禁止領域４は、回路素子配置領域３のパターンに対して、ボンディング用パッド領域７の形状に対応して矩形の切り欠き形状若しくは矩形の穴を設けるような形状にレイアウトされている。

図１は、図２に示した回路素子配置領域３及び回路素子配置禁止領域４のレイアウトパターンに、プローブ用パッド領域６、ボンディング用パッド領域７及び金属配線５等のレイアウトパターンを重ね合わせたものである。

図３（ａ）はプローブ用パッド領域６とボンディング用パッド領域７とをそれぞれ１個ずつ模式的に並べて配置した基本構成に相当する平面図である。図３（ｂ）は、図３（ａ）のＡＡ線における断面図である。図３（ｂ）においては、ボンディングワイヤ１０及びプローブ針１１を配置したときの状態をイメージ的に示している。

図３（ａ）において、半導体基板２上に回路素子配置領域３及び回路素子配置禁止領域４が配置されている。回路素子配置禁止領域４は、回路素子配置領域３に対して矩形状の穴を設けるようにレイアウトされている。プローブ用パッド領域６は回路素子配置領域３上に配置されている。ボンディング用パッド領域７は回路素子配置禁止領域４上に配置されている。

図３（ｂ）において、半導体基板２は、回路素子配置領域３と回路素子配置禁止領域４に区画されている。半導体基板２上であって回路素子配置領域３には、回路素子１３が形成されている。回路素子１３は層間絶縁膜１２によって覆われており、層間絶縁膜１２上には保護膜１４が設けられている。保護膜１４上には例えばアルミニウムによって形成された金属配線５が形成されている。ここで、回路素子１３とは、ＩＣチップ１の回路を構成するもので、組立後の電子回路動作に寄与する回路素子に相当する。回路素子１３がダメージを受けるとＩＣチップ１の動作に影響を及ぼすことになる。

一方、回路素子配置禁止領域４は、回路素子１３を形成しない領域として設定されているが、ＩＣチップ１の動作に寄与ないテスト素子１６であれば配置可能である。テスト素子１６とは、例えばＩＣチップ１の製造の途中工程における加工の出来栄えチェックのために設置される素子である。例としてＭＯＳＦＥＴのゲート電極の線幅測定用パターン等が挙げられる。このようなテスト素子１６であれば、ボンディング時にダメージを受けても、ＩＣチップ１の電気的な回路動作に影響を及ぼさない。

金属配線５上であって、回路素子配置領域３の上方にはプローブ用パッド領域６が設けられている。回路素子配置禁止領域４の上方にはボンディング用パッド領域７が設けられている。プローブ用パッド領域６及びボンディング用パッド領域７は、金属配線５上を覆うように形成された絶縁膜１５に開口窓１７を設け、金属配線５の表面の一部を露出せしめるように区画された領域によって構成されている。プローブ用パッド領域６にはプローブ針１１を接触させて電気的に導通させる。また、ボンディング用パッド領域７にボンディングワイヤ１０が接続される。ボンディングワイヤ１０は銅により形成されている。

また、プロービング時には、プロービングにおける針当ての接触圧や接触回数を最適となるように調整する。また、さらに金属配線５の膜厚は、プロービング時の荷重で下層に悪影響を与えないように、通常よりも厚くしている。これによりプローブ用パッド領域６の下に形成された回路素子１３への悪影響を及ぼすことがないようにできる。

次に、図１において示した様々な電極パッド領域の配置について説明する。電極パッド領域群Ａは、上述のように、複数のプローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４と、一つのボンディング用パッド領域７ａを有している。これら複数のプローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４と、一つのボンディング用パッド領域７ａは同一の金属配線５ａ上に設けられた絶縁膜１５にそれぞれの電極パッド領域に対応して開口窓１７を形成することによって金属配線５ａの表面を露出せしめて区画した領域である。これらはＩＣチップ１端から中ほどに向かって、ボンディング用パッド領域７ａ、プローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４の順に隣接して並んでいる。

プローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４は回路素子配置領域３上に配置されている。ボンディング用パッド領域７ａは回路素子配置禁止領域４上に配置されている。複数のプローブ用パッド領域６ａ１、６ａ２、６ａ３、６ａ４は例えば四端子測定法におけるセンス電極、フォース電極として使用することができる。あるいは、予備のプローブ用パッド領域６として使用することができる。プローブ用パッド領域６にプロービングを行うと、プローブ用パッド領域６表面にプローブ針１１の針跡が形成される。ここに再度プロービングを行うと、プローブ針１１とプローブ用パッド領域６表面との間の接触抵抗が変化する可能性がある。また、プローブ針１１がプローブ用パッド領域６に繰り返して接触することで、回路素子１３にも繰り返し荷重がかかる。複数のプローブ用パッド領域６を設けると、再度プロービングする場合に、一度プロービングしたプローブ用パッド領域６を使用せず、未だプロービングされておらず針跡が形成されていない予備のプローブ用パッド領域６を使用することができる。これにより、プローブ用パッド領域６の下部に位置する回路素子１３への繰り返し荷重を防止しつつ、電気的測定の精度を向上させることができる。

電極パッド領域群Ｂは、複数のプローブ用パッド領域６ｂ１、６ｂ２と、複数のボンディング用パッド領域７ｂ１、７ｂ２を有している。ＩＣチップ１端に沿ってボンディング用パッド領域７ｂ１、７ｂ２が配置され、これに隣接してプローブ用パッド領域６ｂ１、６ｂ２が配置されている。プローブ用パッド領域６ｂ１、６ｂ２は回路素子配置領域３上に配置されている。ボンディング用パッド領域７ｂ１、７ｂ２は回路素子配置禁止領域４上に配置されている。プローブ用パッド領域６ｂ１、６ｂ２及びボンディング用パッド領域７ｂ１、７ｂ２は同一の金属配線５ｂ上に設けられている。

複数のプローブ用パッド領域６ｂ１、６ｂ２を有する理由は上述の場合と同じである。複数のボンディング用パッド領域７ｂ１、７ｂ２は、ボンディング用パッド領域７ｂ１、７ｂ２が接続される素子に対して、複数のボンディングワイヤを形成したい場合に利用することができる。例えば、当該ボンディング用パッド領域７ｂ１、７ｂ２に接続される回路素子１３が、大電流を必要とするパワー素子である場合は、必要な電流を供給するために１本のワイヤボンディングでは不足である場合がある。このような場合に複数本のワイヤボンディングを形成できる。あるいは、ボンディング用パッド領域７ｂ１、７ｂ２を、例えばそれぞれ異なる外部端子に接続し、外部端子毎に制御を行い、ＩＣチップ１に異なるファンクションをさせたい場合などに利用することができる。

次に、電極パッド領域群Ｃは、回路素子配置禁止領域４が、回路素子配置領域３に囲まれるように配置されたレイアウトの場合を示している。電極パッド領域群Ｃの回路素子配置領域３ｃ上には、プローブ用パッド領域６ｃが設けられている。回路素子配置禁止領域４ｃ上にはボンディング用パッド領域７ｃ１、７ｃ２が設けられている。プローブ用パッド領域６ｃ及びボンディング用パッド領域７ｃ１、７ｃ２は同一の金属配線５ｂ上に設けられている。複数のボンディング用パッド領域７ｃ１、７ｃ２を有するのは上述の場合と同じである。プローブ用パッド領域６ｃが一つであるのは、例えば四端子測定法におけるセンス電極、フォース電極を必要としない場合である。

上記のように、プローブ用パッド領域６と、ボンディング用パッド領域７を複数設けるレイアウトの例として、電極パッド領域群Ａ、Ｂ、Ｃについて説明したが、これらは一例であって、電極パッド領域を設ける数や配置する位置は、目的や状況に応じて適宜選択することができる。

この構成によれば、プローブ用パッド領域６を回路素子配置領域３上に配置するため、この領域分だけＩＣチップ１の面積増大を回避することができる。また、ボンディング用パッド領域７は回路素子配置禁止領域４上に配置され、この下部にテスト素子１６を配置することが可能なため、この領域分だけＩＣチップ１の面積増大を回避することができる。従って、ウェハあたりの有効チップ数を増加させることができる。

また、プローブ用パッド領域６とボンディング用パッド領域７が別々に設けられることにより、ボンディング用パッド領域７にプローブ針１１の針跡が形成されることを回避できる。これによりボンディングワイヤ１０とボンディング用パッド領域７との密着性を向上させることができる。また、プローブ用パッド領域６については、プロービングにおける針当ての接触圧や接触回数を調整することによりプローブ用パッド領域６の下に形成された回路素子１３へのダメージを回避できる。さらに、ボンディング用パッド領域７の下にはＩＣチップ１の電子回路に使用される回路素子１３が形成されないため、ボンディングワイヤ１０のボンディング時にボンディング用パッド領域７の下部にダメージが与えられたとしても、ＩＣ製品としての動作に変動をきたすことがなく、ＩＣ製品の歩留に与える影響を小さくできる。

また、一つの電極パッド領域群Ａ、Ｂ、Ｃについてプローブ用パッド領域６が複数設けられているため、複数回測定を行う場合に、一度ブロービングされてプローブ針１１の針跡が形成されたプローブ用パッド領域６を再度使用することなくプロービングすることが可能となる。これにより、プローブ用パッド領域６の下部に位置する回路素子１３への繰り返し荷重を防止しつつ、電気的測定の精度を向上させることができる。

また、一つの電極パッド領域群Ａ、Ｂ、Ｃについてボンディング用パッド領域７が複数個設けられているため、複数のボンディングワイヤ１０が必要な場合や、それぞれ異なる外部端子に接続したい場合に利用することができる。

（第２の実施形態）
次に図４を参照して、第２の実施形態について説明する。第１の実施形態と異なる点は、ウェハ状態のＩＣチップ１間のスクライブ領域１８の近傍に設けられたボンディング用パッド領域７の構成である。図４に示すように、スクライブ領域１８は、ウェハ状態の半導体基板２上で隣接するＩＣチップ１の回路素子配置領域３間にレイアウトされる。テスト素子領域１９はスクライブ領域１８を含むようにレイアウトされる。テスト素子領域１９にはテスト素子１６が配置される。ボンディング用パッド領域７は、その一部、若しくは、可能であれば全部がテスト素子領域１９上に配置される。図４では、一例としてボンディング用パッド領域７の一部がテスト素子領域１９上に配置されている状況を示している。スクライブ領域１８とボンディング用パッド領域７との間の距離は、ダイシング時のダイシングブレード（図示せず）の位置合わせ精度を考慮して設定している。

この構成により、ボンディング用パッド領域７をスクライブ領域１８周辺に設けられたテスト素子領域１９上に配置することができるため、ボンディング用パッド領域７のうちテスト素子領域１９上に配置された面積分だけ回路素子配置領域３の面積を増加させることができる。これによりチップ面積を縮小することができ、またウェハあたりの有効チップ数を増加させることができる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

半導体基板は、シリコン基板、化合物半導体基板、ＳｉＣ基板、あるいは、ＳＯＩ（Silicon on Insulator）基板等、様々な半導体基板を用いることができる。
半導体装置としては、マイコン、メモリ、車載用ＬＳＩ、その他の半導体装置に適用することができる。

テスト素子として、ＩＣチップの製造の途中工程における加工の出来栄えチェックのために設置される素子を例示して説明したが、これに限定される必要はなく、例えば、単体のＭＯＳトランジスタ、リングオシレータ等、ダイシングを行う前の半導体ウェハ状態での電気的な特性チェックのために設けられたテスト素子であっても良い。

図面中、２は半導体基板、５、５ａ、５ｂ、５ｃは金属配線、６、６ａ１、６ａ２、６ａ３、６ａ４、６ｂ１、６ｂ２、６ｃはプローブ用パッド領域、７、７ａ、７ｂ１、７ｂ２、７ｃ１、７ｃ２はボンディング用パッド領域、１３は回路素子、１５は絶縁膜、１７は開口窓である。

Claims (3)

1. 半導体基板（２）と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
   それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域（６）と複数のボンディング用パッド領域（７）とを有し、
   前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、
   前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子（１３）が形成されており、前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
   前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線（５）上に設けられており、前記配線上に設けられた絶縁膜（１５）に形成された開口窓（１７）によって区画されており、
   前記同一の配線（５）上に銅ワイヤによるボンディングの接続がされることを特徴とする半導体装置。
2. 前記プローブ用パッド領域は複数設けられており、かつ、前記半導体基板上方に設けられた同一でひと続きの配線（５）上に設けられていることを特徴とする、請求項１に記載の半導体装置。
3. 複数設けられた前記プローブ用パッド領域は、４端子測定法におけるセンス端子又はフォース端子であることを特徴とする、請求項１又は２に記載の半導体装置。
   

Images