JP6231376B2 - 半導体素子実装基板および半導体装置 - Google Patents

Description

本発明は、半導体素子を実装する半導体素子実装基板と、半導体素子を実装した半導体装置に関する。

半導体素子を搭載し、半導体素子と外部とを電気的に接続するための半導体素子実装基板が開発されている。半導体素子実装基板は、基板と、基板上に設けられ、外方に向かって延在された複数のリード端子とを備えたものが提案されている（例えば、特許文献１参照）。なお、リード端子は、基板の上面に沿って平面方向に延在されており、複数のリード端子同士は、不揃いにならないように拘束されている。

特開平７−９９２８０号公報

ところで、特許文献１に開示されている技術では、電子部品全体を小型化しようとする市場要求に反して、リード端子が平面方向に延在されているため、半導体素子実装基板の占有領域が大きいままとなっている。

本発明は、占有領域を小さくすることが可能な半導体素子実装基板を提供することを目的とする。

本発明の実施形態に係る半導体素子実装基板は、上面に半導体素子を実装する実装領域
を有し、平面視して外縁が一方向に沿った二辺を有するとともに、前記二辺に沿って設けられた一対の貫通孔とを有する基板と、前記基板上であって前記実装領域と重ならない位置に設けられ、前記一対の貫通孔を個別に塞ぐ一対の入出力端子と、前記一対の入出力端子のそれぞれに設けられ、前記入出力端子から前記貫通孔を通って下方に延在され、前記一方向に沿って配列された一対のリード端子群と、前記一対のリード端子群を個別に拘束する一対の保持部材とを備えており、前記保持部材は、前記貫通孔よりも小さいことを特徴とする。

本発明の実施形態に係る半導体装置は、半導体素子実装基板と、前記半導体素子実装基板上に実装された半導体素子とを備えたことを特徴とする。

本発明によれば、占有領域を小さくすることが可能な半導体素子実装基板および半導体装置を提供することができる。

本発明の一実施形態に係る半導体装置の上方から見た外観斜視図である。 本発明の一実施形態に係る半導体素子実装基板の上方から見た外観斜視図である。 本発明の一実施形態に係る半導体素子実装基板の下方から見た外観斜視図である。 本発明の一実施形態に係る半導体素子実装基板の上面図である。 本発明の一実施形態に係る半導体素子実装基板の下面図である。 本発明の一実施形態に係る半導体素子実装基板の一方向から見た側面図である。 本発明の一実施形態に係る半導体素子実装基板の他方向から見た側面図である。 本発明の一実施形態に係る半導体素子実装基板の断面図であって、図４または図５のＸ−Ｘに沿った断面である。 半導体素子実装基板の構成要件の一つである、保持部材の表面を示している。

以下、本発明の一実施形態に係る半導体素子実装基板および半導体装置について、図面を参照しながら説明する。

＜半導体装置＞
図１は、本発明の一実施形態に係る半導体装置を示す外観斜視図であって、半導体装置を斜め上方から見た斜視図である。図２は、図１に示す半導体装置から半導体素子を取り除いた状態を示す半導体素子実装基板の斜視図である。

半導体装置１は、半導体素子実装基板２と、半導体素子実装基板２上に実装される半導体素子３とを備えている。半導体素子実装基板２は、上面に半導体素子３を実装する実装領域Ｒを有し、平面視して外縁が一方向に沿った二辺を有するとともに、二辺に沿って設けられた一対の貫通孔Ｈとを有する基板２１と、基板２１上であって実装領域Ｒと重ならない位置に設けられ、一対の貫通孔Ｈを個別に塞ぐ一対の入出力端子２２と、一対の入出力端子２２のそれぞれに設けられ、入出力端子２２から貫通孔Ｈを通って下方に延在され、一方向に沿って配列された一対のリード端子群２３と、一対のリード端子群２３を個別に拘束する一対の保持部材２４とを備えている。

半導体素子３は、半導体材料を電気回路素子であって、例えばＩＣ、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の電子部品である。半導体素子３は、リジッド基板、フレキシブル基板またはリジッドフレキシブル基板等のプリント基板からなる電子部品を組み合わせたものであってもよい。本実施形態においては、半導体素子３は台座４上に実装されている。

台座４は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等の絶縁材料から成る。台座４上には、高周波信号が伝送されるモリブデンまたはマンガン等の金属を含む金属ペーストを焼結して成る配線が形成されている。更に、台座４上には、半導体素子３を搭載する導体層が形成されている。台座４は、例えば、インジウム、鉛、銀または錫等の金属を含む半田またはろう材等の接合部材を介して基板２１の実装領域Ｒに接続される。

基板２１は、半導体素子３を実装するものである。基板２１は、上面に半導体素子３を実装する実装領域Ｒを有し、平面視して外縁が一方向に沿った二辺を有するとともに、二辺に沿って設けられた一対の貫通孔Ｈとを有している。基板２１は、平面視して外縁が略四角形状であって、四隅が面取りされている。そして、基板２１は、平面視して四辺を有しており、隣接する辺同士が直交するように形成されている。

基板２１は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。基板２１は、熱伝導率を
良好にして、実装領域Ｒに実装した半導体素子３から発生する熱を効率良く基板２１に放散させる機能を備えている。なお、基板２１の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。

また、基板２１は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板２１の一辺の長さは、例えば１０ｍｍ以上１００ｍｍ以下に設定されている。また、基板２１の厚みは、例えば０．５ｍｍ以上５ｍｍ以下に設定されている。

また、基板２１の表面は、酸化腐食の防止、あるいは実装領域Ｒに半導体素子３や台座４をろう付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板２１の実装領域Ｒは、半導体素子３や台座４を実装する領域のことをいう。なお、本実施形態では、基板２１の形状を四角形状としているが、素子３を実装することが可能であって、対応する二辺があれば、四角形状に限られず、多角形状等であってもよい。

基板２１は、一対の貫通孔Ｈを有しており、対辺に沿って設けられている。貫通孔Ｈは、リード端子２３１を通すためのものである。貫通孔Ｈの一辺の長さは、例えば５ｍｍ以上９０ｍｍ以下に設定されている。また貫通孔Ｈの深さは、基板２１の厚みに相当する。

入出力端子２２は、基板２１上であって貫通孔Ｈを塞ぐように設けられている。入出力端子２２は、直方体状のセラミック部材２２１と、セラミック部材２２１の上下面に形成された電極２２２と、セラミック部材２２１の上面から下面にかけてセラミック部材２２１を貫通したビア導体２２３とを備えている。入出力端子２２は、外部の電子機器と半導体素子３とを電気的に接続するものである。

セラミック部材２２１は、直方体形状であって、平面視したときに矩形状に設定されている。セラミック部材２２１は、絶縁性の基板を複数層積層したものであって、例えば、アルミナ、ムライトまたは窒化アルミ等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、セラミック部材２２１を平面視したときの一辺の長さは、例えば６ｍｍ以上９５ｍｍ以下に設定されている。また、セラミック部材２２１の上下方向の厚みは、例えば、０．３ｍｍ以上３ｍｍ以下に設定されている。セラミック部材２２１の熱膨張率は、例えば、６．４×１０^−６以上８．０×１０^−６以下に設定されている。

一対のセラミック部材２２１は、一対の貫通孔Ｈのそれぞれを個別に覆っている。そして、一対のセラミック部材２２１は、それぞれが基板２１の二辺に沿って配置されている。一対のセラミック部材２２１は、基板２１上で両社の一側面が対向するように向き合っている。

電極２２２は、セラミック部材２２１の上下面に設けられている。セラミック部材２２１の上面に形成された電極２２２は、半導体素子３とボンディングワイヤを介して電気的に接続される。また、セラミック部材２２１の下面に形成された電極２２２は、リード端子２３１とろう材を介して電気的に接続される。電極２２２は、セラミック部材２２１の上下面に複数配列されており、セラミック部材２２１内のビア導体２２３と一対一の関係で設けられている。さらに、複数の電極２２１は、セラミック部材２２１の上下面に一方向に沿って対向するように配列されている。また、セラミック部材２２１の上面に形成された電極２２２は、平面視して矩形状に形成され、セラミック部材２２１の下面に形成された電極２２２は、平面視して円形状に形成されている。これにより、リード端子２３１を電極２２２にロウ付けする際のセラミック部材２２１の上下方向の方向性を容易に認識することができ、半導体装置を製造する際の歩留まりを向上できる。そして、電極２２２は、例えば、タングステン、モリブデン、マンガン、ニッケル、銅、銀または金等の金属材料、あるいはそれらの合金、あるいはこれらの材料のうち複数の材料を混合した複合系材料、あるいはそれらの材料の複合層からなる。

ビア導体２２３は、電極２２２とリード端子２３１とを電気的に接続するものである。ビア導体２２３の上端が、セラミック部材２２１の上面に形成された電極２２２と接続される。上端そのものが電極２２２であってもよい。また、ビア導体２２３の下端が、セラミック部材２２１の下面に形成された電極２２２と接続され、リード端子２３１の上端とろう材を介して電気的に接続されている。ビア導体２２３は、電極２２２と同様に、例えば、タングステン、モリブデン、マンガン、ニッケル、銅、銀または金等の金属材料、あるいはそれらの合金、あるいはこれらの材料のうち複数の材料を混合した複合系材料、あるいはそれらの材料を貫通部に充填した貫通導体からなる。

リード端子２３１は、ろう材を介してセラミック部材２２１の下面に形成された電極２２２およびビア導体２２３と電気的に接続される。リード端子２３１は、ビア導体２２３の個数に対応して複数設けられている。複数のリード端子２３１同士は、間を空けて設けられている。そして、各リード端子２３１同士は、電気的に絶縁されている。リード端子２３１は、入出力端子２３１の下面から貫通孔Ｈを通って下方に延在されている。リード端子２３１は、棒状であって、上端から下端までの長さが例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、リード端子２３１は、円柱形状であって、直径が例えば０．５ｍｍ以上２ｍｍ以下に設定されている。なお、リード端子２３１は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。

複数のリード端子２３１は、一対の入出力端子２２の下面のそれぞれに接続されている。そして、一つの入出力端子２２に接続された複数のリード端子２３１は、一方向に沿って配列されている。ここで、一方向に沿って配列された複数のリード端子２３１のことを一つのリード端子群２３という。

保持部材２４は、リード端子群２３を拘束する。つまり、保持部材２４は、複数のリード端子２３１をまとめて拘束するものである。保持部材２４は板状であって、例えば、一辺の長さが５ｍｍ以上１００ｍｍ以下であって、厚みが０．３ｍｍ以上３ｍｍ以下に設定されている。なお、保持部材２４は、セラミック材料からなり、例えば、アルミナ、ムライトまたは窒化アルミ等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。また、複数のリード端子２３１は、保持部材２４のリード端子２３１側の表面に設けられた、メタライズ層Ｐにろう材を介して接合される。これにより、保持部材２４は、リード端子群２３を拘束することができる。なお、メタライズ層Ｐは、例えば、タングステン、モリブデン、マンガン、ニッケル、銅、銀または金等の金属材料、あるいはそれらの合金、あるいはこれらの材料のうち複数の材料を混合した複合系材料、あるいはそれらの材料の複合層からなり、複数のリード端子２３１のそれぞれに対応するように設けられ、それぞれのメタライズ層Ｐは電気的に絶縁される。

保持部材２４は、平面視して貫通孔Ｈと重なる箇所に位置している。保持部材２４自体は、平面視して、入出力端子２２より小さく、さらに貫通孔Ｈよりも小さくなるように設けられている。保持部材２４は、基板２１の上面や下面に沿って平面方向に沿って延在せず、貫通孔Ｈからはみ出さないように配置されていることで、半導体素子実装基板２自体の占有面積を小さく抑えることができ、半導体装置１を外部回路基板に高密度に配置する
ことができる。さらに、リード端子２３１および保持部材２４を貫通孔Ｈに挿入しやすくなり、入出力端子２２を半導体素子実装基板２に載置するためのタクトタイムを短縮できる。また、リード端子２３１および保持部材２４を貫通孔Ｈに挿入する際に、保持部材２４が貫通孔Ｈに接触することによって生じる、半導体素子実装基板２や保持部材２４のキズやカケ、リード端子２３１が保持部材２４から剥がれることを抑制できる。

また、保持部材２４には、表面に複数の溝が設けられてもよい。複数の溝は、リード端子群２３を構成する複数のリード端子２３１のそれぞれが対応するように設けられている。つまり、リード端子群２３を構成する複数のリード端子２３１のそれぞれが対応する複数の溝に嵌っていてもよい。

溝は、ライン状であってもよい。溝は、保持部材２４の一端から他端にまで連続して一直線に形成されている。溝は、リード端子２３１が嵌るように半円柱状に凹んでいてもよい。そして、溝の内面にはメタライズ層Ｐが形成されている。メタライズ層Ｐは、溝にそれぞれ形成されている。隣接するメタライズ層Ｐ同士は、間を空けて設けられている。メタライズ層Ｐは、リード端子２３１をろう材を介して接続することができる。なお、溝は、例えば、半径が０．５ｍｍ以上２ｍｍ以下であって、リード端子２３１の太さに対応している。

保持部材２４は、一対のリード端子群２３のそれぞれに設けられている。そして、一対の保持部材２４は、一対のリード端子群２３同士の間に設けられ、それぞれが対向している。一対の保持部材２４は、両者同じ高さ位置に設けられている。一対のリード端子２４は、同じ高さ位置に設けられていることで、半導体素子実装基板２を外部回路基板に一対のリード端子群２３を差し込んで電気的に接続する際に、一対の保持部材２４が外部回路基板に当接する。そして、一対の保持部材２４がストッパーとしての役目を果たす。その結果、リード端子２３１が外部回路基板に対して位置ずれしにくく、かつ半導体素子１が外部回路基板に対して平行に配置される。また、位置ずれしにくい状態でリード端子２３１が外部回路基板の所定位置に設けられた挿入部に誘導されて挿入されずに、リード端子２３１が挿入部ではない部位に当接することにより、リード端子２３１が折れ曲がったりするのを抑制することができる。

一対の保持部材２４は、一対のリード端子群２３の間の領域に存在する。保持部材２４
が、仮に一対のリード端子群２３の間でない外側に配置された場合は、半導体装置１を外部回路基板に実装する際に、保持部材２４の大きさに応じた実装領域を外部回路基板上に設ける必要が生じ、半導体装置１や他の電子部品を外部回路基板上に近接して高密度に実装し難くなる。さらに、外部回路基板上において他の電子部品等と接触しやすく、部品配置の自由度が低くなるとともに、半導体装置１を外部回路基板に実装する際に保持部材２４が他の電子部品等に接触することにより、他の電子部品等が損傷したり、破損したりする虞がある。つまり、一対の保持部材２４を一対のリード端子２３の間に設けることで、部品配置の自由度を向上させることができる。さらに、他の電子部品等が損傷することを抑制できるとともに、半導体装置１を外部回路基板に高密度に実装することができる。

また、このように保持部材２４を設けることで、一方のリード端子群２３のリード端子２３１と、他方のリード端子群２３のリード端子２３１とが接触し、それぞれのリード端子２３１が電気的に短絡することを抑制できる。即ち、一対の保持部材２４が一対のリード端子群２３の間の領域に存在することにより、外部回路基板に実装された半導体装置１に外力が加えられても、一対のリード端子群２３の間の領域に配置された保持部材２４の下端部が外部回路基板に当接することにより、それぞれのリード端子２３１が一対のリード端子群２３の間の方向に変形することを抑制できる。よって、半導体装置１は、外力に
よってリード端子２３１が変形することによって生じる電気的な短絡を抑制できる。

仮に、保持部材２４がリード端子群２３に設けられていない場合や、一対の保持部材２４が一対のリード端子群２３の間の領域に存在しない場合には、リード端子群２３は外部回路基板に実装する際に、リード端子２３１と外部回路基板の接続部を起点として変形しやすい。また、リード端子群２３は、外部回路基板に実装する際に一対のリード端子群２３の間の方向に変形しやすくなり、それぞれのリード端子２３１が電気的に短絡する虞がある。そこで、本実施形態に係る半導体装置１および半導体素子実装基板２は、リード端子群２３に保持部材２４を設けることで、外部回路基板に実装する際にリード端子２３１が折れ曲がって変形したり、電気的に短絡したりするのを抑制することができる。

本実施形態に係る半導体装置１および半導体素子実装基板２によれば、入出力端子２１の下面と重なる箇所に貫通孔Ｈを設け、入出力端子２１から貫通孔Ｈを通って下方に向かってリード端子群２３を配置し、そのリード端子群２３を拘束する保持部材２４を設けることで、外部回路基板に対する占有領域を小さくすることが可能な半導体装置１および半導体素子実装基板２を提供することができる。さらに、半導体装置１および半導体素子実装基板２は、リード端子２３１が電気的に短絡することによる、半導体装置１の動作不良や故障を抑制することができる。

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、複数のリード端子２３１は、長さ方向に対して垂直方向の断面形状が四角形でもよく、保持部材２４に対向する複数のリード端子２３１の側面が面一に設けられてもよい。これにより、リード端子２３１は、リード端子２３１に対向する保持部材２４の側面に対して平行に接合されやすくなる。

＜半導体装置の製造方法＞
ここで、図１または図２に示す半導体装置および半導体素子実装基板の製造方法を説明する。まず、基板２１やリード端子２３１を準備する。貫通孔Ｈを形成した基板２１やリード端子２３１は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。

次に、入出力端子２２や台座４を準備する。ここでは、セラミック部材２２１の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の、入出力端子２２の作製方法について説明する。なお、台座４については、セラミック部材２２１と同様の方法で作製することができる。

具体的には、セラミック部材２２１の材料が酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に有機バインダー、可塑剤または溶剤等を添加混合して泥漿状にしたものを準備する。そして、入出力端子２２は、複数層が積層された構造であるため、複数の層に対応するグリーンシートを準備する。グリーンシートは、泥漿状にしたものをシート形状に加工して準備する。各グリーンシートを所定の形状となるようにレーザー、パンチ、打ち抜き金型またはカッター等の工具を用いて、焼成前に所定形状に加工し、ビア導体２２３に対応したスルーホールを形成したグリーンシートを得る。

次に、焼成前の未硬化のグリーンシートに対して、例えば、スクリーン印刷法等の形成技術を用いて、電極２２２、配線パターンおよびビア導体２２３や、基板２１が接合される接合部を形成する。その後、加工した複数のグリーンシートを積層した状態で同時焼成する。このようにして、入出力端子２２を作製することができる。なお、電極２２２、配線パターンおよびビア導体２２３や、基板２１が接合される接合部は、例えば、タングス
テン、モリブデンまたはマンガン等の高融点金属材料から成り、焼成後の電極２２２、配線パターンおよび基板２１が接合される接合部の表面にニッケルから成るメッキ層が形成される。

また、同様にして、保持部材２４を準備する。保持部材２４が、例えば酸化アルミニウム質焼結体から成る場合、泥漿状にしたものをシート形状に加工して特定の形状に成形する。次に、焼成前の未硬化のグリーンシートに対して、例えば、スクリーン印刷法等の形成技術を用いて、それぞれのリード端子２３１がろう材を介して接合されるメタライズ層Ｐを形成して焼結するとともに、メタライズ層Ｐの表面にニッケルから成るメッキ層が形成されることで得られる。なお、メタライズ層Ｐが設けられる位置に溝を設けてよく、保持部材２４の複数の溝には、焼成前にスクリーン印刷法等の形成技術を用いてメタライズ層Ｐを形成しておく。

次に、基板２１の貫通孔Ｈから露出する入出力端子２２の下面に対し、準備した多数のリード端子２３１をろう材を介して接続すると同時に、準備した保持部材２４の各メタライズ層Ｐにろう材を付着させて、リード端子群２３の各リード端子２３１と各メタライズ層Ｐとを接続して固定し、リード端子群２３を形成することができる。そして、入出力端子２２の下面の縁に形成された接合部にろう材を付けて基板２１の上面と接続する。そして、基板２１の貫通孔Ｈを塞ぐようにろう材を介して入出力端子２２を接続する。このようにして、半導体素子実装基板２を作製することができる。

そして、基板２１の実装領域Ｒに対して、例えば、酸化アルミ二ウム質焼結体から成る台座４を接続する。台座４の上面には、予め金属ペーストを焼結して、ニッケル層および金層が順次設けられたメッキ層を形成して成る配線を形成しておく。そして、半導体素子３を、例えば金−錫半田やボンディングワイヤを介して台座４上の配線と接続する。このようにして、半導体装置１を作製することができる。

１ 半導体装置
２ 半導体素子実装基板
２１ 基板
２２ 入出力端子
２２１ セラミック部材
２２２ 電極
２２３ ビア導体
２３ リード端子群
２３１ リード端子
２４ 保持部材
３ 半導体素子
４ 台座
Ｒ 実装領域
Ｈ 貫通孔
Ｐ メタライズ層

Claims (5)

1. 上面に半導体素子を実装する実装領域を有し、平面視して外縁が一方向に沿った二辺を有するとともに、前記二辺に沿って設けられた一対の貫通孔とを有する基板と、
   前記基板上であって前記実装領域と重ならない位置に設けられ、前記一対の貫通孔を個別に塞ぐ一対の入出力端子と、
   前記一対の入出力端子のそれぞれに設けられ、前記入出力端子から前記貫通孔を通って下方に延在され、前記一方向に沿って配列された一対のリード端子群と、
   前記一対のリード端子群を個別に拘束する一対の保持部材とを備えており、
   前記保持部材は、前記貫通孔よりも小さいことを特徴とする半導体素子実装基板。
2. 請求項１に記載の半導体素子実装基板であって、
   前記保持部材は、平面視して前記貫通孔と重なる箇所に位置することを特徴とする半導体素子実装基板。
3. 請求項１または請求項２に記載の半導体素子実装基板であって、
   前記一対の保持部材は、前記一対のリード端子群同士の間に設けられ、それぞれが対向して設けられていることを特徴とする半導体素子実装基板。
4. 請求項１ないし請求項３のいずれかに記載の半導体素子実装基板であって、
   前記保持部材は、表面に複数の溝が設けられており、前記リード端子群を構成する複数のリード端子のそれぞれが対応する複数の溝に嵌っていることを特徴とする半導体素子実装基板。
5. 請求項１ないし請求項４のいずれかに記載の半導体素子実装基板と、
   前記半導体素子実装基板上に実装された半導体素子とを備えたことを特徴とする半導体装置。