JP6232914B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6232914B2
JP6232914B2 JP2013215737A JP2013215737A JP6232914B2 JP 6232914 B2 JP6232914 B2 JP 6232914B2 JP 2013215737 A JP2013215737 A JP 2013215737A JP 2013215737 A JP2013215737 A JP 2013215737A JP 6232914 B2 JP6232914 B2 JP 6232914B2
Authority
JP
Japan
Prior art keywords
layer
interface
carrier
contour
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013215737A
Other languages
English (en)
Other versions
JP2015079840A (ja
Inventor
学 工藤
学 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013215737A priority Critical patent/JP6232914B2/ja
Priority to US14/503,727 priority patent/US9614115B2/en
Priority to TW103135407A priority patent/TWI642172B/zh
Priority to CN201410538767.XA priority patent/CN104576672B/zh
Priority to KR20140138232A priority patent/KR20150044396A/ko
Publication of JP2015079840A publication Critical patent/JP2015079840A/ja
Application granted granted Critical
Publication of JP6232914B2 publication Critical patent/JP6232914B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H10F30/2235—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier the devices comprising Group IV amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/143—Sensing or illuminating at different wavelengths
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)

Description

本発明は、半導体装置およびその製造方法、並びに、半導体装置を利用した光電変換装置および電子機器等に関する。
ＰＩＮ型フォトダイオードといった半導体装置は一般に知られる。ＰＩＮ型フォトダイオードでは下部電極上に半導体層が形成される。半導体層は例えば下部電極側から順番に積層されるｎ＋層、ｉ層およびｐ＋層（いずれもアモルファスシリコン層）を備える。下部電極上にべたにｎ＋層が形成される。ｎ＋層上にｉ層が重なる。ｐ＋層上には上部電極が形成される。半導体層の輪郭よりも内側にｐ＋層および上部電極は輪郭を有する。光が照射されると、電荷が発生する。加工時に上側のｐ＋層が狭小化されることでリーク電流は抑制される。上部電極およびｐ＋層の界面が縮小されても、ｐ＋層がｉ層の表面に一面に広がってしまうと、十分にリーク電流は抑制されないことが教示される。
特開２０１１−７７１８４号公報
今後、さらなる画像の高解像度化が見込まれる。高解像度化にはフォトダイオードの微小化が要求される。フォトダイオードでは半導体層の微小化に応じてリーク電流の影響が増大する。さらなるリーク電流の抑制が模索される。
本発明の少なくとも１つの態様によれば、これまで以上にリーク電流を抑制することができる半導体装置は提供されることができる。
（１）本発明の一態様は、基板上に配置される下部電極と、前記下部電極上に配置され第１界面で前記下部電極に接触し、一方の多数キャリアを有する第１キャリア保有層と、前記第１キャリア保有層上に配置されて前記第１キャリア保有層に対して導通経路を形成する第２界面を区画し、他方の多数キャリアを有する第２キャリア保有層とを備え、前記基板の表面に直交する方向から見た平面視で前記第１界面は前記第１キャリア保有層の輪郭よりも内側に輪郭を有し、前記平面視で前記第２界面は前記第１キャリア保有層の輪郭よりも内側に輪郭を有する半導体装置に関する。
下部電極と第２キャリア保有層との間では第１界面および第２界面の間で電界は強められる。反対に、第１キャリア保有層の端面に沿って電界は弱められる。その結果、第１キャリア保有層の端面に沿ってリーク電流は抑制されることができる。
（２）前記第１界面と前記第１キャリア保有層の端部との距離ａと、前記第２界面と前記第１キャリア保有層の前記端部との距離ｂとの間に、ｂ＞ａの関係が成立することができる。本発明者の検証によれば、距離ａ、ｂに前述の関係が成立すると、リーク電流は確実に減少する。
（３）距離ｂと距離ａとの差は１μｍよりも大きく３μｍよりも小さければよい。距離ｂと距離ａとの差（ｂ−a）が１μｍよりも大きいと、リーク電流は確実に減少する。その一方で、距離ｂと距離ａとの差（ｂ−ａ）が３μｍ以上であると、第１界面に対して第２界面が縮小しすぎてしまい、実質的な電流経路が狭まりすぎ、第１キャリア保有層および第２キャリア保有層が十分に機能することができない。
（４）半導体装置は、前記第１界面の輪郭に沿って前記第１界面の外側で前記下部電極に被さり、前記下部電極上で前記第１キャリア保有層の一部を支える絶縁膜を備えることができる。半導体装置に製造にあたって下部電極上で絶縁膜が形成される。絶縁膜は、第１界面の予定域で下部電極の表面に被さるものの、第１界面の予定域の露出を維持する。下部電極および絶縁膜上で第１キャリア保有層は形成される。絶縁膜は下部電極上で第１キャリア保有層を仕切る。こうして要求とおりに第１キャリア保有層および下部電極の間で第１界面は形成される。
（５）前記絶縁膜の膜厚は前記下部電極の表面から３００ｎｍ以上であることができる。こうして絶縁膜の膜厚が設定されると、絶縁膜は確実に下部電極および第１キャリア保有層の間で絶縁を実現することができる。確実に第１界面は規定されることができる。
（６）前記第１キャリア保有層は前記下部電極の表面に沿って５μｍ以上２０μｍ以下の長さを有することができる。半導体装置は十分な感度を有することができる。
（７）前記第２界面は前記第１キャリア保有層と前記第２キャリア保有層との間に区画されることができる。第１キャリア保有層と第２キャリア保有層との間でキャリアの移動は実現される。ＰＩＮ構造の半導体装置に比べて半導体層は省略されることができる。
（８）半導体装置は、前記第１キャリア保有層上に形成されて、前記第２界面で前記第２キャリア保有層に接触する半導体層を備えることができる。半導体層は第１キャリア保有層および第２キャリア保有層に対してキャリアの供給源として機能する。こうして半導体層はキャリアの移動の感度を高めることができる。いわゆるＰＩＮ構造の半導体装置は形成されることができる。
（９）半導体装置は光電変換装置に組み込まれて利用されることができる。このとき、光電変換装置は半導体装置を有すればよい。
（１０）半導体装置は電子機器に組み込まれて利用されることができる。このとき、電子機は半導体装置を有すればよい。電子機器には例えば生体認証装置が例示されることができる。
（１１）本発明の他の態様は、基板上に下部電極を形成する工程と、前記基板の表面に直交する方向から見た平面視で前記下部電極との第１界面の輪郭よりも外側に広がる輪郭を有し、一方の多数キャリアを有する第１キャリア保有層を前記下部電極上に形成する工程と、前記第１キャリア保有層に対して導通経路を形成し前記第１キャリア保有層の輪郭よりも内側に輪郭を有する第２界面を区画し、他方の多数キャリアを有する第２キャリア保有層を前記第１キャリア保有層上で形成する工程とを備える半導体装置の製造方法に関する。
こうして製造された半導体装置では下部電極と第２キャリア保有層との間では第１界面および第２界面の間で電界は強められる。反対に、第１キャリア保有層の端面に沿って電界は弱められる。その結果、第１キャリア保有層の端面に沿ってリーク電流は抑制されることができる。
（１２）半導体装置の製造方法は、前記第１キャリア保有層の形成にあたって、前記第１界面の予定域を露出させつつ前記下部電極上に絶縁膜を被せる工程と、前記下部電極および前記絶縁膜上に前記第１キャリア保有層の素材膜を積層形成する工程と、決められたパターンで前記素材をパターニングし前記第１キャリア保有層を形作る工程とを備えることができる。絶縁膜は下部電極上で第１キャリア保有層を仕切る。こうして要求とおりに第１キャリア保有層および下部電極の間で第１界面は形成される。
一実施形態に係る光電変換装置の電気的な構成を概略的に示す配線図である。 光検出素子の等価回路図である。 第１実施形態に係る光検出素子の構造を概略的に示す垂直断面図である。 フォトダイオードの構成を概略的に示す拡大垂直断面図である。 素子径と暗電流との相関関係を示すグラフである。 分光感度特性を示すグラフである。 第１界面と下コンタクト層の端面との距離ａおよび暗電流の相関関係を示すグラフである。 距離ａおよび距離ｂの差（ｂ−ａ）と暗電流との相関関係を示すグラフである。 第１界面の縮小の効果を示すグラフである。 下部電極上で絶縁膜の膜厚と暗電流との相関関係を示すグラフである。 光電変換装置の製造方法を概略的に示す図であって、基板上に形成された下部電極を示す垂直断面図である。 光電変換装置の製造方法を概略的に示す図であって、絶縁膜の形成工程を概略的に示す垂直断面図である。 光電変換装置の製造方法を概略的に示す図であって、下コンタクト層および半導体層の形成工程を概略的に示す垂直断面図である。 光電変換装置の製造方法を概略的に示す図であって、第３層間絶縁膜の形成工程を概略的に示す垂直断面図である。 光電変換装置の製造方法を概略的に示す図であって、上コンタクト層の形成工程を概略的に示す垂直断面図である。 光電変換装置の製造方法を概略的に示す図であって、上部電極の形成工程を概略的に示す垂直断面図である。 第２実施形態に係る光検出素子の構造を概略的に示す垂直断面図である。 第３実施形態に係る光検出素子の構造を概略的に示す垂直断面図である。 電子機器の一具体例である生体認証装置の構成を概略的に示す概念図である
以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
（１）光電変換装置の構成
図１は本発明の一実施形態に係る光電変換装置１１の電気的な構成を概略的に示す。光電変換装置１１は複数の光検出素子１２を備える。光検出素子１２は例えばアレイ状に配列され素子アレイ（素子領域）１３を形成する。ここでは、光検出素子１２は複数行複数列のマトリクスパターンに従って配置される。
光電変換装置１１は複数の走査線１４および複数のデータ線１５を備える。走査線１４は相互に平行に行方向に延びる。１行の光検出素子１２に対して１つの走査線１４が割り当てられる。１つの走査線１４は１行の光検出素子１２に共通に接続される。走査線１４は共通に走査線回路１６に接続される。走査線回路１６は時間軸に従って順番に個々の走査線１４の導通を確保する。データ線１５は相互に平行に列方向に延びる。１列の光検出素子１２に対して１つのデータ線１５が割り当てられる。１つのデータ線１５は１列の光検出素子１２に共通に接続される。データ線１５は共通にデータ線回路１７に接続される。データ線回路１７は時間軸に従って順番に個々のデータ線１５の導通を確保する。こうして個々の光検出素子１２ごとに照射光に応じた電力は検出される。個々の光検出素子１２は１画素に相当する。
図２に示されるように、個々の光検出素子１２はスイッチング素子としての薄膜トランジスター（ＴＦＴ）２１および光電変換素子としてのフォトダイオード２２を備える。ＴＦＴ２１のソース電極２３はデータ線１５に接続される。ＴＦＴ２１のドレイン電極２４にはフォトダイオード２２の一方の電極が接続される。フォトダイオード２２の他方の電極はデータ線１５に並列に配置された定電位線２５に接続される。ＴＦＴ２１のゲート電極２６には走査線１４が接続される。走査線１４からゲート電極２６に電圧が印加されると、ソース電極２３とドレイン電極２４との間で導通が確保される。フォトダイオード２２は、後述されるように、ＰＩＮダイオードとして構成される。フォトダイオード２２は、光電変換を実現する半導体装置の一具体例である。
光検出素子１２は保持容量２７を備える。保持容量２７の一方の電極はＴＦＴ２１のドレイン電極２４に接続され、他方の電極は走査線１４に並列に配置された定電位線２８に接続される。
（２）第１実施形態に係る光検出素子の構造
図３に示されるように、光電変換装置１１は基板３１を備える。基板３１には例えば透明なガラス基板や不透明なシリコン基板が用いられる。基板３１の表面には下地絶縁膜３２が積層される。下地絶縁膜３２は基板３１の表面一面を覆う。下地絶縁膜３２は例えばシリコン酸化膜（ＳｉＯ２）から形成されればよい。基板３１上には光検出素子１２ごとに多結晶シリコンの半導体膜３３が島状に形成される。半導体膜３３は例えば５０ｎｍ程度の膜厚を有する。半導体膜３３は絶縁層３４で覆われる。絶縁層３４は下地絶縁膜３２一面にわたって広がる。絶縁層３４は半導体膜３３上でゲート絶縁膜を形成する。絶縁層３４は例えばＳｉＯ２などの絶縁材料から形成される。絶縁層３４は１００ｎｍ程度の膜厚を有する。
半導体膜３３はチャネル形成領域３６でソース領域３７およびドレイン領域３８に分割される。チャネル形成領域３６に対向する位置で絶縁層３４上にゲート電極３９が形成される。ゲート電極３９は例えばモリブデン（Ｍｏ）などの金属材料で形成される。ゲート電極３９は５００ｎｍ程度の膜厚を有する。絶縁層３４には第１層間絶縁膜４１が積層される。第１層間絶縁膜４１はゲート電極３９を覆う。第１層間絶縁膜４１は例えばシリコン酸化膜といった絶縁材料から形成される。第１層間絶縁膜４１は８００ｎｍ程度の膜厚を有する。
第１層間絶縁膜４１上には導電膜パターン４２が形成される。導電膜パターン４２はソース電極４２ａおよびドレイン電極４２ｂを個別に含む。導電膜パターン４２はＭｏなどの金属材料から形成される。導電膜パターン４２は５００ｎｍ程度の膜厚を有する。ソース電極４２ａの導電材は第１層間絶縁膜４１および絶縁層３４を貫通するコンタクトホール４３を充填する。こうしてソース電極４２ａは半導体膜３３のソース領域３７に接続される。同様に、ドレイン電極４２ｂの導電材は第１層間絶縁膜４１および絶縁層３４を貫通するコンタクトホール４４を充填する。こうしてドレイン電極４２ｂは半導体膜３３のドレイン領域３８に接続される。導電膜パターン４２はソース電極４２ａに接続されるデータ線１５を含む。
第１層間絶縁膜４１上には第２層間絶縁膜４５が積層される。第２層間絶縁膜４５は例えば平坦化膜とパッシベーション膜との積層体から形成される。平坦化膜には例えば膜厚３μｍ程度のアクリル樹脂といった絶縁膜が用いられることができ、パッシベーション膜には例えば膜厚２００ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）といった絶縁材料が用いられることができる。第２層間絶縁膜４５はソース電極４２ａ、ドレイン電極４２ｂおよびデータ線１５に覆い被さる。
第２層間絶縁膜４５上にはフォトダイオード２２が配置される。フォトダイオード２２は下部電極４７を有する。下部電極４７は第２層間絶縁膜４５上に形成される。下部電極４７は、第２層間絶縁膜４５の表面に直交する方向から見た平面視（以下、単に「平面視」という）で決められたパターンに形成される。下部電極４７はＡｌ（アルミニウム）、Ｍｏ（モリブデン）その他の導電材から形成されればよい。
下部電極４７上には下コンタクト層（第１キャリア保有層）４８が配置される。下コンタクト層４８は下部電極４７の表面（上面）に被さって第１界面４９で下部電極４７に接触する。下コンタクト層４８は例えばアモルファスシリコンから形成される。下コンタクト層４８の膜厚は１０ｎｍ〜２００ｎｍであればよい。ここでは、下コンタクト層４８はｎ＋層を形成する。下コンタクト層４８は多数キャリアとして電子を有する。ただし、下コンタクト層４８はｎ＋層に代えてｐ＋層で形成されてもよい。ｐ＋層では多数キャリアとして正孔が含まれる。
下コンタクト層４８上には半導体層（ｉ層）５１が形成される。半導体層５１は平面視で決められた輪郭に区画される。ここでは、半導体層５１の輪郭は円形に象られる。半導体層５１の輪郭は下コンタクト層４８の輪郭に重なる。半導体層５１は例えばマイクロクリスタルシリコンから形成される。したがって、半導体層５１と下コンタクト層４８との界面に沿って半導体層５１および下コンタクト層４８の端面は面一で連続する。半導体層５１の膜厚は４００ｎｍ〜１２００ｎｍであればよい。
第１界面４９の輪郭に沿って第１界面４９の外側で下部電極４７上には絶縁膜５２が配置される。絶縁膜５２は下部電極４７の周縁から周縁の内側に向かって下部電極４７に被さる。絶縁膜５２は下部電極４７上で下部電極４７の輪郭の内側に空間を区画する。この空間内に下コンタクト層４８は配置される。こうして絶縁膜５２は下部電極４７の表面に第１界面４９を仕切る。第１界面４９は平面視で下コンタクト層４８の輪郭よりも内側に輪郭を有する。絶縁膜５２は例えばシリコン窒化膜やシリコン酸化膜で形成されることができる。絶縁膜５２の膜厚は３００ｎｍ〜１０００ｎｍ程度であればよい。
下コンタクト層４８は第１界面４９の外側で下部電極４７上の絶縁膜５２に乗り上げる。こうして下コンタクト層４８上には段差面５３が形成される。こうして段差面５３を有する下コンタクト層４８上に均一な膜厚で半導体層５１が形成されることから、半導体層５１の表面は段差面５３を反映する。半導体層５１の表面には同様に段差面５４が形成される。
第２層間絶縁膜４５上には第３層間絶縁膜５５が積層される。第３層間絶縁膜５５は下コンタクト層４８および半導体層５１に被さる。第３層間絶縁膜５５は例えばシリコン酸化膜やシリコン窒化膜といった絶縁材から形成される。第３層間絶縁膜５５の膜厚は例えば３００ｎｍ〜１０００ｎｍであればよい。半導体層５１上で第３層間絶縁膜５５には開口５６が形成される。開口５６は、段差面５４の内側で窪んで平らな半導体層５１表面に接する空間を区画する。
第３層間絶縁膜５５上には上コンタクト層（第２キャリア保有層）５７が積層される。上コンタクト層５７は例えばアモルファスシリコンから形成される。上コンタクト層５７の膜厚は１０ｎｍ〜２００ｎｍであればよい。上コンタクト層５７は開口５６内に進入する。上コンタクト層５７は開口５６内で半導体層５１の表面に積層される。こうして上コンタクト層５７は半導体層５１との間に第２界面５８を区画する。第２界面５８と第１界面４９との間で半導体層５１および下コンタクト層４８には電流の導通経路が形成される。第２界面５８は平面視で半導体層５１および下コンタクト層４８の輪郭よりも内側に輪郭を有する。ここでは、上コンタクト層５７はｐ＋層を形成する。ただし、下コンタクト層４８にｐ＋層が用いられる場合には、上コンタクト層５７にはｎ＋層が用いられる。
上コンタクト層５７上には上部電極６１が形成される。上部電極６１は平面視で決められたパターンに形成される。上部電極６１はＩＴＯ（酸化インジウムスズ）その他の透明導電材から形成されればよい。上部電極６１の膜厚は例えば１０ｎｍ〜２００ｎｍ程度であればよい。上部電極６１は開口５６内で上コンタクト層５７に重なる。第３層間絶縁膜５５および第２層間絶縁膜４５にはドレイン電極４２ｂに通じるコンタクトホール６２が形成される。上部電極６１はコンタクトホール６２内に延びる。こうして上部電極６１はドレイン電極４２ｂに接続される。
図４に示されるように、フォトダイオード２２では第１界面４９と下コンタクト層４８および半導体層５１の端面との距離ａと、第２界面５８と下コンタクト層４８および半導体層５１の端面との距離ｂとの間に、ｂ＞ａの関係が成立する。このとき、距離ｂと距離ａとの差（ｂ−ａ）は１μｍより大きく３μｍより小さい。また、下部電極４７の表面から測定される絶縁膜５２の膜厚ｃは３００ｎｍ以上である。下コンタクト層４８および半導体層５１は下部電極４７の表面に沿って５μｍ以上２０μｍ以下の長さを有する。
光電変換装置１１では、定電位線２５、２８によってフォトダイオード２２に逆バイアス電圧が印加された状態で、フォトダイオード２２に光が入射される。それによって、ｐ＋層である上コンタクト層５７とｎ＋層である下コンタクト層４８とのｐｎ接合に光り電流が流れ、それに応じた電荷が保持容量２７に蓄積される。複数の走査線１４のそれぞれによってＴＦＴ２１が選択され、データ線１５には光検出素子１２ごとに保持容量２７に蓄積された電荷に対応する信号が順次に出力される。こうして個々の光検出素子１２で受光された光の強度はそれぞれ検出されることができる。
個々の光検出素子１２では、平面視で第１界面４９は下コンタクト層４８および半導体層５１の輪郭よりも内側に輪郭を有し、同時に、平面視で第２界面５８は下コンタクト層４８および半導体層５１の輪郭よりも内側に輪郭を有する。こうして第１界面４９および第２界面５８は下コンタクト層４８および半導体層５１の水平断面に比べて縮小される。その結果、下コンタクト層４８と半導体層５１では電流の導通経路は狭められる。下部電極４７と上コンタクト層５７との間では第１界面４９および第２界面５８の間で電界は強められる。反対に、下コンタクト層４８および半導体層５１の端面に沿って電界は弱められる。その結果、下コンタクト層４８および半導体層５１の端面に沿ってリーク電流は抑制されることができる。
後述されるように、本発明者の検証によれば、フォトダイオード２２では第１界面４９と下コンタクト層４８および半導体層５１の端面との距離ａと、第２界面５８と下コンタクト層４８および半導体層５１の端面との距離ｂとの間に、ｂ＞ａの関係が成立すると、リーク電流は減少する。前述のように、下コンタクト層４８および半導体層５１は絶縁膜５２に乗り上げる。下コンタクト層４８および半導体層５１には段差面５３、５４が形成される。段差では成膜の不均一な成長が発生しやすく、そうした不均一な成長はリーク電流の経路を形成しやすい。したがって、ｂ＞ａの関係が成立すると、上コンタクト層５７は段差から遠ざけられることができる。
特に、距離ｂと距離ａとの差（ｂ−a）が１μｍよりも大きいと、リーク電流は確実に減少する。その一方で、距離ｂと距離ａとの差（ｂ−ａ）が３μｍ以上であると、第１界面４９に対して第２界面５８が縮小しすぎてしまい、実質的な電流経路が狭まりすぎ、下コンタクト層４８および上コンタクト層５７が十分に機能することができない。加えて、下部電極４７上で下コンタクト層４８の膜厚は３００ｎｍ以上であることから、絶縁膜５２は確実に下部電極４７および下コンタクト層４８の間で絶縁を実現することができる。確実に第１界面４９で電流の導通経路は狭められることができる。
下コンタクト層４８は下部電極４７の表面に沿って５μｍ以上２０μｍ以下の長さを有する。すなわち、第１界面４９は５μｍ以上２０μｍ以下の長さを有する。仮に第１界面４９の長さが２０μｍを超えると、絶縁膜５２の介在なしにべた膜で十分に下コンタクト層４８はリーク電流の抑制に寄与することができる。仮に第１界面４９の長さが５μｍを下回ると、フォトダイオード２２は十分な光量で受光することができない。感度は低下してしまう。
半導体層５１は下コンタクト層４８および上コンタクト層５７に対してキャリアの供給源として機能する。こうして半導体層５１はキャリアの移動の感度を高めることができる。いわゆるＰＩＮ構造のフォトダイオード２２は形成されることができる。
（３）検証
本発明者はフォトダイオード２２のサイズと暗電流（リーク電流）との相関関係を検証した。ここでは、半導体層５１は平面視で円形に形成された。半導体層５１の厚さは７００ｎｍであった。素子径は１０μｍ〜５００μｍであった。フォトダイオード２２には５Ｖの逆バイアス電圧が印加された。本発明者は同時に比較例を検証した。比較例では下部電極４７上にべたに下コンタクト層が形成された。したがって、半導体層５１の輪郭に対して下部電極４７および下コンタクト層４８の第１界面４９は半導体層５１の輪郭と同一に規定された。比較例では上コンタクト層５７および半導体層５１の第２界面５８は本実施形態に係るフォトダイオード２２と同様に半導体層５１の輪郭よりも縮小された。図５に示されるように、本実施形態に係るフォトダイオード２２では５．０μｍ以上２０．０μｍ以下の素子径で比較例に比べて暗電流が抑制されることが確認された。本実施形態に係るフォトダイオード２２では比較例に比べてエッジリークの影響が抑制されたことが見出された。なお、第２界面５８が縮小されると、光電変換領域は半導体層５１の径で決められないことから、素子径は、図６に示される分光感度特性で同感度になるように求められた。本検証では素子径は上コンタクト層の径に対して２．８μｍ広がった値であった。図６では、実線で第２界面５８が狭められたフォトダイオードの分光感度が示され、点線で第１界面４９および第２界面５８が半導体層５１と同一のフォトダイオードの分光感度が示される。
次に本発明者はフォトダイオード２２で第１界面４９と下コンタクト層４８および半導体層５１の端面との距離ａを変化させつつ暗電流を測定した。その結果、図７に示されるように、距離ａが１．０μｍ以上であると、暗電流が抑制されることが確認された。なお、この検証では第２界面５８と下コンタクト層４８および半導体層５１の端面との距離ｂは３μｍで固定された。
次に本発明者はフォトダイオード２２で距離ａおよび距離ｂの差（ｂ−ａ）と暗電流との相関関係を検証した。その結果、図８に示されるように、差（ｂ−ａ）が１μｍを超えると、暗電流は減少した。ここでは、距離ａはいずれの測定でも１．０μｍ以上に維持された。
次に本発明者は第１界面４９の縮小の効果を検証した。本発明者は１．５μｍで距離ａを維持しつつ距離ｂを変化させ暗電流を測定した。本発明者は比較例で暗電流を測定した。比較例では第２界面５８は半導体層５１の輪郭に合わせ込まれた。すなわち、距離ａは「０（ゼロ）」で維持された。その結果、図９に示されるように、距離ｂが２．５μｍ以上であると、比較例に比べて急激に暗電流の減少が達成されることが確認された。
次に本発明者は絶縁膜５２の膜厚の効果を検証した。本発明者は絶縁膜５２の膜厚を変化させつつ暗電流を測定した。距離ａは１．５μｍで維持され距離ｂは３．０μｍで維持された。その結果、図１０に示されるように、絶縁膜５２の膜厚が３００ｎｍ以上であると、暗電流は抑制されることが確認された。
（４）光電変換装置の製造方法
次に光電変換装置１１の製造方法を説明する。基板材上で区画ごとに個々の光電変換装置１１が作り込まれる。基板材は基板３１と同一の素材で形成される。基板材は例えばガラス基板ウェハーやシリコンウェハーであればよい。基板材から個々の光電変換装置１１は切り出される。
光電変換装置１１の作り込みにあたって、基板材上で既存の形成方法に従って個々の光検出素子１２ごとにＴＦＴ２１が形成される。ＴＦＴ２１の形成にあたって基板材上には一面に第１層間絶縁膜４１および第２層間絶縁膜４５が積層される。第２層間絶縁膜４５の形成では第１層間絶縁膜４１の表面は膜厚３μｍ程度のアクリル樹脂で平坦化され膜厚２００ｎｍ程度のシリコン窒化膜がＣＶＤ（化学気相成長）法で形成される。その後、第２層間絶縁膜４５上で個々のＴＦＴ２１に関連づけられて光検出素子１２ごとにフォトダイオード２２が形成される。
次にフォトダイオード２２の形成方法を詳述する。図１１に示されるように、まず、第２層間絶縁膜４５上で下部電極４７が形成される。形成にあたって例えばフォトリソグラフィ技術が用いられればよい。下部電極４７は均一な膜厚の導電膜から決められたパターンにパターニングされる。導電膜には例えばアルミニウム膜が用いられることができる。一律な導電膜は例えば蒸着法その他の方法で形成されればよい。
図１２に示されるように、第２層間絶縁膜４５上で一面に絶縁膜５２が積層される。絶縁膜５２はシリコン窒化膜またはシリコン酸化膜から形成される。積層にあたって例えばＣＶＤ法が用いられることができる。下部電極４７上に絶縁膜５２が形成される。絶縁膜５２は決められたパターンでパターニングされる。パターニングに応じて下部電極４７には第１界面４９の予定域６４が区画される。予定域６４は絶縁膜５２で囲まれる。予定域６４では下部電極４７の表面（上面）が露出する。こうして下部電極４７の周縁から内側に向かって絶縁膜５２は被さる。
続いて下部電極４７上で下コンタクト層４８および半導体層５１が形成される。下コンタクト層４８および半導体層５１の形成にあたって、図１３に示されるように、第２層間絶縁膜４５上で一面に下コンタクト層４８の素材膜６５および半導体層５１の素材膜６６が一律に形成される。素材膜６５はＮ＋アモルファスシリコンから形成され、素材膜６６はマイクロクリスタルシリコンから形成される。素材膜６５、６６はＣＶＤ法で連続成膜されればよい。素材膜６５、６６は下部電極４７および絶縁膜５２上に積層される。素材膜６５、６６は第１界面４９の予定域６４に被さる。素材膜６５、６６は均一な膜厚で形成されることから、素材膜６５、６６の表面は絶縁膜５２の表面形状を反映する。こうして素材膜６５、６６には個々の光電変換装置１１ごとに段差面５３、５４が形成される。素材膜６６上にレジスト膜６７が形成される。レジスト膜６７は半導体層５１および下コンタクト層４８の形状を象る。フォトリソグラフィ技術に基づきレジスト膜６７の働きで下コンタクト層４８および半導体層５１は決められたパターンで素材膜６５、６６からパターニングされる。こうして下コンタクト層４８および半導体層５１は形作られる。絶縁膜５２は下部電極４７上で下コンタクト層４８を仕切る。こうして要求とおりに下コンタクト層４８および下部電極４７の間で第１界面４９は形成される。下コンタクト層４８および半導体層５１は平面視で第１界面４９よりも外側に広がる輪郭を有する。
図１４に示されるように、第２層間絶縁膜４５上には一面に第３層間絶縁膜５５が一律に形成される。第３層間絶縁膜５５は例えばシリコン酸化膜またはシリコン窒化膜から形成される。成膜にあたってＣＶＤ法が用いられる。絶縁膜５２、半導体層５１および下コンタクト層４８は第３層間絶縁膜５５に埋もれる。半導体層５１上で第３層間絶縁膜５５に開口５６が形成される。こうして段差面５４の内側で半導体層５１の表面（頂上面）は露出する。
図１５に示されるように、第３層間絶縁膜５５上で上コンタクト層５７が形成される。上コンタクト層５７は一律に形成される。上コンタクト層５７はＰ＋アモルファスシリコンから形成される。上コンタクト層５７はＣＶＤ法で成膜されればよい。開口５６内で上コンタクト層５７は半導体層５１の露出面を塞ぐ。半導体層５１上で上コンタクト層５７は第３層間絶縁膜５５で仕切られる。こうして半導体層５１と上コンタクト層５７との間には第２界面５８が形成される。第２界面５８は平面視で半導体層５１および下コンタクト層４８の輪郭よりも内側に輪郭を有する。
続いて、図１６に示されるように、上コンタクト層５７上に上部電極６１が形成される。上部電極６１は一律な導電膜からパターニングされればよい。導電膜にはＩＴＯ膜が用いられればよい。パターニングにあたって導電膜や上コンタクト層５７はエッチング処理で除去される。上部電極６１および上コンタクト層５７のパターニングに先立って半導体層５１の露出面は第３層間絶縁膜５５および上コンタクト層５７で覆われる。半導体層５１の端面は第３層間絶縁膜５５で保護される。
（５）第２実施形態に係る光検出素子の構造
図１７は第２実施形態に係る光電変換装置のフォトダイオード２２ａを概略的に示す。フォトダイオード２２ａでは下部電極４７上に下コンタクト層（第１キャリア保有層）４８ａが積層される。下コンタクト層４８ａは平面視で下部電極４７の輪郭の外側まで広がる。半導体層５１ａの輪郭は下コンタクト層４８ａの輪郭に重なる。下コンタクト層４８ａは第１界面４９で下部電極４７に接触する。第１界面４９は下コンタクト層４８ａおよび半導体層５１ａの輪郭よりも内側に配置される。その他の構成は前述のフォトダイオード２２と同様である。フォトダイオード２２ａでは第１界面４９と下コンタクト層４８ａおよび半導体層５１ａの端面との距離ａと、第２界面５８と下コンタクト層４８ａおよび半導体層５１ａの端面との距離ｂとの間に、前述と同様にｂ＞ａその他の関係が成立する。したがって、フォトダイオード２２ａでは前述のフォトダイオード２２と同様な作用効果は達成される。
（６）第３実施形態に係る光検出素子の構造
図１８は第３実施形態に係る光電変換装置のフォトダイオード２２ｂを概略的に示す。フォトダイオード２２ｂでは下部電極４７上にｐ型半導体層（第１キャリア保有層）７１が配置される。ｐ型半導体層７１は、前述の下コンタクト層４８と同様に、下部電極４７上で絶縁膜５２によって仕切られる。こうしてｐ型半導体層７１は第１界面７２で下部電極４７に接触する。第１界面７２は平面視でｐ型半導体層７１の輪郭よりも内側に輪郭を有する。ｐ型半導体層７１は第１界面７２の外側で下部電極４７上の絶縁膜５２に乗り上げる。こうしてｐ型半導体層７１上には段差面７３が形成される。第３層間絶縁膜５５はｐ型半導体層７１に被さる。ｐ型半導体層７１には例えばカルコパイライト系の光吸収層が用いられることができる。
第３層間絶縁膜５５上にはｎ型半導体層（第２キャリア保有層）７４が配置される。ｎ型半導体層７４は開口５６内に進入する。ｎ型半導体層７４は開口５６内でｐ型半導体層７１の表面に積層される。こうしてｎ型半導体層７４はｐ型半導体層７１との間に第２界面７５を区画する。第２界面７５と第１界面７２との間でｐ型半導体層７１には電流の導通経路が形成される。第２界面７５は平面視でｐ型半導体層７１の輪郭よりも内側に輪郭を有する。その他の構造はフォトダイオード２２と同様である。フォトダイオード２２ｂでは第１界面７２とｐ型半導体層７１の端面との距離ａと、第２界面７５とｐ型半導体層７１の端面との距離ｂとの間に、前述と同様にｂ＞ａその他の関係が成立する。絶縁膜５２の膜厚ｃに前述の関係が成立する。したがって、フォトダイオード２２ｂでは前述のフォトダイオード２２と同様な作用効果は達成される。ｐ型半導体層７１およびｎ型半導体層７４の間でキャリアの移動は実現される。ＰＩＮ構造のフォトダイオード２２、２２ａに比べて半導体層５１、５１ａは省略されることができる。
（７）電子機器としての生体認証装置
図１９に示されるように、光電変換装置１１は生体認証装置７７に組み込まれて利用されることができる。生体認証装置７７はマイクロレンズアレイ７８を備える。マイクロレンズアレイ７８は例えばマトリクス配列のマイクロレンズ７９で形成される。マイクロレンズアレイ７８には発光基板８１が向き合わせられる。発光基板８１は基板本体８２の表面に形成される発光層８３を備える。発光層８３は例えば有機ＥＬ（エレクトロルミネッセンス）材料から形成される。発光層８３は第１電極層８４および第２電極層８５に挟まれる。第１電極層８４および第２電極層８５から発光層８３に電圧が印加されると、発光層８３は面直方向に発光する。
発光基板８１は遮光基板８６に重ねられる。遮光基板８６は基板本体８７の裏面に形成される遮光層８８を備える。遮光層８８は例えばクロム膜といった金属膜や不透明な樹脂膜などの遮光材から形成される。遮光層８８にはマイクロレンズ７９の光路に対応して開口８９が形成される。遮光基板８６は光電変換装置１１に重ねられる。マイクロレンズ７９で集光された光は個々の光検出素子１２で受光される。
発光基板８１および光電変換装置１１には制御部９１が接続される。制御部９１は発光層８３の発光を制御するとともに光検出素子１２の出力を信号処理する。発光の制御にあたって制御部９１は例えば発光基板８１の第１電極層８４および第２電極層８５に対して電圧の供給を制御する。発光層８３から指ＦＧに光は照射される。光は近赤外線であって例えば７５０〜３０００ｎｍ（好ましくは８００〜９００ｎｍ）の波長を有する。光は指ＦＧの内部に到達すると散乱し、一部は反射光として光検出素子１２に向かう。個々の光検出素子１２は近赤外線光の強度に応じて電気信号を出力する。アレイ状の光検出素子１２の出力に応じて光の画像が形成される。静脈中のヘモグロビンは近赤外線光を吸収することから、画像中で暗い静脈像は描かれることができる。制御部９１にはマイクロプロセッサーユニット（ＭＰＵ）といった演算処理回路が用いられればよい。
制御部９１には記憶部９２および出力部９３が接続される。記憶部９２には特定の識別子の下で静脈像が記憶される。静脈像は光電変換装置１１で取得されて登録される。静脈像は個人個人相違する。記憶部９２には例えばフラッシュメモリーやハードディスクドライブといった不揮発性メモリーが用いられることができる。生体認証にあたって制御部９１は登録された静脈像に撮像された静脈像を照らし合わせる。撮像の静脈像が登録の静脈像に一致すれば、本人認証は達成される。認証完了の出力信号が出力部９３から出力される。撮像の静脈像が登録の静脈像に一致しなければ、本人認証は否定される。認証不良の出力信号が出力部９３から出力される。こうした生体認証装置７７は、入退室管理装置や現金自動預け払い機（ＡＴＭ）、携帯電話やスマートフォンなどの利用者管理その他で利用されることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、光電変換装置１１や光検出素子１２、スイッチング素子、光電変換素子、生体認証装置７７、電子機器等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。
１１ 光電変換装置、２２ 半導体装置（フォトダイオード）、２２ａ 半導体装置（フォトダイオード）、２２ｂ 半導体装置（フォトダイオード）、４７ 下部電極、４８ 第１キャリア保有層（下コンタクト層）、４８ａ 第１キャリア保有層（下コンタクト層）、４９ 第１界面、５１ 半導体層、５１ａ 半導体層、５２ 絶縁膜、５７ 第２キャリア保有層（上コンタクト層）、５８ 第２界面、７１ 第１キャリア保有層（ｐ型半導体層）、７２ 第１界面、７４ 第２キャリア保有層（ｎ型半導体層）、７５ 第２界面、７７ 電子機器（生体認証装置）。

Claims (11)

  1. 基板上に配置される下部電極と、
    前記下部電極上に配置され第１界面で前記下部電極に接触し、一方の多数キャリアを有する第１キャリア保有層と、
    前記第１キャリア保有層上に配置されて前記第１キャリア保有層に対して導通経路を形成する第２界面を区画し、他方の多数キャリアを有する第２キャリア保有層とを備え、
    前記基板の表面に直交する方向から見た平面視で前記第１界面は前記第１キャリア保有層の輪郭よりも内側に輪郭を有し、
    前記平面視で前記第２界面は前記第１キャリア保有層の輪郭よりも内側に輪郭を有し、
    前記第１界面の前記輪郭と前記第１キャリア保有層の前記輪郭との最短距離ａ（ａ≧１μｍ）と、前記第２界面の前記輪郭と前記第１キャリア保有層の前記輪郭との最短距離ｂとの間に、ｂ＞ａの関係が成立することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、距離ｂと距離ａとの差は１μｍよりも大きく３μｍよりも小さいことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、前記第１界面の輪郭に沿って前記第１界面の外側で前記下部電極に被さり、前記下部電極上で前記第１キャリア保有層の一部を支える絶縁膜を備えることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、前記絶縁膜の膜厚は前記下部電極の表面から３００ｎｍ以上であることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、前記第１キャリア保有層は前記下部電極の表面に沿って５μｍ以上２０μｍ以下の長さを有することを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、前記第２界面は前記第１キャリア保有層と前記第２キャリア保有層との間に区画されることを特徴とする半導体装置。
  7. 請求項１〜５のいずれか１項に記載の半導体装置において、前記第１キャリア保有層上に形成されて、前記第２界面で前記第２キャリア保有層に接触する半導体層を備えることを特徴とする半導体装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置を有することを特徴とする光電変換装置。
  9. 請求項１〜７のいずれか１項に記載の半導体装置を有することを特徴とする電子機器。
  10. 基板上に下部電極を形成する工程と、
    前記基板の表面に直交する方向から見た平面視で前記下部電極との第１界面の輪郭よりも外側に広がる輪郭を有し、一方の多数キャリアを有する第１キャリア保有層を前記下部電極上に形成する工程と、
    前記第１キャリア保有層に対して導通経路を形成し前記第１キャリア保有層の輪郭よりも内側に輪郭を有する第２界面を区画し、他方の多数キャリアを有する第２キャリア保有層を前記第１キャリア保有層上で形成する工程と、
    を備え、
    前記第１界面の前記輪郭と前記第１キャリア保有層の前記輪郭との最短距離ａ（ａ≧１μｍ）と、前記第２界面の前記輪郭と前記第１キャリア保有層の前記輪郭との最短距離ｂとの間に、ｂ＞ａの関係が成立することを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、前記第１キャリア保有層の形成にあたって、前記第１界面の予定域を露出させつつ前記下部電極上に絶縁膜を被せる工程と、前記下部電極および前記絶縁膜上に前記第１キャリア保有層の素材膜を積層形成する工程と、決められたパターンで前記素材をパターニングし前記第１キャリア保有層を形作る工程とを備えることを特徴とする半導体装置の製造方法。
JP2013215737A 2013-10-16 2013-10-16 半導体装置およびその製造方法 Expired - Fee Related JP6232914B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013215737A JP6232914B2 (ja) 2013-10-16 2013-10-16 半導体装置およびその製造方法
US14/503,727 US9614115B2 (en) 2013-10-16 2014-10-01 Semiconductor device and method for manufacturing the same
TW103135407A TWI642172B (zh) 2013-10-16 2014-10-13 半導體裝置及其製造方法
CN201410538767.XA CN104576672B (zh) 2013-10-16 2014-10-13 半导体装置及其制造方法
KR20140138232A KR20150044396A (ko) 2013-10-16 2014-10-14 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013215737A JP6232914B2 (ja) 2013-10-16 2013-10-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015079840A JP2015079840A (ja) 2015-04-23
JP6232914B2 true JP6232914B2 (ja) 2017-11-22

Family

ID=52808986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013215737A Expired - Fee Related JP6232914B2 (ja) 2013-10-16 2013-10-16 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9614115B2 (ja)
JP (1) JP6232914B2 (ja)
KR (1) KR20150044396A (ja)
CN (1) CN104576672B (ja)
TW (1) TWI642172B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437324B2 (ja) 1995-04-03 2003-08-18 株式会社中埜酢店 超高酸度食酢の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103425307A (zh) * 2012-05-18 2013-12-04 榕增光电科技有限公司 触控面板的感应电路结构
JP6232914B2 (ja) * 2013-10-16 2017-11-22 セイコーエプソン株式会社 半導体装置およびその製造方法
DE102015116026A1 (de) 2015-09-22 2017-03-23 JENETRIC GmbH Vorrichtung und Verfahren zur direkten optischen Bildaufnahme von Dokumenten und / oder lebenden Hautbereichen ohne abbildende optische Elemente
TWI558985B (zh) * 2015-09-25 2016-11-21 凌巨科技股份有限公司 用於光感測器之光電元件及其製作方法
JP6578930B2 (ja) * 2015-12-18 2019-09-25 セイコーエプソン株式会社 光電変換素子の製造方法、光電変換素子および光電変換装置
CN105550662B (zh) * 2016-01-05 2019-03-15 京东方科技集团股份有限公司 一种指纹识别装置及其制作方法、阵列基板、显示装置
JP6711692B2 (ja) 2016-05-24 2020-06-17 キヤノン株式会社 光電変換装置及び画像読み取り装置
CN105975963B (zh) * 2016-06-30 2019-06-07 京东方科技集团股份有限公司 一种指纹识别基板及其制备方法、显示面板和显示装置
WO2018055704A1 (ja) 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
WO2018169009A1 (ja) * 2017-03-16 2018-09-20 シャープ株式会社 撮像装置およびｘ線撮像装置
CN109817737B (zh) * 2019-02-19 2021-12-07 京东方科技集团股份有限公司 光电器件及其制备方法、指纹识别模组和电子设备
CN118748896A (zh) * 2019-04-17 2024-10-08 株式会社日本显示器 检测装置
CN110335876A (zh) * 2019-04-29 2019-10-15 上海天马微电子有限公司 放射线图像检测面板及其制作方法、放射线图像检测装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233871A (ja) * 1987-03-24 1988-09-29 Fujitsu Ltd 自動紙厚検知機構
JPH01273351A (ja) * 1988-04-26 1989-11-01 Ricoh Co Ltd 完全密着型イメージセンサー
JPH05145054A (ja) * 1991-08-23 1993-06-11 Fuji Xerox Co Ltd フオトダイオードおよびそれを用いたイメージセンサ
JP2006041115A (ja) * 2004-07-26 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
JP4809715B2 (ja) * 2005-05-20 2011-11-09 株式会社半導体エネルギー研究所 光電変換装置及びその作製方法、並びに半導体装置
EP1724844A2 (en) * 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
US20090278121A1 (en) * 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof
JP5439984B2 (ja) * 2009-07-03 2014-03-12 ソニー株式会社 光電変換装置および放射線撮像装置
JP2011077184A (ja) * 2009-09-29 2011-04-14 Fujifilm Corp 検出素子
US8680641B2 (en) * 2010-02-19 2014-03-25 University Of Iowa Research Foundation System and method of planar processing of semiconductors into detector arrays
JP2012039004A (ja) * 2010-08-10 2012-02-23 Sony Corp 光電変換素子およびその製造方法
JP6232914B2 (ja) * 2013-10-16 2017-11-22 セイコーエプソン株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437324B2 (ja) 1995-04-03 2003-08-18 株式会社中埜酢店 超高酸度食酢の製造方法

Also Published As

Publication number Publication date
US20150102449A1 (en) 2015-04-16
TWI642172B (zh) 2018-11-21
CN104576672B (zh) 2019-01-18
US9614115B2 (en) 2017-04-04
JP2015079840A (ja) 2015-04-23
CN104576672A (zh) 2015-04-29
TW201517255A (zh) 2015-05-01
KR20150044396A (ko) 2015-04-24

Similar Documents

Publication Publication Date Title
JP6232914B2 (ja) 半導体装置およびその製造方法
CN210349840U (zh) 光学传感器
US9634174B2 (en) Photoelectric conversion apparatus and electronic device
KR100428405B1 (ko) 포토센서 어레이 및 그 제조방법
US20180373915A1 (en) Self-Luminous Display Pixel
CN110808272B (zh) 一种显示面板及其制备方法、显示装置
KR102788683B1 (ko) 광 센서 및 광 센서를 포함하는 표시 장치
JP6451059B2 (ja) 光電変換装置、光電変換装置の製造方法及び電子機器
US12453196B2 (en) Display panel for processing biometrics using TFT photodetectors integrated thereon
CN101325226A (zh) 光传感器元件和使用它的光传感器装置、图像显示装置
CN108447937B (zh) 一种感光组件、指纹识别面板及装置
KR102555861B1 (ko) 광학 촬상 디바이스
KR20190124963A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US20170236856A1 (en) Imaging panel, method of producing imaging panel, and x-ray imaging device
US11133345B2 (en) Active matrix substrate, X-ray imaging panel with the same, and method of manufacturing the same
KR102697325B1 (ko) 광 센서, 광 센서의 제조 방법 및 광 센서를 포함하는 표시 장치
CN106486507A (zh) 成像器件和制造成像器件的方法
JP6578930B2 (ja) 光電変換素子の製造方法、光電変換素子および光電変換装置
US20120001292A1 (en) Method for producing solid state imaging device and solid-state imaging device
CN107145854B (zh) 阵列基板及其制作方法、指纹识别装置
JP2015079855A (ja) 半導体装置およびその製造方法
JP6736315B2 (ja) 受光素子を有する半導体装置
JP6463637B2 (ja) 光検出装置及び光検出装置の製造方法
KR20160070250A (ko) 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
WO2024195434A1 (ja) 光検出装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6232914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees