JP6232950B2 - 発光モジュール - Google Patents

Description

本発明は、発光モジュールに関する。

特許文献１には、光ファイバ又はその他の導波路にレーザ光を整合させる光学アセンブリに関する技術が開示されている。この光学アセンブリは、４チャンネル分のレンズとレーザ光源とを備えており、複数のレンズによって合焦される光を出射する。この光学アセンブリでは、光導波路及びレーザ光源が共通キャリアに装着され、少なくとも１つのレンズがホルダに装着される。このホルダは、共通キャリアの一体部分を構成しており初期状態において自由動作可能となっている。この光学アセンブリでは、マイクロメカニカル技術を用いてレンズとホルダの位置を調整し、次に一体のヒータを用いて半田でホルダを所定の位置に固定させる。

米国特許第８，３４６，０３７号公報

互いに波長が異なる光信号を出射する複数のレーザダイオード（以下「ＬＤ」という）が集積実装された発光モジュール（ＴＯＳＡ：Transmitter Optical Sub-Assembly）では、ＬＤを駆動するための集積回路（ＩＣ）等の能動部品、又はキャパシタ及びインダクタ等の受動部品の実装設計が重要となる。特に、１００Ｇｂｐｓの光信号を送受信するＣＦＰに対し、ＣＦＰ２又はＣＦＰ４といった規格では小型化の要求が進んでおり、それぞれ体積がＣＦＰの半分又は１／４程度となるＣＦＰ２又はＣＦＰ４に対応するためには、発光モジュール及び受光モジュールも小型集積化を行うことが望まれる。

一方、１０Ｇｂｐｓを超える高速動作を実現させるためには、ＬＤ及びＩＣ等の部品のそれぞれを電気的に接続し高速信号を伝搬するワイヤが極力短くなるように実装を行わなければならない。仮に長いワイヤで電気的接続を行った場合、ワイヤのインダクタンス成分によって特性インピーダンスが大きくなり、特性インピーダンスの不整合点で生じる電気信号の反射などの影響により伝送特性が不安定になり、高速動作に必要かつ十分な帯域を確保できなくなるという問題を生じさせる。

本発明は、このような問題点に鑑みてなされたものであり、所望の高周波特性を実現するために必要な伝送線路設計を満足しつつ、限られたスペースで高密度に能動部品及び受動部品を配置可能とする実装設計を実現させた発光モジュールを提供することを目的とする。

本発明の一形態による発光モジュールは、互いに異なる波長の信号光を出射する複数のレーザダイオードと、複数のレーザダイオードを駆動するドライバＩＣと、複数のレーザダイオードのそれぞれにバイアス電流を供給する配線上に直列に配置された複数のインダクタと、複数のインダクタを搭載するインダクタキャリアと、インダクタキャリアとドライバＩＣとの間に位置するスペーサと、を備え、スペーサはドライバＩＣに搭載されており、インダクタキャリアはスペーサに搭載されている。

本発明による発光モジュールによれば、所望の高周波特性を実現するために必要な伝送線路設計を満足しつつ、限られたスペースで高密度に能動部品及び受動部品を配置可能とする実装設計を実現させることができる。

本発明に係る発光モジュールの一実施形態を示す斜視図である。 図１とは反対側から見た発光モジュールを示す斜視図である。 （ａ）は図１の発光モジュールを示す平面図、（ｂ）は図１の発光モジュールを示す側面図である。 図１の発光モジュールにおける回路ブロック図である。 図１の発光モジュールの内部における部品配置を示す図である。 図５における主要部を拡大させた図である。 図６の部品配置を実装する途中の状態を示す図である。 図５の主要部における横断面を示す図である。 図５の主要部を更に拡大させた図である。 図１の発光モジュール内部におけるワイヤリングを示す側面図である。 図１の発光モジュールの主要部を示す断面斜視図である。 図１の発光モジュールの主要部を示す断面斜視図である。

以下、添付図面を参照しながら本発明による発光モジュールの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

まず、図１に示されるような発光モジュール１において、高速動作に必要な高周波特性を実現させるためには、伝送線路の特性インピーダンスを整合させる設計が必要となる。伝送線路の設計では、マイクロストリップライン及びコプレナーラインを用いて伝送線路の特性インピーダンスが５０Ω、又は差動ラインを用いて伝送線路の特性インピーダンスが１００Ωとなるように配線幅及び基板厚みを設計する。

しかしながら、筐体２の伝送線路と筐体２の内部におけるＩＣの伝送線路とは電極パッドを介してボンディングワイヤを用いて電気的に接続されることが多いので、ボンディングワイヤ長に依存したインダクタンス成分が大きくなり、特性インピーダンスを５０Ωに整合させることが困難である。例えば、径が５０μｍの金線では１ｍｍの長さで約１ｎＨのインダクタンスを有する。よって、ワイヤの長さが極力短くなるように部品の配置を工夫して、特性インピーダンスの不整合箇所が少なくなるように実装設計を行うことが必要である。

また、単一チャンネルのみの信号を伝送する発光モジュールにおいては、筐体２の中央部付近に伝送線路を配置しても周囲に十分な実装空間を確保できるため実装設計上の制約は少なかった。しかしながら、複数チャンネル（例えば４チャンネル）の信号を伝送する発光モジュール１では、筐体２におけるＩＣの入力端子及びＩＣの出力端子と後述するＬＤ１１（図４参照）の配線をワイヤリングで行うので、それぞれのワイヤの長さが短くなるように部品を配置する必要がある。ここで、ＩＣの電源端子、バイパスコンデンサ、及びＩＣ制御端子は、筐体２の幅方向からＲＦ信号系の配線を回り込むようにして、配線されている。

図１は本実施形態に係る発光モジュール１を蓋体７側（以下「一方側」とすることもある）から見た斜視図、図２は発光モジュール１を蓋体７の反対側に位置する放熱面８側（以下「他方側」とすることもある）から見た斜視図、図３（ａ）は発光モジュール１の平面図、図３（ｂ）は発光モジュール１の側面図、である。図１〜図３に示されるように、本実施形態の発光モジュール１は、上述した筐体２と、フランジ付き円柱状の光結合部３とを有する。筐体２における光結合部３の反対側の側面２ａには、ＲＦ信号用のリードピンであるＲＦ端子４と、ＤＣ信号用のリードピンであるＤＣ端子５とが集中して配置されている。ＲＦ端子４及びＤＣ端子５は、筐体２の幅方向にそれぞれ複数並ぶように配置されている。

なお、例えばＣＦＰ２規格及びＣＦＰ４規格では、発光モジュール１が隣接する受光モジュール（ＲＯＳＡ：Receiver Optical Sub-Assembly）と干渉するので、筐体２の他の側面２ｂ（光結合部３が設置される側面２ｃに接続する両側の側面２ｂ）にＲＦ端子４及びＤＣ端子５を設けることは困難である。従って、ＲＦ端子４とＤＣ端子５は、筐体２の長手方向における筐体２の一端のみに配置されている。

図４及び図５に示されるように、発光モジュール１では、筐体２内に、複数のＬＤ（レーザダイオード、発光素子）１１と、ＬＤ１１を駆動するドライバＩＣ２３を含む集積回路等の能動部品と、複数のインダクタ１２等の受動部品と、各ＬＤ１１に対応した個数のＰＤ（Photo Diode：受光素子）１４と、各ＬＤ１１が出射する光を合波する光合波器（Optical Multiplexer）１５と、複数のレンズ１６等の光学部品と、温調素子（ＴＥＣ）１７と、サーミスタ（温測抵抗体）１８等が実装される。

また、図１〜図３に示されるように、筐体２には、各部品が実装された筐体２の内部を気密封止するために、筐体２の内部を窒素に置換した後に蓋体７がシーム溶接によって接合される。筐体２の内部で光合波器１５によって合波された光は、ＲＦ端子４及びＤＣ端子５を有する筐体２の側面２ａの反対側の側面２ｃに設けられたサファイア窓を透過し、レンズ及びアイソレータを介して光結合部３に内蔵されたスタブの光ファイバに光結合される。

光結合部３は、スリーブカバー１９とジョイントスリーブ２０とを含んでいる。スリーブカバー１９内に、外部ファイバの先端に保持されているフェルールを収納するスリーブを有する。スリーブ及びジョイントスリーブ２０は、光結合が最適に行われるように３軸調芯された後、ＹＡＧ溶接によって筐体２に接合される。筐体２には、銅タングステン合金（ＣｕＷ）等の熱伝導率が高い材料で形成された放熱面８と、ＲＦ端子４及びＤＣ端子５を有する側壁セラミック部（多層セラミック層）２２と、が設けられている。また、筐体２の内部において、上記の放熱面８上には温調素子１７が実装されている（図８参照）。

側壁セラミック部２２は、複数のセラミック層２２ａが積層された多層セラミック構造を有しており、各セラミック層２２ａに配線が形成されている。また、側壁セラミック部２２は、各セラミック層２２ａを貫通して形成されて電気接続を行うために設けられたビアを有している。この配線に筐体２の内部の配線が通されて、その配線は筐体２の外部に設けられたＲＦ端子４及びＤＣ端子５に接続される。

側壁セラミック部２２の一方側の面２２ｂには、電源用又は制御信号用のＤＣ端子５が形成されており、他方側の面２２ｃに高速変調信号用のＲＦ端子４が形成されている。放熱面８は、筐体２の内部で生じた熱を効率よく拡散させるため、例えばＣｕＷのような熱伝導率が高い材料で形成されている。また、放熱面８は、発光モジュール１の筐体２が搭載される光トランシーバの金属筐体に対して熱抵抗が小さくなるように、光トランシーバに対して放熱シート等を介して接続される。

図４は、本実施形態に係る発光モジュール１の機能ブロック図を示している。図４に示されるように、発光モジュール１では、互いに異なる波長の信号光を出射する４個のＬＤ１１が搭載されており、各ＬＤ１１から出射された光を１つに束ねる光合波器１５が設けられている。以下、本実施形態では発光モジュール１が４チャンネルであるものとして説明するが、実際は４チャンネルに限定されない。

図４及び図５に示されるように、発光モジュール１の内部には温調素子（ＴＥＣ：Thermo-Electric Controller）１７が搭載されており、温調素子１７の上に、ドライバＩＣ２３と、４個のＬＤ１１と、４個のモニタ用のＰＤ１４と、光合波器１５と、サーミスタ１８とが搭載される。ＬＤ１１、インダクタ１２、ＰＤ１４及びレンズ１６は、筐体２の幅方向に並ぶようにそれぞれ４個ずつ設けられている。サーミスタ１８は、レンズ１６の片側に１個設けられている。なお、サーミスタ１８は、ＤＣ端子数に制約が無ければ、レンズ１６の両側に配置しても良い。

図４に示されるように、ＲＦ端子４としては、チャンネル毎に差動の入力を行う端子４ａが例えば合計８本設けられる。一方、ＤＣ端子５としては、ＬＤ１１へのバイアス電流の供給を行う４本の端子５ａと、温調素子１７への電源供給端子である２本の端子５ｂと、サーミスタ１８用の２本の端子５ｃと、ドライバＩＣ２３用の電源端子である１本の端子５ｄと、ドライバＩＣ２３における制御・通信用の端子である２本の端子５ｅと、複数のグラウンド端子とが設けられる。このように、４チャンネルの発光モジュール１では、１チャンネルで構成される発光モジュールに比べて大幅に端子の数が増大する。従来の発光モジュールでは４個のＰＤ１４の出力もＤＣ端子５としていたが、ＤＣ端子数の制約により、ＰＤ１４の出力をドライバＩＣ２３でデジタル値に変換した上で、制御・通信用の端子５ｅを用いて出力している。

図５は発光モジュール１の内部における部品配置を示す図であり、図６はドライバＩＣ２３付近を拡大させた図であり、図７は部品の実装途中の状態を示す図であり、図８は発光モジュール１の主要部における横断面を示す図である。図８に示されるように、ＲＦ端子４はＤＣ端子５に対して反対側の面２２ｃに設けられている。また、側壁セラミック部２２におけるＲＦ端子４が設けられるセラミック層２２ａとＤＣ端子５が設けられるセラミック層２２ａは、筐体２の長手方向側に突出している。そして、段付き構造となったセラミック層２２ａにおける一方側の面２２ｂにＤＣ端子５が設けられ他方側の面２２ｃにＲＦ端子４が設けられている。

図５〜図８に示されるように、ＤＣ端子５からの配線（側壁セラミック部２２の面２２ｂ上の配線）は、その高さを維持しつつ筐体２内に導かれ、筐体２内のＤＣ端子２４と接続している。温調素子１７用の配線１７ａは、ビアを介して側壁セラミック部２２の下から２段目まで引き回された設計となっている。ＤＣ端子２４は、ワイヤボンディングによって、インダクタ１２を搭載するインダクタキャリア２５上の電極パッド２５ａと、キャパシタ２６上の電極パッド２６ａと、キャパシタ２６を搭載する配線基板２７上の電極パッド２７ａに接続される。

筐体２の内部におけるＤＣ端子２４の高さは、接続先である、インダクタキャリア２５上の電極パッド２５ａ、キャパシタ２６上の電極パッド２６ａ、及び配線基板２７上の電極パッド２７ａのいずれよりも高くなっている。ＤＣ端子２４から引き出されたボンディングワイヤＢ４のＤＣ端子２４に対する角度は鋭角となっている。また、各ボンディングワイヤＢ４は、インダクタキャリア２５の電極パッド２５ａ、キャパシタ２６の電極パッド２６ａ、及び配線基板２７の電極パッド２７ａのそれぞれに対して垂直に伸びている。

ＲＦ端子４からの配線（側壁セラミック部２２の面２２ｃ上の配線）は、高速信号を伝搬する配線である。この配線は、その高さを維持しつつ筐体２内に導かれ、筐体２内のＲＦ端子２９と接続している。このように、高速信号を伝搬する配線を、ビアなどを介さず同一平面上に設計することで、特性インピーダンスの不整合が生じ難く、良好な高周波特性を実現することができる。このＲＦ端子２９は、ワイヤボンディングによって、ドライバＩＣ２３上の電極パッド２３ａに直接接続される。

図８に示されるように、筐体２の内部におけるＲＦ端子２９の高さは、ドライバＩＣ２３上の電極パッド２３ａの高さと比較して、実質的に等しいか、又はボールボンディングを行うために僅かに低くなっている。ＲＦ端子２９及び電極パッド２３ａでは、まず、電極パッド２３ａに対し第１のボンディングを行い、ボンディングワイヤＢ１を引き出しつつ、ＲＦ端子２９上にボンディングヘッドを移動させて、ＲＦ端子２９に第２のボンディングを行う。上述したようにＲＦ端子２９の高さがドライバＩＣ２３の電極パッド２３ａよりも僅かに低い場合、上記のボンディングワイヤＢ１を引き出す動作をスムーズに行うことが可能となる。

ドライバＩＣ２３上の電極パッド２３ａから引き出されたボンディングワイヤＢ１は、斜め上方に伸びている。また、側壁セラミック部２２上のＲＦ端子２９に接続し、その接触角度は、電極パッド２３ａに対する角度よりも僅かに大きい。このように、ＲＦ端子２９と電極パッド２３ａとを接続するボンディングワイヤＢ１は、ドライバＩＣ２３の電極パッド２３ａから若干斜め上方に伸びると共にＲＦ端子２９からも斜め上方に伸びている。ＲＦ端子２９の高さをドライバＩＣ２３の電極パッド２３ａよりも僅かに低くすることによって上記のようにボンディングワイヤＢ１を接続することが可能となる。

また、ドライバＩＣ２３の信号出力用の電極パッド２３ｂは、ＬＤ１１の電極パッド１１ａとワイヤボンディングによって接続され、ＬＤ１１における電極パッド１１ａの高さは、ドライバＩＣ２３における電極パッド２３ｂの高さと比較して僅かに低くなっている。よって、ドライバＩＣ２３とＬＤ１１とを接続するボンディングワイヤＢ２を、プル強度（電極パッド１１ａと電極パッド２３ｂにボンディングされたボンディングワイヤＢ２における接着強度の指標）を確保しつつ、ボンディングワイヤＢ２の長さを最短にすることが可能となる。

図６〜図８に示されるように、筐体２の内部では、放熱面８の内面に温調素子１７が搭載されている。温調素子１７上にはキャリア３２が搭載されており、キャリア３２上にはＩＣキャリア３０、ＬＤサブマウント３１及びサーミスタ用基板３６が搭載されている。ＩＣキャリア３０上にはドライバＩＣ２３及び配線基板２７が搭載されており、ＬＤサブマウント３１上にはＬＤ１１が搭載されている。ドライバＩＣ２３上にはスペーサ２８が搭載されており、スペーサ２８上にはインダクタキャリア２５が搭載されており、更にインダクタキャリア２５上にはインダクタ１２が搭載されている。

ＬＤサブマウント３１は、ドライバＩＣ２３における側壁セラミック部２２の反対側に配置されており、キャリア３２上で筐体２の幅方向に並ぶように２個設けられている。各ＬＤサブマウント３１上には２個のＬＤ１１が筐体２の幅方向に並ぶように搭載されている。また、配線基板２７はドライバＩＣ２３の両脇に２個配置されており、配線基板２７における側壁セラミック部２２の反対側にサーミスタ用基板３６が１個配置されている。

また、例えば、スペーサ２８は厚さが３５０μｍのＳｉ製もしくはＡｌＮ製、インダクタキャリア２５は厚さが３５０μｍのＳｉＯ２製、ドライバＩＣ２３を搭載するＩＣキャリア３０は厚さが３００μｍのＡｌＮ製、ＬＤ１１を搭載するＬＤサブマウント３１とレンズ１６等の部品を搭載するキャリア３２は厚さが４５０μｍのＡｌＮ製、である。スペーサ２８はドライバＩＣ２３の上方に配置されるが、ドライバＩＣ２３の上面に設けられた集積回路の特性に悪影響を及ぼさないよう、ドライバＩＣ２３の線膨張係数と近い材料であることが好ましい。インダクタキャリア２５にはインダクタ１２を実装するための電極パターンが配置されるが、この電極パターンの面積とインダクタキャリア２５の材料に依存する比誘電率とによって生じる寄生容量が発生する。寄生容量が大きいと高周波特性に悪影響を与えるため、インダクタキャリア２５の材料は比誘電率が低いＳｉＯ_２であることが好ましい。一方、ＩＣキャリア３０及びＬＤサブマウント３１は、ドライバＩＣ２３及びＬＤ１１から生じる熱を効率よく拡散するため、熱伝導率の高い材料が好ましい。キャリア３２も同様に熱伝導率が高い材料を用い、ドライバＩＣ２３及びＬＤ１１から生じた熱を拡散させて、温調素子１７に対して温度勾配が少なくすることが好ましい。

また、図５に示されるように、ＬＤ１１は４チャンネル分が実装されており、各ＬＤ１１が出射した光は、１個又は複数個のレンズ１６を介して光合波器１５に入射される。そして、光合波器１５によって４チャンネルの光信号が１本に束ねられ合波されてから出射される。モニタ用のＰＤ１４は、光路における光合波器１５の手前側に設置されており、各ＰＤ１４は、各ＬＤ１１から出射された光のパワーをモニタするために用いられる。光合波器１５から出射された光は、１個又は複数個のレンズ３３を介して光結合部３に内蔵されるスタブの光ファイバで結合され、光結合部３のスリーブカバー１９に光コネクタを挿入することによって発光モジュール１からの光の伝送が可能となる。なお、ＬＤ１１から上記のスタブの間には、光ファイバの端面等からの反射戻り光を抑制させるためのアイソレータを配置してもよい。

ところで、ドライバＩＣ２３上に設けられた電極パッド２３ａに対しては図５〜図８の紙面右側から高速変調信号の入力がなされ、ドライバＩＣ２３上に設けられた電極パッド２３ｂからは図５〜図８の紙面左側に向かって高速変調信号の出力（ＬＤ１１への信号の入力）がなされる。図５〜図７の紙面上側及び紙面下側には、電源用、ＰＤ１４用、及び制御・通信用の端子等が配置される。

発光モジュール１において、ＲＦ信号は、各チャネルの差動信号として入力される。側壁セラミック部２２におけるＲＦ信号の配線は、Ｇ、Ｓｉｇ＋、Ｓｉｇ−、Ｇの４本１組の配置で設けられており、４本１組のチャネルが４個含まれている。一方、ドライバＩＣ２３上の電極パッド２３ａについてはＳｉｇ＋とＳｉｇ−との間にＧＮＤパッドが形成されている。このドライバＩＣ２３のＧＮＤパッドは、ワイヤボンディングではなくドライバＩＣ２３上で結線されることによって接続が実現されている。また、側壁セラミック部２２におけるＲＦ信号の配線は、Ｇ、Ｓｉｇ＋、Ｇ、Ｓｉｇ−、Ｇの５本１組の配置で設けても良い。その場合、ドライバＩＣ２３の電極パッド２３ａに対してそのまま結線することができる。

図６及び図７に示されるように、ドライバＩＣ２３の電極パッド２３ａからドライバＩＣ２３の一辺に沿うように形成されたＬＤドライバ回路２３ｄに信号が供給される。なお、ドライバＩＣ２３におけるチップ内の他の箇所にはデジタル回路等の制御部が形成されている。上記のＬＤドライバ回路２３ｄで増幅された駆動信号は、ドライバＩＣ２３の左辺に形成された出力用の電極パッド２３ｂからボンディングワイヤＢ２を介してＬＤ１１に供給される。このようにドライバＩＣ２３からは、各ＬＤ１１に直接ボンディングワイヤＢ２が伸ばされている。

ＬＤ１１は、ｎ−ｔｙｐｅ基板上に活性層を形成した端面発光型のＬＤである。ここで、ｎ基板を採用するＬＤはエピダウンで（基板側が上側、活性層及び他のエピ成長層が下側となるように）実装され、ｎ基板側を信号用、ｐ層側をＧＮＤもしくはＶｃｃ用として用いるのが通常である。しかしながら、ＬＤ１１は、基板のｎ電極（アノード）をチップ内部でビアホール等によりｐ層側に持ち上げることによって、ｎ基板側を実装する形態であっても、チップ表面にｎ電極及びｐ電極（カソード）の両方が設けられている。これは、ＬＤ１１をいわゆるシャント駆動する所以である。シャント駆動ではｐ側に駆動信号を入力しｎ側をＧＮＤもしくはＶｓｓとして用いるからである。ドライバＩＣ２３から引き出された２本のボンディングワイヤＢ２のうち一方はＬＤ１１のアノードに他方はＬＤ１１のカソードにそれぞれ接続されるが、図８に示されるように、上記２本のボンディングワイヤＢ２は共にＬＤ１１のチップ表面に形成された電極パッド１１ａに接続される。

また、図１０及び図１１に示されるように、ＬＤ１１のアノードに接続されるＬＤサブマウント３１上の電極パッド（中継パッド）３１ａには、インダクタキャリア２５上に実装されたインダクタ１２からの接続がなされる。インダクタキャリア２５上には、各チャンネルに対応した４本の配線２５ｂが設けられており、その途中にチップインダクタであるインダクタ１２が実装される。また、上記のように、ＬＤサブマウント３１が電極パッド３１ａを備えているので、インダクタ１２から供給されるバイアス電流は、上記の電極パッド３１ａを介してＬＤ１１に供給される。

また、ＬＤ１１の駆動はシャントドライブと称される形式で行われ、ＬＤ１１に対して並列にＳＷ−Ｔｒ（スイッチングトランジスタ）が接続されている。このＳＷ−ＴｒがＯｎ／Ｏｆｆされることにより、ＬＤ１１に流れる電流がＳＷ−Ｔｒに分流される。このように分流される構成がシャント（分流）形式と称される。ＬＤ１１とＳＷ−Ｔｒとの並列回路には、インダクタ１２を介してバイアス電流が供給される。

インダクタキャリア２５上に実装されるインダクタ１２は、上述したバイアス電流をＬＤ１１に供給するためのインダクタである。また、上述したＳＷ−Ｔｒのスイッチング特性がバイアス電流源に影響しないように大きなインダクタンスを必要とするためインダクタ１２のサイズが大きくなるので、発光モジュール１では如何にこのインダクタ１２を実装するかが重要となる。そこで、本実施形態では、ドライバＩＣ２３の上方に空間を設けており、ドライバＩＣ２３の上部空間に余裕を持たせている。

また、本実施形態では、上記のようにシャントドライブ回路を用いることによって消費電力を抑えることが可能となっているので、ドライバＩＣ２３の放熱対策としてドライバＩＣ２３の上部空間等のレイアウトを考慮する必要性は小さい。また、温調素子１７の上部に位置するキャリア３２がＬＤサブマウント３１とＩＣキャリア３０とを搭載し、ドライバＩＣ２３はＩＣキャリア３０に搭載されている。よって、ドライバＩＣ２３は、ＩＣキャリア３０及びキャリア３２を介して温調素子１７によって冷却されるので、ドライバＩＣ２３に対する適切な温度環境が実現されている。

また、ドライバＩＣ２３の上方でインダクタ１２が実装されており、インダクタ１２からＬＤサブマウント３１上の電極パッド３１ａまでのボンディングワイヤＢ３の長さはドライバＩＣ２３の入出力に係るボンディングワイヤＢ２の長さよりも長い。このようにインダクタ１２からＬＤサブマウント３１上の電極パッド３１ａまでのボンディングワイヤＢ３の長さは筐体２の部品配置によって長くなっているが、このことによって動作上の問題は発生しない。そもそも、上記のボンディングワイヤＢ３は、インダクタ１２に向けての配線でありインダクタンスが必要とされる箇所の配線である。このボンディングワイヤＢ３としては、寄生抵抗を増加させない程度の細径のものを採用することが好ましい。なお、ボンディングワイヤを細径にすればするほど、その寄生インダクタンスは大きくなる。

図１１及び図１２に示されるように、ドライバＩＣ２３の周辺には、電源のパスコンデンサ等として用いられるキャパシタ２６、及びＬＤ１１に供給するバイアス電流の配線上に設置されるインダクタ１２等の受動部品が配置される。また、４チャンネルのモニタ用ＰＤ１４の配線Ｌ１、サーミスタ１８の配線Ｌ２、及び制御・通信用の配線等は、筐体２の内部の実装部品を介して筐体２のＤＣ端子２４に電気的に接続されている。なお、各部品からＤＣ端子２４に直線的にワイヤリングで接続できないため、コンデンサ用の実装面を有し内層に配線を引き回した構造を有する配線基板２７を用いて電気接続が行われる。この配線基板２７を用いることによって、各ワイヤが交差することを回避した電気配線を実現させることができる。

また、筐体２の内部における放熱面８上には温調素子１７が実装されており、温調素子１７の上面に、筐体２の内部における全ての部品を搭載するための実装基板であるキャリア３２が配置される。キャリア３２の側壁セラミック部２２側には、ドライバＩＣ２３を実装するためのＩＣキャリア３０が搭載される。ＩＣキャリア３０上には、ドライバＩＣ２３及び配線基板２７が配置される。また、ドライバＩＣ２３上方の上部空間を有効利用するため、ドライバＩＣ２３の上方にインダクタ１２が配置される。

図８に示されるように、ドライバＩＣ２３上でワイヤリングの干渉等が生じないようにするために、ドライバＩＣ２３の上方には、ドライバＩＣ２３の上面に位置するスペーサ２８を介してインダクタキャリア（インダクタ実装基板）２５が配置されている。インダクタキャリア２５上にはインダクタ１２が４チャンネル分実装されている。また、筐体２内では、筐体２の内部のＤＣ端子２４からインダクタキャリア２５上の入力配線にボンディングワイヤＢ４によってワイヤリングされ、インダクタ１２を介してボンディングワイヤＢ３を用いてＬＤ１１にワイヤリングを行うことによって電気的な接続が実現される。

インダクタ１２からＬＤ１１の電極パッド１１ａまでの配線には、ドライバＩＣ２３から出力される高速変調信号の一部が流れ込むため、インダクタキャリア２５に設けられたインダクタ実装用の電極パッド２５ａが寄生容量として高周波信号のリークに影響するという問題がある。そこで、インダクタキャリア２５における電極パッド２５ａのサイズを実装可能な範囲で小さく設計する必要がある。また、電極パッド２５ａが配置される基材の比誘電率が小さい方が寄生容量を抑制することができるため、電極パッド２５ａの材料としては、セラミックよりも比誘電率が小さい石英又はテフロン（登録商標）等の材料を用いることが好ましい。

図１２に示されるように、筐体２に含まれる側壁セラミック部２２について、筐体２の内部のＲＦ端子２９は、筐体２の外部のＲＦ端子４が配置される面２２ｃに対向する面２２ｄに形成されている。すなわち、筐体２の外部におけるＲＦ端子４を形成するセラミック層２２ａと、筐体２の内部におけるＲＦ端子２９を形成するセラミック層２２ａとは異なっており、かつＲＦ端子４を形成する面２２ｃとＲＦ端子２９を形成する面２２ｄとが対向している。

ＲＦ端子２９から延びるＲＦ配線としては、マイクロストリップライン又はコプレナーラインといった伝送線路を用いて特性インピーダンスが単相の場合は５０Ω、差動の場合は１００Ωとなるように設計するのが好ましい。また、筐体２の外部のＲＦ端子４と筐体２の内部のＲＦ端子２９のように、伝送線路を表裏反転した同一面上に形成することで、異なる面上に形成した場合には必要となるビアを用いた配線が不要となり、ビアの部分で生じる特性インピーダンスの乱れを無くすことができる。

ところで、仮に図９に示されるドライバＩＣ２３のＤＣ端子２３ｅが図９の紙面における上下方向に沿って配置されているとすると、ＤＣ端子２３ｅを筐体２のＤＣ端子２４に直接接続する際にクロスワイヤ等の懸念が生じるので設計が困難になる。また、ＣＦＰ規格等、発光モジュールのサイズにおける制約が小さい場合には筐体２の幅（図９の紙面における上下方向の長さ）を長くして側壁セラミック部２２のＤＣ端子２４と平行となるよう配置することが可能ではある。しかしながら、筐体２の幅を短くしたＣＦＰ２規格又はＣＦＰ４規格で搭載可能な発光モジュール１を設計する場合、筐体２の幅に制約があるので、ドライバＩＣ２３のＤＣ端子２３ｅと側壁セラミック部２２のＤＣ端子２４とを平行に配置することが困難となる。

そこで、本実施形態では、ドライバＩＣ２３のＤＣ端子２３ｅに対して平行な端子２７ｃを有する配線基板２７を用いて、ＤＣ端子２３ｅとＤＣ端子２４とが配線基板２７を介して接続される。このように、複数の端子２７ｃを有する配線基板２７を用いて接続を行うことによって、ドライバＩＣ２３のＤＣ端子２３ｅと筐体２のＤＣ端子２４とを無理なく接続できるようにしている。

配線基板２７における一方側の表層２７ｂはキャパシタ２６等の部品を実装可能とするため幅の大きいグラウンド面となっており、表層２７ｂの内部側に配線が設けられている。よって、ドライバＩＣ２３のＤＣ端子２３ｅを引き回し筐体２のＤＣ端子２４に対して無理が生じないように配線することを可能にしている。また、この配線基板２７を用いることによって、ドライバＩＣ２３の表面２３ｃ側を経由するワイヤ等を無くすことができるため、ドライバＩＣ２３の表面２３ｃにインダクタ１２等の部品を実装することが可能となっている。

また、本実施形態では、スペーサ２８がドライバＩＣ２３の表面２３ｃに実装されると共に、インダクタキャリア２５がスペーサ２８の上面に実装される。このように、配線基板２７によって必要とされるボンディングワイヤの長さを短くし、ドライバＩＣ２３上にも部品を搭載可能とした設計を用いることによって、必要な能動部品及び受動部品を限られたスペースで高密度に搭載可能としている。

また、発光モジュール１では、図５に示されるように、各ＬＤ１１からの信号光がレンズ１６を構成する第１レンズ１６ａ及び第２レンズ１６ｂを介して光マルチプレクサである光合波器１５に入力される。第２レンズ１６ｂと光合波器１５との間には、ビームスプリッタ３５（図１２参照）が設けられ、このビームスプリッタ３５上にＰＤ１４がマウントされる。ビームスプリッタ３５によってＬＤ１１の出射光の一部が分岐されて各ＰＤ１４に入力され、各ＰＤ１４の電気的出力（光電流）は、第１及び第２のレンズ１６ａ，１６ｂの両脇に配置されたサーミスタ用基板３６を介して配線基板２７に入力され、配線基板２７からドライバＩＣ２３の内部における制御回路（ＡＰＣ回路）に入力される。

ここで、第１レンズ１６ａを集光レンズとし、第２レンズ１６ｂをコリメートレンズ又は集光レンズとすることができる。そして、第１レンズ１６ａの一方の焦点にＬＤ１１の出射端面を配置し、第１レンズ１６ａの他方の焦点と第２レンズ１６ｂの一方の焦点とを実質的に一致させる光学系を採用することができる。この光学系を採用することによって、例えば光合波器１５としてＡＷＧ（Arrayed Wave Guide）を用いた場合には、第２レンズ１６ｂを集光レンズとすることでＡＷＧの導波路にＬＤ１１からの光を集光することが容易となる。例えば光合波器１５としてＷＤＭフィルタを組み合わせた系を採用する場合には、第２レンズ１６ｂをコリメートレンズとすることで筐体２の出口に設けられたレンズ３３における結合効率を容易に向上させることができる。なお、レンズ３３からの出力光は、光結合系内の結合ファイバ端面に集光される。

本実施形態では、インダクタキャリア２５とドライバＩＣ２３との間に位置するスペーサ２８を用いてドライバＩＣ２３の上方にインダクタ１２を配置しているので、筐体２の内部における各ワイヤを短くすると共に、筐体２の内部の限られたスペースにおける効率的な部品配置が実現されている。

図８に示されるように、側壁セラミック部２２の他方側の面２２ｃとドライバＩＣ２３の上側（一方側）の表面２３ｃとの距離Ｄ１は、側壁セラミック部２２の一方側の２２ｂとインダクタキャリア２５におけるインダクタ１２を搭載する面との距離Ｄ２よりも短い。すなわち、側壁セラミック部２２の面２２ｃとドライバＩＣ２３の表面２３ｃとの段差は、側壁セラミック部２２の面２２ｂとインダクタキャリア２５のインダクタ１２を搭載する面との段差よりも小さくなっている。よって、ドライバＩＣ２３とＲＦ端子２９とを接続するＲＦ信号用のボンディングワイヤＢ１を、インダクタキャリア２５とＤＣ端子２４とを接続するＤＣ信号用のボンディングワイヤＢ４よりも短くすることができる。

図１１及び図１２に示されるように、ＩＣキャリア３０は配線基板２７を搭載しており、配線基板２７はＩＣキャリア３０上でドライバＩＣ２３に隣接して配置されている。また、配線基板２７は、ドライバＩＣ２３の両脇に２個設けられており、ドライバＩＣ２３を筐体２の幅方向側から挟み込むように設けられている。よって、筐体２内におけるＲＦ信号用の配線は筐体２の長手方向に沿うように直線的に接続されると共に、筐体２内におけるＤＣ信号用の配線は両側から上記ＲＦ信号用の配線を回り込むように各部品に接続される。従って、配線の交差を防止しつつＲＦ信号用の配線を短くさせた効率の良い配線が実現されている。

以上、本発明に係る好適な実施形態について図示し説明してきたが、本発明は上述した実施形態に限定されるものではない。すなわち、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能であることは、当業者によって容易に認識される。

例えば、上記実施形態では、筐体２の内部におけるＲＦ端子２９の高さがドライバＩＣ２３上の電極パッド２３ａの高さよりも僅かに低くなっている例について説明したが、ＲＦ端子２９の高さを電極パッド２３ａの高さより高くすることも可能である。ただし、ドライバＩＣ２３の電極パッド２３ａは他の電極パッドより小さく先にボンディングすることが好ましいので、ＲＦ端子２９の高さが電極パッド２３ａの高さより低い方がボンディングのし易さの点では有利である。

１…発光モジュール、２…筐体、３…光結合部、４…ＲＦ端子、５…ＤＣ端子、７…蓋体、８…放熱面、１１…ＬＤ、１２…インダクタ、１４…ＰＤ、１５…光合波器、１６…レンズ、１６ａ…第１レンズ、１６ｂ…第２レンズ、１７…温調素子、１８…サーミスタ、１９…スリーブカバー、２０…ジョイントスリーブ、２２…側壁セラミック部（多層セラミック層）、２２ａ…セラミック層、２３…ドライバＩＣ、２３ａ，２３ｂ…電極パッド、２４…ＤＣ端子、２５…インダクタキャリア、２６…キャパシタ、２７…配線基板、２８…スペーサ、２９…ＲＦ端子、３０…ＩＣキャリア、３１…ＬＤサブマウント、３２…キャリア、３３…レンズ、３５…ビームスプリッタ、３６…サーミスタ用基板、Ｂ１，Ｂ２，Ｂ３，Ｂ４…ボンディングワイヤ、Ｄ１，Ｄ２…距離、Ｌ１，Ｌ２…配線。

Claims (9)

1. 互いに異なる波長の信号光を出射する複数のレーザダイオードと、
   前記複数のレーザダイオードを駆動するドライバＩＣと、
   前記複数のレーザダイオードのそれぞれにバイアス電流を供給する複数のインダクタと、
   前記複数のインダクタを搭載するインダクタキャリアと、
   前記インダクタキャリアと前記ドライバＩＣとの間に位置するスペーサと、
   を備え、
   前記スペーサは前記ドライバＩＣに搭載されており、前記インダクタキャリアは前記スペーサに搭載されている、発光モジュール。
2. 多層セラミック層を含む筐体と、
   前記多層セラミック層の一方側の面に設けられたＤＣ端子と、
   前記多層セラミック層における前記一方側の面と反対側の他方側の面に設けられたＲＦ端子と、
   を備え、
   前記多層セラミック層の前記他方側の面と前記ドライバＩＣの前記一方側の面との段差は、前記多層セラミック層の前記一方側の面と前記インダクタキャリアにおける前記インダクタを搭載する面との段差よりも小さい、請求項１に記載の発光モジュール。
3. 前記ＤＣ端子と前記ＲＦ端子は、前記筐体の長手方向における前記筐体の一端のみに配置されている、請求項２に記載の発光モジュール。
4. 前記筐体の外部のＲＦ端子と、前記筐体の内部のＲＦ端子とは、同一面上に形成されている、請求項２又は３に記載の発光モジュール。
5. 前記ドライバＩＣを搭載するＩＣキャリアと、
   前記複数のレーザダイオードを搭載するＬＤサブマウントと、
   前記ＬＤサブマウントと前記ＩＣキャリアとを搭載する実装基板と、
   を備え、
   前記実装基板は、温調素子上に搭載されている、請求項１〜４のいずれか一項に記載の発光モジュール。
6. 前記ＩＣキャリアは、更に配線基板を搭載しており、
   前記配線基板は、前記ＩＣキャリア上で前記ドライバＩＣに隣接して配置されている、
   請求項５に記載の発光モジュール。
7. 前記ＬＤサブマウントは中継パッドを備え、
   前記インダクタから供給される前記バイアス電流は、前記中継パッドを介して前記レーザダイオードに供給される、請求項５又は６に記載の発光モジュール。
8. 前記スペーサはＳｉ製、前記インダクタキャリアはＳｉＯ_２製、前記ＩＣキャリア、前記実装基板、及び前記ＬＤサブマウントはＡｌＮ製、である請求項５〜７のいずれか一項に記載の発光モジュール。
9. 前記インダクタから供給された前記バイアス電流を分流するスイッチングトランジスタを備え、
   前記スイッチングトランジスタは、前記レーザダイオードに対して並列に接続されている、請求項１〜８のいずれか一項に記載の発光モジュール。

Images