JP6234483B2 - 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 - Google Patents
設計支援装置、設計支援方法、プログラムおよびメモリ媒体 Download PDFInfo
- Publication number
- JP6234483B2 JP6234483B2 JP2015559607A JP2015559607A JP6234483B2 JP 6234483 B2 JP6234483 B2 JP 6234483B2 JP 2015559607 A JP2015559607 A JP 2015559607A JP 2015559607 A JP2015559607 A JP 2015559607A JP 6234483 B2 JP6234483 B2 JP 6234483B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- differential signal
- design support
- line pair
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
・2つの信号線の配線パターンが平行な状態から非平行な状態に変化する位置、
・2つの信号線の配線パターンの少なくとも一方が配置される層が変化する位置(ビアの位置)、
・2つの信号線の配線パターンの幅が変化する区間の開始位置および終了位置、
・2つの信号線の配線パターンの間隔が変化する区間の開始位置および終了位置、
・別の層に配置されたベタパターン(所定値以上の面積を有するパターン)を横切る区間の開始位置および終了位置
Claims (13)
- 配線基板を設計するための設計支援装置であって、
複数の差動信号線対のそれぞれについて、差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記複数の差動信号線対のそれぞれについて、前記指標をディスプレイに表示させる指標提示部を備え、
前記指標提示部は、更に、前記複数の差動信号線対のうち選択された差動信号線対を構成する複数の区間のそれぞれが前記設計基準を満たしているか否かを示す情報を前記ディスプレイに表示させる、
ことを特徴とする設計支援装置。 - 前記指標提示部は、前記複数の差動信号線対のそれぞれについて前記ディスプレイに表示された前記指標を含む情報をソートする機能を含む、
ことを特徴とする請求項1に記載の設計支援装置。 - 前記ディスプレイに前記配線基板を表示させる配線基板表示部を更に備え、
前記配線基板表示部は、前記複数の差動信号線対のうち設計者によって選択された差動信号線対を前記ディスプレイに強調表示させる、
ことを特徴とする請求項1又は2に記載の設計支援装置。 - 前記ディスプレイに前記配線基板を表示させる配線基板表示部を更に備え、
前記配線基板表示部は、前記複数の区間のうち設計者によって選択された区間を前記ディスプレイに強調表示させる、
ことを特徴とする請求項1又は2に記載の設計支援装置。 - 前記度合は、前記差動信号線対のうち前記設計基準を満たしている区間が前記差動信号線対の全体に対して占める比率を含む、
ことを特徴とする請求項1乃至4のいずれか1項に記載の設計支援装置。 - 前記度合は、前記差動信号線対を構成する2つの信号線のうち前記設計基準を満たす区間の総配線長が前記2つの信号線の総配線長に対して占める比率である、
ことを特徴とする請求項5に記載の設計支援装置。 - 前記2つの信号線のうち前記設計基準を満たす区間の総配線長は、前記2つの信号線の一方における前記区間の配線長と前記2つの信号線の他方における前記区間の配線長との合計であり、
前記2つの信号線の総配線長は、前記2つの信号線の一方の配線長と前記2つの信号線の他方の配線長との合計である、
ことを特徴とする請求項6に記載の設計支援装置。 - 前記設計基準は、前記差動信号線対を構成する2つの信号線が同一層に配置されるべきであるという基準と、前記2つの信号線が相互に平行に配置されるべきであるという基準と、前記2つの信号線の間の基準間隔と含む、
ことを特徴とする請求項1乃至7のいずれか1項に記載の設計支援装置。 - 前記設計基準は、前記差動信号線対を構成する2つの信号線の差動インピーダンスの基準範囲を含む、
ことを特徴とする請求項1乃至8のいずれか1項に記載の設計支援装置。 - 前記設計基準は、前記差動信号線対を構成する2つの信号線が同一層に配置されるべきであるという基準と、層ごとに定められた前記2つの信号線のそれぞれの基準幅と、層ごとに定められた前記2つの信号線の間の基準間隔とを含む、
ことを特徴とする請求項1乃至8のいずれか1項に記載の設計支援装置。 - 指標提示部を有する設計支援装置によって配線基板を設計するための設計支援を行う設計支援方法であって、
前記指標提示部が、複数の差動信号線対のそれぞれについて、差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記複数の差動信号線対のそれぞれについて、前記指標をディスプレイに表示させ、
前記指標提示部が、前記複数の差動信号線対のうち選択された差動信号線対を構成する複数の区間のそれぞれが前記設計基準を満たしているか否かを示す情報を前記ディスプレイに表示させる、
ことを特徴とする設計支援方法。 - 請求項1乃至10のいずれか1項に記載の設計支援装置が構成されるようにコンピュータを動作させるためのプログラム。
- 請求項1乃至10のいずれか1項に記載の設計支援装置が構成されるようにコンピュータを動作させるためのプログラムを格納したメモリ媒体。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/000427 WO2015114677A1 (ja) | 2014-01-28 | 2014-01-28 | 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015114677A1 JPWO2015114677A1 (ja) | 2017-03-23 |
| JP6234483B2 true JP6234483B2 (ja) | 2017-11-22 |
Family
ID=53756309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015559607A Active JP6234483B2 (ja) | 2014-01-28 | 2014-01-28 | 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10198547B2 (ja) |
| EP (1) | EP3101562A4 (ja) |
| JP (1) | JP6234483B2 (ja) |
| KR (1) | KR101880714B1 (ja) |
| WO (1) | WO2015114677A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7004209B2 (ja) * | 2018-01-10 | 2022-01-21 | 日立金属株式会社 | 差動伝送ケーブルモジュール |
| WO2020020324A1 (zh) | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 信号传输方法及装置、显示装置 |
| US11227532B2 (en) * | 2018-07-27 | 2022-01-18 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Panel, manufacturing method thereof, and terminal |
| US11798668B1 (en) * | 2018-10-02 | 2023-10-24 | Cvs Pharmacy, Inc. | Systems and methods for a numeric waiting bin for prescription fulfillment |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9352222B2 (en) * | 2002-12-10 | 2016-05-31 | Sony Interactive Entertainment America Llc | System and method for capturing text for an online application |
| US6983434B1 (en) * | 2003-02-13 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Differential via pair impedance adjustment tool |
| US7002430B2 (en) * | 2003-05-30 | 2006-02-21 | Intel Corporation | Compact non-linear geometry electromagnetic coupler for use with digital transmission systems |
| JP2005309873A (ja) * | 2004-04-22 | 2005-11-04 | Ngk Spark Plug Co Ltd | 電子回路基板用cadシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法 |
| TWI259043B (en) * | 2004-11-19 | 2006-07-21 | Realtek Semiconductor Corp | Structure of circuit layout and method thereof |
| US7568127B2 (en) * | 2004-12-20 | 2009-07-28 | Intel Corporation | Signal drive de-emphasis control for serial bus |
| US7493578B1 (en) * | 2005-03-18 | 2009-02-17 | Xilinx, Inc. | Correlation of data from design analysis tools with design blocks in a high-level modeling system |
| JP4660478B2 (ja) * | 2005-04-15 | 2011-03-30 | パナソニック株式会社 | 回路配線の干渉解析装置、干渉解析プログラム並びに干渉解析装置に用いられるデータベース、非対称結合線路モデル |
| US7265645B2 (en) * | 2005-06-03 | 2007-09-04 | Dell Products L.P. | Matched-impedance high-bandwidth configuration jumper |
| JP4834385B2 (ja) * | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
| KR100737582B1 (ko) | 2005-12-12 | 2007-07-10 | 현대자동차주식회사 | 배선회로 최적 설계 지원 시스템 및 방법 |
| US7441222B2 (en) * | 2006-09-29 | 2008-10-21 | Nokia Corporation | Differential pair connection arrangement, and method and computer program product for making same |
| ATE546783T1 (de) * | 2007-03-02 | 2012-03-15 | Rambus Inc | Bidirektionale schnittstellenschaltung mit einem umschaltbaren stromquellen-bias |
| JP4438825B2 (ja) * | 2007-05-29 | 2010-03-24 | ソニー株式会社 | 到来角推定システム、通信装置、並びに通信システム |
| US8131397B2 (en) * | 2007-06-19 | 2012-03-06 | Omnicell, Inc. | Identifying items for restocking of a dispensing device systems and methods |
| US7861013B2 (en) * | 2007-12-13 | 2010-12-28 | Ati Technologies Ulc | Display system with frame reuse using divided multi-connector element differential bus connector |
| US8793619B2 (en) * | 2008-03-03 | 2014-07-29 | The United States Of America, As Represented By The Secretary Of The Navy | Graphical user control for multidimensional datasets |
| US20140365895A1 (en) * | 2008-05-13 | 2014-12-11 | Apple Inc. | Device and method for generating user interfaces from a template |
| JP5235628B2 (ja) | 2008-11-26 | 2013-07-10 | 株式会社ワイ・ディ・シー | 基板設計プログラム及び基板設計装置 |
| US8395456B2 (en) * | 2009-02-04 | 2013-03-12 | Sand 9, Inc. | Variable phase amplifier circuit and method of use |
| JP5212296B2 (ja) | 2009-07-22 | 2013-06-19 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
| US8319788B2 (en) * | 2009-07-22 | 2012-11-27 | Behr Process Corporation | Automated color selection method and apparatus |
| US8435082B2 (en) * | 2010-08-03 | 2013-05-07 | Tyco Electronics Corporation | Electrical connectors and printed circuits having broadside-coupling regions |
| US8582727B2 (en) * | 2010-04-21 | 2013-11-12 | Angel.Com | Communication of information during a call |
| US8699674B2 (en) * | 2010-04-21 | 2014-04-15 | Angel.Com Incorporated | Dynamic speech resource allocation |
| JP5184670B2 (ja) * | 2011-03-24 | 2013-04-17 | 川崎マイクロエレクトロニクス株式会社 | 差動出力バッファ |
| US8878627B2 (en) * | 2011-04-29 | 2014-11-04 | Cyntec Co., Ltd. | Monolithic power splitter for differential signal |
| US9977855B2 (en) * | 2011-09-14 | 2018-05-22 | Toshiba Memory Corporation | Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device |
| US8595682B2 (en) * | 2011-12-19 | 2013-11-26 | International Business Machines Corporation | Phase compensation in a differential pair of transmission lines |
| US8640081B2 (en) * | 2012-05-07 | 2014-01-28 | Cypress Semiconductor Corporation | Graphical user interface for display of system resistance |
| US10318158B2 (en) * | 2012-05-17 | 2019-06-11 | Brilliant Points, Inc. | System and method for digital signaling and digital storage |
| US10156455B2 (en) * | 2012-06-05 | 2018-12-18 | Apple Inc. | Context-aware voice guidance |
| CN103577615A (zh) * | 2012-07-18 | 2014-02-12 | 鸿富锦精密工业(深圳)有限公司 | 高速差分信号线过孔自动检查系统及方法 |
| JP5451915B2 (ja) | 2013-02-04 | 2014-03-26 | 株式会社ワイ・ディ・シー | 基板設計プログラム及び基板設計装置 |
| US8839184B1 (en) * | 2013-03-12 | 2014-09-16 | Cypress Semiconductor Corporation | Computer-assisted router for a programmable device |
-
2014
- 2014-01-28 JP JP2015559607A patent/JP6234483B2/ja active Active
- 2014-01-28 KR KR1020167019566A patent/KR101880714B1/ko active Active
- 2014-01-28 WO PCT/JP2014/000427 patent/WO2015114677A1/ja not_active Ceased
- 2014-01-28 EP EP14880659.9A patent/EP3101562A4/en not_active Ceased
- 2014-01-28 US US15/111,530 patent/US10198547B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3101562A1 (en) | 2016-12-07 |
| EP3101562A4 (en) | 2017-08-30 |
| KR101880714B1 (ko) | 2018-07-20 |
| US20160335388A1 (en) | 2016-11-17 |
| US10198547B2 (en) | 2019-02-05 |
| WO2015114677A1 (ja) | 2015-08-06 |
| JPWO2015114677A1 (ja) | 2017-03-23 |
| KR20160100381A (ko) | 2016-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6234483B2 (ja) | 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 | |
| CN107194058A (zh) | 一种基于pcb上差分对分段等长自动化检查方法及系统 | |
| US20140152667A1 (en) | Automatic presentational level compositions of data visualizations | |
| JP2014096147A (ja) | 複数の目的に適合する複数の多目的設計からグループを選択するコンピュータ化された方法、コンピュータ実行可能命令を備えるコンピュータ可読媒体、システム、およびコンピュータ・プログラム製品 | |
| US20180165405A1 (en) | Timing based net constraints tagging with zero wire load validation | |
| US10339257B2 (en) | Information processing apparatus, method, and storage medium | |
| US20160110460A1 (en) | Search evaluation system | |
| TWI496021B (zh) | 串擾分析方法 | |
| US20110099530A1 (en) | Spine selection mode for layout editing | |
| JP5922802B2 (ja) | 設計方法、プログラム、メモリ媒体および設計装置 | |
| US8468481B2 (en) | Support program, design support system, and design support method | |
| US8099694B1 (en) | Interactive tool for contemporaneous design of integrated circuits having different device packages | |
| TWI502387B (zh) | 串擾分析方法 | |
| JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
| JP7211661B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
| US8711177B1 (en) | Generation, display, and manipulation of measurements in computer graphical designs | |
| US20140317585A1 (en) | Crosstalk analysis method | |
| JP6089849B2 (ja) | プログラム、情報処理装置および設計検証方法 | |
| CN115081376B (zh) | 一种时序信号印制线多余环路的检查方法 | |
| US7325216B2 (en) | Method and computer program for spreading trace segments in an integrated circuit package design | |
| CN104462681B (zh) | 辅助干涉检查的方法 | |
| CN104932732A (zh) | Pcb触控布图装置、系统及方法 | |
| US20150294059A1 (en) | Design support apparatus and design support method | |
| JP5899711B2 (ja) | データフロー検証支援装置およびデータフロー検証支援方法 | |
| JP2021117623A (ja) | クロストークチェック装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6234483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |