JP6281537B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6281537B2
JP6281537B2 JP2015157347A JP2015157347A JP6281537B2 JP 6281537 B2 JP6281537 B2 JP 6281537B2 JP 2015157347 A JP2015157347 A JP 2015157347A JP 2015157347 A JP2015157347 A JP 2015157347A JP 6281537 B2 JP6281537 B2 JP 6281537B2
Authority
JP
Japan
Prior art keywords
wafer
wafers
double
chamfering
side polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015157347A
Other languages
English (en)
Other versions
JP2017037922A (ja
Inventor
佳宏 宇佐美
佳宏 宇佐美
史郎 天海
史郎 天海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015157347A priority Critical patent/JP6281537B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to DE112016003032.0T priority patent/DE112016003032T5/de
Priority to CN201680042042.9A priority patent/CN107851569B/zh
Priority to KR1020187003451A priority patent/KR102277171B1/ko
Priority to US15/748,834 priority patent/US10395933B2/en
Priority to PCT/JP2016/003339 priority patent/WO2017026092A1/ja
Priority to SG11201800460YA priority patent/SG11201800460YA/en
Priority to TW105122542A priority patent/TWI685030B/zh
Publication of JP2017037922A publication Critical patent/JP2017037922A/ja
Application granted granted Critical
Publication of JP6281537B2 publication Critical patent/JP6281537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0614Marking devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616Monitoring of warpages, curvatures, damages, defects or the like
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/123Preparing bulk and homogeneous wafers by grinding or lapping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/124Preparing bulk and homogeneous wafers by processing the backside of the wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/128Preparing bulk and homogeneous wafers by edge treatment, e.g. chamfering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/129Preparing bulk and homogeneous wafers by polishing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40Chemomechanical polishing [CMP]
    • H10P52/403Chemomechanical polishing [CMP] of conductive or resistive materials

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体ウェーハの製造方法に関する。
従来、シリコンウェーハ等の半導体ウェーハの製造は、シリコンインゴットをスライスしてウェーハを作製してから、ウェーハの面取り、ラップ、エッチング、研磨、洗浄などの各工程を施すことで行われている。さらに、デバイスが形成されるウェーハ表面の無欠陥化を図るため、例えば、気相エピタキシャル法によって、ウェーハの表面にエピタキシャル層を成長させる技術が利用されている(特許文献1参照)。
しかし、シリコンウェーハ上にエピタキシャル層を成長させる場合、シリコンウェーハとエピタキシャル層との関係において、互いのドーパント濃度が異なる場合には、それぞれを構成する原子の格子定数が同一ではない。そのため、表面にエピタキシャル成長を施したシリコンウェーハには反りが発生し易くなることが知られている。
その対策として、研削工程および研磨工程の少なくとも一方において、シリコンウェーハの中央部にお椀状の凹みを形成するよう加工して、ウェーハに反りを発生させる方法が利用されている(特許文献2参照)。このようにすれば、研削工程等で発生させた反りによって、シリコンウェーハとエピタキシャル層とのドーパント濃度差により生じた応力を打ち消すことができるので、エピタキシャルウェーハの大きな反りの発生を抑制することができる。
特開平6−112120号公報 特開2008−140856号公報
しかしながら、特許文献2に開示された方法は、片面吸着機構を用いてウェーハの片面を保持する研削または研磨工程でなければ対応できない。よって、片面吸着機構を有しない、ウェーハの両面を研磨する両面研磨等の工程を有する半導体ウェーハの製造方法においても、エピタキシャル成長後の大きな反りの発生を抑制する技術が必要であった。
そこで、ウェーハの反りの向きを測定し、表裏の決まるレーザーマークを打つ前や両面研磨前に、必要ならばウェーハを反転させて反りの向きを一方向に揃えてからエピタキシャル層を成長させる方法が考案された。エピタキシャル成長用ウェーハの場合は、ウェーハの反りの向きを下側に凸の方向にすることができる。しかし、反りの向きを揃えるために反転したウェーハに、キャリアを用いた両面研磨を施すと平坦度が悪化してしまうという問題が発生した。また、このような両面研磨時の平坦度の悪化を防ぐために、両面研磨後にウェーハの反りの向きを揃え、その後、レーザーマークを打つ方法も考えられるが、この場合は、レーザーマークによるデブリにより、ウェーハの平坦度の悪化が起こる。
本発明は前述のような問題に鑑みてなされたもので、両面研磨工程の前にウェーハの反りの方向を一方向に揃える工程を実施する場合であっても、両面研磨後のウェーハの平坦度の悪化を抑制することができる半導体ウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、インゴットから複数のウェーハをスライスするスライス工程と、該スライスされた複数のウェーハの外周部を面取りする面取り工程と、該面取り後の複数のウェーハを、該ウェーハの外周部を保持するキャリアを用いて保持し、該キャリアで外周部を保持したウェーハの両面を研磨する両面研磨工程とを含む半導体ウェーハの製造方法であって、前記スライス工程の後であって、前記面取り工程の前に、前記複数のウェーハの反りの向きを一方向に揃える反り方向調整工程を含み、該反り方向調整工程後、前記複数のウェーハの反りの向きを一方向に揃えた状態で、前記面取り工程、及び前記両面研磨工程を実施することを特徴とする半導体ウェーハの製造方法を提供する。
このように、スライス工程の後であって、面取り工程の前に、複数のウェーハの反りの向きを一方向に揃えておくことで、両面研磨工程における両面研磨後のウェーハの平坦度の悪化を抑制することができる。
このとき、前記反り方向調整工程において、前記複数のウェーハの反りの向きを判別し、該判別結果に基づいて、前記複数のウェーハのうちの一部のウェーハを反転させることで、前記複数のウェーハの反りの向きを一方向に揃えることができる。
より具体的には、反り方向調整工程において、このようにして複数のウェーハの反りの向きを一方向に揃えることができる。
本発明の半導体ウェーハの製造方法であれば、両面研磨工程の前にウェーハの反りの方向を一方向に揃える工程を実施する場合であっても、両面研磨後のウェーハの平坦度の悪化を抑制することができる。
本発明の半導体ウェーハの製造方法の一例を示すフロー図である。 本発明の半導体ウェーハの製造方法の両面研磨工程において用いることができる両面研磨装置の一例を示す概略図である。 実施例における、両面研磨後のウェーハのSFQRの測定結果を示すグラフである。 比較例における、両面研磨後のウェーハのSFQRの測定結果を示すグラフである。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記のように、ウェーハの反りを一方向に揃えるため、レーザーマーク前に反転を行ったウェーハに関して、キャリアを用いた両面研磨を施した場合、平坦度の大幅な悪化が見られることがあった。そこで、本発明者は、ウェーハの端面形状に着目し、種々実験を行った。
その結果、ウェーハ端部の上部と下部の取代差の関係で上下非対象にしていた面取り形状と、キャリアのウェーハに接する端面の形状とのかみ合わせが、両面研磨の前にウェーハを反転することで変化していることを突き止めた。そして、このかみ合わせの変化が、両面研磨におけるウェーハの平坦度の悪化につながっていることを突き止めた。そこで、本発明者等は、面取り加工前にウェーハの方向を一方向に揃えることで、キャリアを用いた両面研磨後の平坦度の悪化を抑制できることを見出し、本発明を完成させた。
以下、本発明の半導体ウェーハの製造方法を、図1、2を参照して説明する。図1に示すように、本発明の半導体ウェーハの製造方法は、少なくとも、インゴットから複数のウェーハをスライスするスライス工程(図1のS101)、複数のウェーハの反りの向きを一方向に揃える反り方向調整工程(図1のS102)、複数のウェーハの外周部を面取りする面取り工程(図1のS103)、ウェーハの両面を研磨する両面研磨工程(図1のS104)を含む。
まず、スライス工程を行う(図1のS101)。この工程では、シリコンインゴット等のインゴットを複数枚のウェーハにスライスする。スライスは、ワイヤーソーを使用して行うことができる。ワイヤーソーによってインゴットをスライスした場合には、ワイヤー列を形成する溝付きローラーやインゴット自体、その他各部位の熱膨張の影響により、インゴットの両端で逆向きの反りをもったウェーハが作られる。なお、本発明において使用できるスライス装置は、ワイヤーソーに限定されることは無い。ワイヤーソー以外にも、内周刃やバンドソーを具備したスライス装置を用いることができる。
続いて、スライス工程(図1のS101)の後であって、面取り工程(図1のS103)の前に、反り方向調整工程(図1のS102)を行う。反り方向調整工程では、例えば以下の方法によって、複数のウェーハの反りの向きを一方向に揃えることができる。
まず、複数のウェーハの反りの向きを判別する。各々のウェーハの反りの向きは、Bowを指標として評価することができる。Bowは、ウェーハ中心においての基準面から、ウェーハ中点においての中心面までの変位量の数値である。Bowの値がマイナスならば、ウェーハの反りが下側に凸であると判断でき、逆に、Bowの値がプラスならば、ウェーハの反りが上側に凸であると判断できる。Bowの測定には、SBW−330(コベルコ科研製)などの測定装置を使用することができる。
次に、複数のウェーハの反りの向きの判別結果に基づいて、複数のウェーハのうちの一部のウェーハを反転させることで、複数のウェーハの反りの向きを一方向に揃える。この際、複数のウェーハの反りの向きは、下側に凸、上側に凸のいずれの方向に揃えても良い。ウェーハの反転作業は、SBW−330などの測定装置に付随している反転機構を用いて行うことができる。
反り方向調整工程の実施後、面取り工程を実施する(図1のS103)。本発明の半導体ウェーハの製造方法において、この面取り工程では、複数のウェーハの反りの向きを一方向に揃えた状態で、ウェーハの外周部を面取りする。
面取り工程の実施後、両面研磨工程を実施する(図1のS104)。本発明の半導体ウェーハの製造方法において、両面研磨工程でも、複数のウェーハの反りの向きを一方向に揃えた状態で、ウェーハの両面を研磨する。両面研磨には、例えば、図2のような両面研磨装置を用いることができる。
図2に示すように、両面研磨装置10は、上下に相対向して設けられた上定盤11と下定盤12を備えており、各定盤11、12には、それぞれ研磨布13が貼り付けられている。上定盤11と下定盤12の間の中心部にはサンギヤ14が、周縁部には環状のインターナルギヤ15が設けられている。ウェーハWはキャリア16の保持孔に挿入されることにより外周部を保持され、上定盤11と下定盤12の間に挟まれる。
また、サンギヤ14及びインターナルギヤ15の各歯部にはキャリア16の外周歯が噛合しており、上定盤11及び下定盤12が駆動源によって回転されるのに伴い、キャリア16は自転しつつサンギヤ14の周りを公転する。このとき、キャリア16の保持孔で外周部を保持されたウェーハWは、上下の研磨布13に摺接されることより両表面を同時に研磨される。なお、ウェーハWの研磨時には、不図示のノズルからウェーハWにスラリーが供給される。
本発明では、面取り工程の実施前に、複数のウェーハの反り方向を一方向に揃えている。よって、キャリア16でウェーハWの外周部を保持しながら行う両面研磨において、ウェーハの面取り形状とキャリアのウェーハに接する端面形状(図2の研磨装置10においてはキャリア16の保持孔の内周面の形状)のかみ合わせが、各ウェーハで同じとなる。従って、ウェーハの反りの方向を一方向に揃える工程を実施する場合であっても、両面研磨によるウェーハの平坦度の悪化を抑制することができる。
なお、本発明の半導体ウェーハの製造方法は、スライス工程、反り方向調整工程、面取り工程、両面研磨工程に加えて、半導体ウェーハの製造において一般的に用いられているその他の工程も含んでいて良い。例えば、面取り工程後のウェーハを平坦化するためのラップ工程や、ラップによるダメージを除去するエッチング工程、両面研磨工程のウェーハの表面にレーザーを照射しマーキングするレーザーマーク工程等を含んでいても良い。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
(実施例)
本発明の半導体ウェーハの製造方法に従って、半導体ウェーハを製造した。実施例では、スライス工程、反り方向調整工程、面取り工程、ラップ工程、レーザーマーク工程、及び両面研磨工程を、この順に実施した。
スライス工程では、実施例及び後述する比較例ともに、CZ法(チョクラルスキー法)で製造された直径300mmのシリコンインゴットをワイヤーソーでスライスしてウェーハを作製した。
反り方向調整工程では、反りの向きが全てのウェーハで下側凸の方向になるように揃えた。この際、SBW−330で各ウェーハのBowの値を測定し、反りの向きを判別した。そして、反りの向きが上側凸となっているウェーハをSBW−330に付随している反転機構を用いて反転させ、ウェーハの反りの向きを下側凸の方向に揃えた。
実施例では、複数のウェーハの反りの向きをこのように一方向に揃えた状態で、面取り工程、両面研磨工程を実施した。
両面研磨工程の完了後、反り方向調整工程にて反転させたウェーハの両面研磨後の平坦度を評価するために、SFQR(Site front surface referenced least squares range)を測定した。SFQRとは、表面上に任意の寸法のセルを決め、このセル表面について最小2乗法により求めた面を基準面としたときの、この基準面からの正および負の偏差の範囲である。また、SFQRの測定には、Wafer Sight(KLA−TENCOR社製)を用いた。
図3に実施例のSFQRの測定結果を示す。図3に示すように、SFQR=21〜24nmのウェーハの割合が最も多く、その割合は30%を超えた。また、SFQR=36nmまでに累積頻度が100%に達している。これらの結果から、面取り工程の前に、ウェーハの反りの方向を一方向に揃える本発明の半導体ウェーハの製造方法であれば、両面研磨における平坦性の悪化を抑制し、平坦性が良好な半導体ウェーハを高い割合で得られることが分かった。
(比較例)
半導体ウェーハの製造における各製造工程の順番を、スライス工程、面取り工程、反り方向調整工程、ラップ工程、レーザーマーク工程、両面研磨工程の順としたこと、すなわち、反り方向調整工程を、面取り加工後に実施したこと以外、実施例と同様な条件で半導体ウェーハを製造した。さらに、実施例と同様な方法で、反り方向調整工程にて反転させたウェーハの両面研磨後のSFQRを測定した。
図4に比較例のSFQRの測定結果を示す。SFQR=33〜36nmのウェーハの割合が最も多く、その割合は20%であった。そして、SFQR=60nmでようやく累積頻度が100%に達している。このように、比較例では、実施例に比べ平坦性がより悪化している半導体ウェーハの割合が高くなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…両面研磨装置、 11…上定盤、 12…下定盤、 13…研磨布、
14…サンギヤ、 15…インターナルギヤ、 16…キャリア、
W…ウェーハ。

Claims (2)

  1. インゴットから複数のウェーハをスライスするスライス工程と、
    該スライスされた複数のウェーハの外周部を面取りする面取り工程と、
    該面取り後の複数のウェーハを、該ウェーハの外周部を保持するキャリアを用いて保持し、該キャリアで外周部を保持したウェーハの両面を研磨する両面研磨工程とを含む半導体ウェーハの製造方法であって、
    前記スライス工程の後であって、前記面取り工程の前に、前記複数のウェーハの反りの向きを一方向に揃える反り方向調整工程を含み、
    該反り方向調整工程後、前記複数のウェーハの反りの向きを一方向に揃えた状態で、前記面取り工程、及び前記両面研磨工程を実施することを特徴とする半導体ウェーハの製造方法。
  2. 前記反り方向調整工程において、前記複数のウェーハの反りの向きを判別し、該判別結果に基づいて、前記複数のウェーハのうちの一部のウェーハを反転させることで、前記複数のウェーハの反りの向きを一方向に揃えることを特徴とする請求項1に記載の半導体ウェーハの製造方法。
JP2015157347A 2015-08-07 2015-08-07 半導体ウェーハの製造方法 Active JP6281537B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015157347A JP6281537B2 (ja) 2015-08-07 2015-08-07 半導体ウェーハの製造方法
CN201680042042.9A CN107851569B (zh) 2015-08-07 2016-07-15 半导体晶圆的制造方法
KR1020187003451A KR102277171B1 (ko) 2015-08-07 2016-07-15 반도체 웨이퍼의 제조방법
US15/748,834 US10395933B2 (en) 2015-08-07 2016-07-15 Method for manufacturing semiconductor wafer
DE112016003032.0T DE112016003032T5 (de) 2015-08-07 2016-07-15 Verfahren zum Herstellen eines Halbleiterwafers
PCT/JP2016/003339 WO2017026092A1 (ja) 2015-08-07 2016-07-15 半導体ウェーハの製造方法
SG11201800460YA SG11201800460YA (en) 2015-08-07 2016-07-15 Method for manufacturing semiconductor wafer
TW105122542A TWI685030B (zh) 2015-08-07 2016-07-18 半導體晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015157347A JP6281537B2 (ja) 2015-08-07 2015-08-07 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017037922A JP2017037922A (ja) 2017-02-16
JP6281537B2 true JP6281537B2 (ja) 2018-02-21

Family

ID=57984211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157347A Active JP6281537B2 (ja) 2015-08-07 2015-08-07 半導体ウェーハの製造方法

Country Status (8)

Country Link
US (1) US10395933B2 (ja)
JP (1) JP6281537B2 (ja)
KR (1) KR102277171B1 (ja)
CN (1) CN107851569B (ja)
DE (1) DE112016003032T5 (ja)
SG (1) SG11201800460YA (ja)
TW (1) TWI685030B (ja)
WO (1) WO2017026092A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216157A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 晶片背面密封的方法
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
CN111872780B (zh) * 2020-07-20 2022-04-15 上海中欣晶圆半导体科技有限公司 一种改善硅片边缘翘曲的方法
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
US7582221B2 (en) * 2000-10-26 2009-09-01 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
US6613591B1 (en) * 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP2005103683A (ja) * 2003-09-29 2005-04-21 Toshiba Ceramics Co Ltd ワイヤソー
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Sumco シリコンウェーハの製造方法
JP4991229B2 (ja) 2006-09-22 2012-08-01 信越半導体株式会社 切断方法およびエピタキシャルウエーハの製造方法
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP4816511B2 (ja) * 2007-03-06 2011-11-16 信越半導体株式会社 切断方法およびワイヤソー装置
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
KR101173766B1 (ko) * 2010-08-11 2012-08-13 주식회사 엘지실트론 웨이퍼 수용 장치, 캐리어 및 웨이퍼 연마 장치
KR20140100549A (ko) * 2011-12-01 2014-08-14 엠이엠씨 일렉트로닉 머티리얼스 쏘시에떼 퍼 아찌오니 와이어 소우에서 슬라이싱된 웨이퍼들의 표면 프로파일들을 제어하기 위한 시스템들 및 방법들
JP5807648B2 (ja) * 2013-01-29 2015-11-10 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法
JP6079554B2 (ja) * 2013-10-22 2017-02-15 信越半導体株式会社 半導体ウェーハの製造方法
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers

Also Published As

Publication number Publication date
KR102277171B1 (ko) 2021-07-14
TWI685030B (zh) 2020-02-11
CN107851569B (zh) 2021-07-23
US10395933B2 (en) 2019-08-27
DE112016003032T5 (de) 2018-03-22
US20180226258A1 (en) 2018-08-09
SG11201800460YA (en) 2018-02-27
CN107851569A (zh) 2018-03-27
KR20180031694A (ko) 2018-03-28
WO2017026092A1 (ja) 2017-02-16
JP2017037922A (ja) 2017-02-16
TW201707079A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
TWI701709B (zh) 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
JP5479390B2 (ja) シリコンウェーハの製造方法
US12104276B2 (en) Ga2O3-based single crystal substrate
JP6281537B2 (ja) 半導体ウェーハの製造方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2018042761A1 (ja) 半導体ウェーハのラッピング方法および半導体ウェーハ
CN110140195B (zh) 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆
JP6855955B2 (ja) レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法
WO2010128671A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
WO2010119833A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007214368A (ja) Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180108

R150 Certificate of patent or registration of utility model

Ref document number: 6281537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250