JP6283250B2 - 半導体基板及び半導体素子 - Google Patents

半導体基板及び半導体素子 Download PDF

Info

Publication number
JP6283250B2
JP6283250B2 JP2014080323A JP2014080323A JP6283250B2 JP 6283250 B2 JP6283250 B2 JP 6283250B2 JP 2014080323 A JP2014080323 A JP 2014080323A JP 2014080323 A JP2014080323 A JP 2014080323A JP 6283250 B2 JP6283250 B2 JP 6283250B2
Authority
JP
Japan
Prior art keywords
layer
concentration
semiconductor substrate
transition metal
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014080323A
Other languages
English (en)
Other versions
JP2015201574A (ja
Inventor
憲 佐藤
憲 佐藤
洋志 鹿内
洋志 鹿内
博一 後藤
博一 後藤
篠宮　勝
勝 篠宮
慶太郎 土屋
慶太郎 土屋
和徳 萩本
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014080323A priority Critical patent/JP6283250B2/ja
Priority to PCT/JP2015/001196 priority patent/WO2015155932A1/ja
Priority to KR1020167027607A priority patent/KR102121096B1/ko
Priority to US15/300,472 priority patent/US20170133217A1/en
Priority to CN201580018718.6A priority patent/CN106165072B/zh
Priority to TW104108156A priority patent/TWI614895B/zh
Publication of JP2015201574A publication Critical patent/JP2015201574A/ja
Application granted granted Critical
Publication of JP6283250B2 publication Critical patent/JP6283250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3446—Transition metal elements; Rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明は、半導体基板及びこの半導体基板を用いて作製された半導体素子に関する。
窒化物半導体を用いた半導体基板は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適したものとして、例えば高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等が知られている。
窒化物半導体を用いた半導体基板として、Ｓｉ基板上に、バッファ層、ＧａＮ層、ＡｌＧａＮからなるバリア層が順次積層された半導体基板が知られている。
ＧａＮ層のうち下部の層（高抵抗層）は、縦方向及び横方向の電気抵抗を高めることで、トランジスタのオフ特性向上、縦方向リークの抑制により高耐圧化が可能となる。そのためＧａＮ層に炭素をドープし、ＧａＮ結晶中に深い準位を形成し、ｎ型の伝導を抑制させる。
一方、ＧａＮ層のうち上部の層は、チャネル層として機能し、キャリアをトラップさせる準位が形成されると不純物散乱による移動度の低下や電流コラプス（出力電流特性の再現性が劣化する現象）の要因となりうるため、炭素等の濃度を十分低下させる必要がある（特許文献１−３参照）。
また、特許文献４には、ＧａＮ層にＦｅを添加することで高抵抗化を図ることが開示され（図６参照）、Ｆｅのエネルギー準位を安定化させるために炭素をさらに添加することも開示されている（図７参照）。
特許第５０６４８２４号公報 特開２００６−３３２３６７号公報 特開２０１３−０７００５３号公報 特開２０１２−０３３６４６号公報 特許第５０１３２１８号公報
しかしながら、特許文献５に開示されているようにＧａＮ層にＦｅを添加すると、その上層のＧａＮ層にもＦｅが裾を引くように含まれてしまうので、Ｆｅのエネルギー準位を安定化させるために上層のＧａＮ層にも炭素を添加する必要がある。
しかしながら、図６に示すＧａＮ層１１６の電子供給層１１８側の領域１１９はチャネル層として機能するので、上述したように能動層となるＧａＮ層に炭素を添加することは好ましくない。
そこで、図８に示すように、第２のＧａＮ層１２２において、Ｆｅと同じタイミングでチャネル層として機能する第３のＧａＮ層１２４側に向かって炭素濃度を徐々に減少させることも考えられるが、その場合、第２のＧａＮ層１２２の第３のＧａＮ層１２４側の領域でＦｅも炭素もあまり含有しておらず、厚み方向及び横方向の抵抗が下がり、この領域は高抵抗層として十分機能しなくなるという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、チャネル層内の炭素濃度及び遷移金属の濃度を下げつつ、より高い抵抗の高抵抗層を実現することができる半導体基板、及びこの半導体基板を用いて作製された半導体素子を提供することを目的とする。
上記目的を達成するために、本発明は、基板と、前記基板上のバッファ層と、前記バッファ層上の窒化物系半導体からなり、遷移金属及び炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板であって、前記高抵抗層は、前記チャネル層に接するとともに前記バッファ層側から前記チャネル層側に向かって前記遷移金属の濃度が減少する減少層を有し、炭素濃度の前記チャネル層に向かって減少する減少率は、前記遷移金属の濃度の前記チャネル層に向かって減少する減少率よりも大きいことを特徴とする半導体基板を提供する。
このように、高抵抗層内にチャネル層に接するとともにバッファ層側からチャネル層側に向かって遷移金属の濃度が減少する減少層を設けて、炭素濃度のチャネル層に向かって減少する減少率が遷移金属の濃度のチャネル層に向かって減少する減少率よりも大きくすることで、減少層のチャネル層側により近い領域まで、炭素濃度を高くできる一方で、チャネル層内の炭素濃度を下げることができるので、高抵抗層のチャネル層側の高抵抗を維持しつつ、チャネル層内の炭素濃度及び遷移金属の濃度を下げることができる。
このとき、前記チャネル層の平均炭素濃度が前記減少層の平均炭素濃度よりも低いことが好ましい。
このような構成により、チャネル層内の電流コラプスの発生やキャリアの移動度の低下を抑制しつつ、高抵抗層における厚み方向のより高い高抵抗化を図ることができる。
このとき、前記バッファ層側の前記減少層の炭素濃度が減少する部分までの炭素濃度は、前記バッファ層側から前記チャネル層側に向かって増加しているか、又は、一定であることが好ましい。
このような構成により、遷移金属の濃度の減少を炭素によって補うことができるので、減少層における遷移金属の濃度の減少に起因する抵抗の減少をより確実に抑制することができる。
このとき、前記減少層において、炭素濃度と遷移金属の濃度の和が、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
炭素濃度と遷移金属の濃度の和が上記の範囲であれば、好適に減少層の高抵抗を維持することができる。
このとき、前記減少層の厚さが５００ｎｍ以上、３μｍ以下であり、前記減少層において前記遷移金属は１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度から１×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度に減少していることが好ましい。
減少層の厚さが５００ｎｍ以上であれば、遷移金属の濃度を十分低い濃度にまで減少させることができ、減少層の厚さが３μｍ以下であれば、基板周辺部でクラックが生じやすくなることを防止できる。
また、減少層における遷移金属の濃度勾配として、上記の濃度勾配を好適に用いることができる。
このとき、前記高抵抗層はさらに、前記遷移金属の濃度が一定である層を有することが好ましい。
このような構成により、高抵抗層をより厚くすることができるので、縦方向（厚み方向）のリーク電流をより小さくすることができる。
このとき、前記遷移金属をＦｅとすることができる。
このように、遷移金属としてＦｅを好適に用いることができる。
また、本発明は、上記の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子を提供する。
このように本発明の半導体基板を用いて作製された半導体素子であれば、減少層のチャネル層側により近い領域まで、炭素濃度を高くできる一方で、チャネル層内の炭素濃度を下げることができるので、高抵抗層のチャネル層側の高抵抗を維持しつつ、チャネル層内の炭素濃度及び遷移金属の濃度を下げることができ、チャネル層内のキャリアの移動度の低下を抑制しつつ、縦方向の電気抵抗を高めることでトランジスタの縦方向リークの抑制による高耐圧化が可能となる。
以上のように、本発明によれば、減少層のチャネル層側により近い領域まで、炭素濃度を高くできる一方で、チャネル層内の炭素濃度を下げることができるので、チャネル層内の炭素濃度及び遷移金属の濃度を下げつつ、高抵抗層のチャネル層側の高抵抗化を図ることができ、チャネル層内のキャリアの移動度の低下を抑制しつつ、縦方向の電気抵抗を高めることでトランジスタのオフ特性向上、縦方向リークの抑制により高耐圧化が可能となる。従って、本発明の半導体基板により、高品質のＨＥＭＴ等のパワー素子を作製することができる。
本発明の実施形態の一例を示す半導体基板の深さ方向の濃度分布を示した図である。 本発明の実施形態の一例を示す半導体基板の断面図である。 本発明の実施形態の一例を示す半導体素子の断面図である。 実施例及び比較例１の電流コラプスのＶｄｓ依存性を示した図である。 実施例及び比較例２の縦方向リーク電流と縦方向電圧との関係を示した図である。 従来のＧａＮ層にＦｅを添加した半導体基板の深さ方向の濃度分布を示した図である。 従来のＧａＮ層にＦｅ及び炭素を添加した半導体基板の深さ方向の濃度分布を示した図である。 従来のＧａＮ層にＦｅ及び炭素を添加し、炭素濃度に勾配をつけた半導体基板の深さ方向の濃度分布を示した図である。 比較例１の半導体基板の深さ方向の濃度分布を示した図である。 比較例２の半導体基板の深さ方向の濃度分布を示した図である。
前述のように、ＧａＮ層にＦｅを添加すると、その上層のＧａＮ層にもＦｅが裾を引くように含まれてしまうので、Ｆｅのエネルギー準位を安定化させるために上層のＧａＮ層にも炭素を添加する必要があるが、図６に示すＧａＮ層１１６の電子供給層１１８側の領域１１９はチャネル層として機能するので、上述したように能動層となるＧａＮ層に炭素を添加することは好ましくない。
そこで、図８に示すように、第２のＧａＮ層１２２においてＦｅと同じタイミングでチャネル層として機能する第３のＧａＮ層１２４側に向かって炭素濃度を徐々に減少させることも考えられるが、その場合、第２のＧａＮ層１２２の第３のＧａＮ層１２４側の領域でＦｅも炭素もあまり含有しておらず、厚み方向及び横方向の抵抗が下がり、高抵抗層として十分に機能しなくなるという問題があった。
そこで、本発明者らは、チャネル層内の炭素濃度及び遷移金属の濃度を下げつつ、より高い抵抗の高抵抗層を実現することができる半導体基板について鋭意検討を重ねた。その結果、高抵抗層内にチャネル層に接するとともにバッファ層側からチャネル層側に向かって遷移金属の濃度が減少する減少層を設けて、炭素濃度のチャネル層に向かって減少する減少率が遷移金属の濃度のチャネル層に向かって減少する減少率よりも大きくすることで、減少層のチャネル層側により近い領域まで、炭素濃度を高くできる一方で、チャネル層内の炭素濃度を下げることができるので、チャネル層内の炭素濃度及び遷移金属の濃度を下げつつ、より高い抵抗の高抵抗層を実現することができることを見出し、本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の一例の半導体基板について、図１−２を参照しながら説明する。
図１は本発明の一例の半導体基板の深さ方向の濃度分布を示した図であり、図２は本発明の一例の半導体基板の断面図である。
図２に示す半導体基板１０は、基板１２と、基板１２上に設けられたバッファ層１４と、バッファ層１４上に設けられた窒化物系半導体（例えば、ＧａＮ）からなり、遷移金属及び炭素を不純物として含む高抵抗層１５と、高抵抗層１５上に設けられた能動層２２を有している。
ここで、基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。また、バッファ層１４は、例えば、窒化物系半導体からなる第一の層と、第一の層と組成の異なる窒化物系半導体からなる第二の層とが繰り返し積層された積層体で構成される層である。
第一の層は例えば、ＡｌｙＧａ１−ｙＮからなり、第二の層は例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる。
具体的には、第一の層はＡｌＮとすることができ、第二の層はＧａＮとすることができる。
能動層２２は、窒化物系半導体からなるチャネル層１８と、チャネル層１８上に設けられた窒化物系半導体からなるバリア層２０とを有している。チャネル層１８は例えば、ＧａＮからなり、バリア層２０は例えば、ＡｌＧａＮからなる。
高抵抗層１５は、遷移金属が一定である一定層１６と、チャネル層１８に接するとともに遷移金属がバッファ層１４側からチャネル層１８側に向かって減少している減少層１７を含んでいる。
なお、図１−２において、高抵抗層１５が一定層１６を含んでいる場合を示しているが、高抵抗層１５は一定層１６を含んでいなくてもよい。
また、バッファ層１４はＦｅ、炭素を含んでいてもよい。
高抵抗層１５において、炭素濃度が減少する部分は遷移金属の濃度が減少する部分よりもチャネル層１８側にあり、炭素濃度と遷移金属の濃度の減少する位置が厚み方向で異なっている。また、炭素濃度のチャネル層１８に向かって減少する減少率は、遷移金属の濃度のチャネル層１８に向かって減少する減少率よりも大きい。
上記のように高抵抗層１５内にチャネル層１８に接するとともにバッファ層１４側からチャネル層１８側に向かって遷移金属の濃度が減少する減少層１７を設けて、炭素濃度のチャネル層１８に向かって減少する減少率が遷移金属の濃度のチャネル層１８に向かって減少する減少率よりも大きくすることで、減少層１７のチャネル層１８側により近い領域まで、炭素濃度を高くできる一方で、チャネル層１８内の炭素濃度を下げることができるので、チャネル層１８内の炭素濃度及び遷移金属の濃度を下げつつ、高抵抗層１５のチャネル層１８側の高抵抗化を図ることができる。
半導体基板１０において、チャネル層１８の平均炭素濃度が減少層１７の平均炭素濃度よりも低いことが好ましい。
このような構成により、チャネル層内の電流コラプスの発生やキャリアの移動度の低下を抑制しつつ、減少層の高抵抗を維持することができる。
半導体基板１０において、減少層１７の前述の炭素濃度が減少する部分までの炭素濃度は、バッファ層１４側からチャネル層１８側に向かって増加しているか、又は、一定であることが好ましい。
遷移金属の濃度の減少する領域より炭素濃度の減少する領域をチャネル層側にすることにより、遷移金属の濃度の減少を炭素によって補うことができるので、減少層における遷移金属の濃度の減少に起因する抵抗の減少を抑制することができる。
減少層１７において、炭素濃度と遷移金属の濃度の和が、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
炭素濃度と遷移金属の濃度の和が上記の範囲であれば、好適に減少層の高抵抗を維持することができる。
半導体基板１０において、減少層１７の厚さが５００ｎｍ以上、３μｍ以下であり、減少層１７において遷移金属は１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度から１×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度に減少していることが好ましい。
減少層の厚さが５００ｎｍ以上であれば、遷移金属の濃度を十分低い濃度にまで減少させることができ、減少層の厚さが３μｍ以下であれば半導体基板が厚くなりすぎることを防止できる。
また、減少層における遷移金属の濃度勾配として、上記の濃度勾配を好適に用いることができる。
遷移金属として、炭素よりも高抵抗化しやすいＦｅとすることができる。なお、遷移金属としてＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ等を用いることもできる。
なお、Ｆｅの濃度の制御は、表面偏析等によるオートドープの効果に加え、Ｃｐ２Ｆｅ（ビスクロペンタジエニル鉄）の流量制御により行うことができる。
Ｆｅは上記のように偏析等によりオートドープされるため、Ｆｅの濃度を急激に減少させることは難しい。
なお、炭素の添加は、窒化物系半導体層をＭＯＶＰＥ（有機金属気相成長）法によって成長させるときに、原料ガス（ＴＭＧ（トリメチルガリウム）等）に含まれる炭素が膜中に取り込まれることによって行われるものであるが、プロパン等のドーピングガスによって行うこともできる。
また、炭素濃度は、窒化物系半導体層の成長温度、炉内圧力等を制御することで、急激に減少させることもできる。
従って、Ｆｅ等の遷移金属の濃度に比べて、炭素濃度は容易に急激に減少させることができる。
次に、本発明の一例の半導体素子について、図３を参照しながら説明する。
図３は本発明の一例の半導体素子の断面図である。
半導体素子１１は、本発明の一例の半導体基板１０を用いて作製されたものであり、能動層２２上に設けられた第一電極２６、第二電極２８、制御電極３０を有している。
半導体素子１１において、第一電極２６及び第二電極２８は、第一電極２６から、チャネル層１８内に形成された二次元電子ガス層２４を介して、第二電極２８に電流が流れるように配置されている。
第一電極２６と第二電極２８との間に流れる電流は、制御電極３０に印可される電位によってコントロールすることができる。
半導体素子１１は、本発明の一例の半導体基板１０を用いて作製されたものであり、減少層１７のチャネル層１８側により近い領域まで、炭素濃度を高くできる一方で、チャネル層１８内の炭素濃度を下げることができるので、高抵抗層１５のチャネル層側の高抵抗を維持しつつ、チャネル層１８内の炭素濃度及び遷移金属の濃度を下げることができ、チャネル層１８内のキャリアの移動度の低下を抑制しつつ、縦方向及び横方向の電気抵抗を高めることでトランジスタのオフ特性向上、縦方向リークの抑制により高耐圧化が可能となる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
図２の半導体基板１０において、基板１２としてシリコン基板を用い、バッファ層１４として、ＡｌＮ層とＧａＮ層とが繰り返し積層された積層体にＦｅを添加したものを用い、高抵抗層１５としてＧａＮ層を用い、高抵抗層１５中にＦｅの濃度が減少する減少層１７を設けた。
また、半導体基板１０の表面から１μｍ程度の領域において、Ｆｅの濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３程度以下に減少するようにした。なお、Ｆｅの濃度の制御は、偏析によるオートドープの効果に加え、Ｃｐ２Ｆｅ（ビスクロペンタジエニル鉄）の流量制御により行った。
さらに、減少層１７において、炭素濃度が表面に向かって増加するように炭素を添加し、Ｆｅの濃度減少を補うようにした。
また、半導体基板１０の表面から１μｍ程度の領域において、炭素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３程度に急激に減少するようにした。
本実施例においては、高抵抗層１５にＦｅが添加されているために、効果的に高抵抗化することができる。
上記のようにして作製した半導体基板についてＳＩＭＳ分析により濃度プロファイルを測定した。その結果、炭素濃度、Ｆｅ濃度について図１に示すような濃度分布を有していることが確認された。
上記の半導体基板を用いて、図３に示すような半導体素子を作製した。
作製された半導体素子において、電流コラプスのＶｄｓ（電極２６と電極２８の電位差）依存性、及び、縦方向リーク電流と縦方向電圧との関係を測定した。その結果を図４−５に示す。なお、図４の縦軸は、コラプスでない状態（通常の状態）のオン抵抗ＲＯＮとコラプス状態のオン抵抗ＲＯＮ’の比：ＲＯＮ’／ＲＯＮで定義されるＲＯＮ比であり、ＲＯＮ比でどの程度コラプスによりオン抵抗が上がったかが示されている。
（比較例１）
実施例と同様にして半導体基板を作製した。ただし、減少層は形成せずに、図９に示すような深さ方向の濃度分布を有するものとした。比較例１の半導体基板においては、チャネル層１８においてＦｅが裾を引いている。
上記の半導体基板を用いて、図３に示すような半導体素子（ただし、減少層１７は形成されていない）を作製した。
作製された半導体素子において、電流コラプスのＶｄｓ（電極２６と電極２８の電位差）依存性を測定した。その結果を図４に示す。
（比較例２）
実施例と同様にして半導体基板を作製した。ただし、高抵抗層１６にＦｅを添加せずに、炭素のみを添加して、図１０に示すような深さ方向の濃度分布を有するものとした。
上記の半導体基板を用いて、図３に示すような半導体素子（ただし、減少層１７は形成されていない）を作製した。
作製された半導体素子において、縦方向リーク電流と縦方向電圧との関係を測定した。その結果を図５に示す。
図４からわかるように、実施例の半導体素子においては、比較例１の半導体素子と比較して、電流コラプスが抑制されている。これはチャネル層においてＦｅ及び炭素濃度が十分低くなっていることによるものと考えられる。
また、図５からわかるように、実施例の半導体素子においては、比較例２の半導体素子と比較して、縦方向リーク電流が低くなっている。これは減少層においてＦｅの濃度が減少している分を炭素で補填することで、減少層においてより高い抵抗が実現されていることによると考えられる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…半導体基板、 １１…半導体素子、 １２…基板、
１４…バッファ層、 １５…高抵抗層、 １６…一定層、 １７…減少層、
１８…チャネル層、 ２０…バリア層、 ２２…能動層、 ２４…二次元電子ガス層、
２６…第一電極、 ２８…第二電極、 ３０…制御電極、
１１４…Ｆｅ−ＧａＮ層、 １１６…ＧａＮ層、 １１８…電子供給層、
１１９…領域、 １２２…第２のＧａＮ層、 １２４…第３のＧａＮ層。

Claims (8)

  1. 基板と、
    前記基板上のバッファ層と、
    前記バッファ層上の窒化物系半導体からなり、遷移金属及び炭素を含む高抵抗層と、
    前記高抵抗層上の窒化物系半導体からなるチャネル層と
    を有する半導体基板であって、
    前記バッファ層は、炭素を含んでおり、
    前記高抵抗層は、前記チャネル層に接するとともに前記バッファ層側から前記チャネル層側に向かって前記遷移金属の濃度が減少する減少層を有し、
    炭素濃度の前記チャネル層に向かって減少する減少率は、前記遷移金属の濃度の前記チャネル層に向かって減少する減少率よりも大きく、
    炭素濃度の減少開始位置が高抵抗層にあって、前記遷移金属の濃度の減少開示位置より前記チャネル側にあることを特徴とする半導体基板。
  2. 前記チャネル層の平均炭素濃度が、前記減少層の平均炭素濃度よりも低いことを特徴とする請求項１に記載の半導体基板。
  3. 前記バッファ層側の前記減少層の炭素濃度が減少する部分までの炭素濃度は、前記バッファ層側から前記チャネル層側に向かって増加しているか、又は、一定であることを特徴とする請求項１又は請求項２に記載の半導体基板。
  4. 前記減少層において、炭素濃度と遷移金属の濃度の和が、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板。
  5. 前記減少層の厚さが５００ｎｍ以上、３μｍ以下であり、前記減少層において前記遷移金属は１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度から１×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度に減少していることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体基板。
  6. 前記高抵抗層はさらに、前記遷移金属の濃度が一定である層を有することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体基板。
  7. 前記遷移金属はＦｅであることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体基板。
  8. 請求項１から請求項７のいずれか一項に記載の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子。
JP2014080323A 2014-04-09 2014-04-09 半導体基板及び半導体素子 Active JP6283250B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014080323A JP6283250B2 (ja) 2014-04-09 2014-04-09 半導体基板及び半導体素子
PCT/JP2015/001196 WO2015155932A1 (ja) 2014-04-09 2015-03-05 半導体基板及び半導体素子
KR1020167027607A KR102121096B1 (ko) 2014-04-09 2015-03-05 반도체 기판 및 반도체 소자
US15/300,472 US20170133217A1 (en) 2014-04-09 2015-03-05 Semiconductor substrate and semiconductor device
CN201580018718.6A CN106165072B (zh) 2014-04-09 2015-03-05 半导体基板及半导体元件
TW104108156A TWI614895B (zh) 2014-04-09 2015-03-13 半導體基板及半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014080323A JP6283250B2 (ja) 2014-04-09 2014-04-09 半導体基板及び半導体素子

Publications (2)

Publication Number Publication Date
JP2015201574A JP2015201574A (ja) 2015-11-12
JP6283250B2 true JP6283250B2 (ja) 2018-02-21

Family

ID=54287524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080323A Active JP6283250B2 (ja) 2014-04-09 2014-04-09 半導体基板及び半導体素子

Country Status (6)

Country Link
US (1) US20170133217A1 (ja)
JP (1) JP6283250B2 (ja)
KR (1) KR102121096B1 (ja)
CN (1) CN106165072B (ja)
TW (1) TWI614895B (ja)
WO (1) WO2015155932A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
JP6660052B2 (ja) * 2016-02-24 2020-03-04 国立大学法人京都工芸繊維大学 光スイッチング素子
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
CN107546261A (zh) * 2016-06-29 2018-01-05 江西省昌大光电科技有限公司 半绝缘GaN薄膜及高电子迁移率晶体管外延结构
CN107546260A (zh) * 2016-06-29 2018-01-05 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
JP6615075B2 (ja) * 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6781095B2 (ja) 2017-03-31 2020-11-04 エア・ウォーター株式会社 化合物半導体基板
CN111406306B (zh) * 2017-12-01 2024-03-12 三菱电机株式会社 半导体装置的制造方法、半导体装置
CN113169227B (zh) 2018-09-07 2024-08-27 苏州晶湛半导体有限公司 半导体结构及其形成方法
JP2020113693A (ja) 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
WO2020155096A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11201217B2 (en) * 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US12482653B2 (en) * 2020-09-30 2025-11-25 Dynax Semiconductor, Inc. Epitaxial structure of semiconductor device and method of manufacturing the same
CN114678411B (zh) * 2020-12-24 2025-12-05 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法
TWI779980B (zh) 2022-01-03 2022-10-01 環球晶圓股份有限公司 半導體結構
TWI805276B (zh) * 2022-03-14 2023-06-11 環球晶圓股份有限公司 高電子遷移率電晶體結構及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013218B1 (ja) 1970-01-30 1975-05-17
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
KR101364026B1 (ko) * 2012-08-22 2014-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
US9245993B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices

Also Published As

Publication number Publication date
US20170133217A1 (en) 2017-05-11
JP2015201574A (ja) 2015-11-12
KR20160138090A (ko) 2016-12-02
CN106165072B (zh) 2020-02-28
TWI614895B (zh) 2018-02-11
CN106165072A (zh) 2016-11-23
TW201543682A (zh) 2015-11-16
WO2015155932A1 (ja) 2015-10-15
KR102121096B1 (ko) 2020-06-09

Similar Documents

Publication Publication Date Title
JP6283250B2 (ja) 半導体基板及び半導体素子
JP6249868B2 (ja) 半導体基板及び半導体素子
JP5696392B2 (ja) 半導体装置
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US9184258B2 (en) GaN based semiconductor device and method of manufacturing the same
JP6615075B2 (ja) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US9793363B1 (en) GaN semiconductor device comprising carbon and iron
KR102293962B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
WO2015008430A1 (ja) 半導体装置
JP6261437B2 (ja) 半導体基板の製造方法、及び半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180126

R150 Certificate of patent or registration of utility model

Ref document number: 6283250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250