JP6317465B2 - 導電性バリア層の選択的形成 - Google Patents

導電性バリア層の選択的形成 Download PDF

Info

Publication number
JP6317465B2
JP6317465B2 JP2016553825A JP2016553825A JP6317465B2 JP 6317465 B2 JP6317465 B2 JP 6317465B2 JP 2016553825 A JP2016553825 A JP 2016553825A JP 2016553825 A JP2016553825 A JP 2016553825A JP 6317465 B2 JP6317465 B2 JP 6317465B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
semiconductor device
interconnect
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016553825A
Other languages
English (en)
Other versions
JP2017508290A (ja
Inventor
ジェフリー・ジュンハオ・シュ
ジョン・ジエンホン・ズ
チョ・フェイ・イェプ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017508290A publication Critical patent/JP2017508290A/ja
Application granted granted Critical
Publication of JP6317465B2 publication Critical patent/JP6317465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Description

（関連出願の相互参照）
本出願は、２０１４年２月２８日にＪｅｆｆｒｅｙ Ｊｕｎｈａｏ Ｘｕ等の名義で出願した米国仮特許出願第６１／９４６５２０号の利益を主張するものであり、その開示全体が参照により本明細書に明示的に組み込まれる。
本開示は一般に、集積回路（ＩＣ）に関する。より詳細には、本開示は、導電性バリア層の選択的形成に関する。
集積回路（ＩＣ）の半導体製作のためのプロセスフローは、フロントエンドオブライン（ＦＥＯＬ）プロセス、ミッドオブライン（ＭＯＬ）プロセス、およびバックエンドオブライン（ＢＥＯＬ）プロセスを含み得る。ＦＥＯＬプロセスは、ウェーハ作製（ｗａｆｅｒ ｐｒｅｐａｒａｔｉｏｎ）、分離、ウェル形成、ゲートパターニング、スペーサ、エクステンション、およびソース／ドレインの埋込み、シリサイド形成、ならびにデュアルストレスライナ形成を含み得る。ＭＯＬプロセスは、ゲートコンタクト形成を含み得る。ＢＥＯＬプロセスは、ＦＥＯＬプロセスおよびＭＯＬプロセス中に作成された半導体デバイスを相互接続するための、一連のウェーハ加工処理ステップを含み得る。今日の半導体チップ製品の製作および認定の成功には、採用される材料とプロセスとの間の相互作用が関与する。具体的には、ＢＥＯＬプロセスにおける、パッシブオンガラス（ＰＯＧ：ｐａｓｓｉｖｅ ｏｎ ｇｌａｓｓ）デバイス用の導電性材料めっきの形成が、プロセスフローの難しさを増す部分となっている。
導電性材料の層を、たとえばビア内に重ねて製作するとき、後に残る課題が、抵抗スケーリング（ｒｅｓｉｓｔａｎｃｅ ｓｃａｌｉｎｇ）である。ある特定の導電性層の最小厚さ規定値では、非導電性となることがあるので、高ビア抵抗により、ある特定の導電性バリア層が実施不可能になることがある。
半導体デバイスが、第１の相互接続層をトレンチに結合させるビアを有するダイを含む。半導体デバイスはまた、トレンチの側壁および隣接する表面上、ならびにビアの側壁上に、バリア層を含む。半導体デバイスはまた、第１の相互接続層の表面上に、ドープ導電性層を含む。ドープ導電性層は、ビアの側壁間に延在する。半導体デバイスはさらに、ビアとトレンチの両方内のバリア層上に、導電性材料を含む。導電性材料は、第１の相互接続層の表面上に配設されたドープ導電性層上にある。
半導体デバイスを製作するための方法が、トレンチの側壁および隣接する表面上、ならびにダイのビアの側壁上に、酸素捕捉導電性層（ｃｏｎｄｕｃｔｉｖｅ ｏｘｙｇｅｎ ｓｃａｖｅｎｇｉｎｇ ｌａｙｅｒ）を堆積させることを含む。ビアは、第１の相互接続層およびトレンチに結合し得る。方法はまた、酸素捕捉導電性層に熱処理を施して、第１の相互接続層に接触している部分以外の部分上に、バリア層を形成することを含む。方法はさらに、ビアとトレンチの両方内のバリア層上に、導電性材料を堆積させることを含む。導電性層は、相互接続層の露出した表面上に配設されたドープ導電性層上にある。
半導体デバイスが、第１の相互接続層をトレンチに結合させるビアを有するダイを含む。半導体デバイスはまた、トレンチの側壁および隣接する表面上、ビアの側壁上、ならびに第１の相互接続層の露出した表面上に、バリア層を含む。半導体デバイスはまた、第１の相互接続層の表面上に、ドープ導電性層を含む。ドープ導電性層は、ビアの側壁間に延在する。半導体デバイスはさらに、ビアとトレンチの両方内のバリア層上に、導電するための手段を含む。導電するための手段は、第１の相互接続層の表面上に配設されたドープ導電性層上にある。
上記では、続く詳細な説明がよりよく理解され得るように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示のさらなる特徴および利点について、以下に説明する。本開示は、本開示と同じ目的を果たすための他の構造（ｓｔｒｕｃｔｕｒｅ）を修正または設計するための基礎として容易に利用され得ることを、当業者には理解されたい。そのような等価な構造（ｃｏｎｓｔｒｕｃｔｉｏｎ）が、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の編成と動作方法の両方に関して本開示に特有であると考えられる新規な特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからよりよく理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているにすぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
本開示のより完全な理解が得られるように、ここで、以下の説明を添付の図面と併せて参照されたい。
典型的な導電性バリア層形成プロセスから製作されたデバイスの断面図である。 典型的な導電性バリア層形成プロセスから製作されたデバイスの断面図である。 典型的な導電性バリア層形成プロセスから製作されたデバイスの断面図である。 本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図である。 本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図である。 本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図である。 本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図である。 本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図である。 本開示の態様による導電性バリア層の選択的形成プロセスを示すプロセス流れ図である。 本開示の一構成が有利に採用され得る例示的なワイヤレス通信システムを示すブロック図である。 一構成による半導体構成要素の、回路、レイアウト、および論理の設計に使用される、設計用ワークステーションを示すブロック図である。
添付の図面に関連して以下に記載する詳細な説明は、様々な構成の説明として意図したものであり、本明細書において説明する概念が実践され得る、唯一の構成を表すことは意図していない。詳細な説明は、様々な概念の完全な理解をもたらすことを目的とした具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書では、「および／または」という用語が使用される場合、「包含的論理和」を表すことが意図され、「または」という用語が使用される場合、「排他的論理和」を表すことが意図される。
導電性バリア層は、ビア内、またはデュアルダマシンウェーハもしくはダイ内に形成されたビアを収容する、より大きいトレンチ内に形成され得る。典型的な導電性バリア層は、窒化タンタル（ＴａＮ）ベースの銅（Ｃｕ）とすることができる。これらの導電性バリア層は、２〜３ナノメートルの厚さとすることができる。導電性バリア層は、抵抗スケーリングなどの問題に直面することがある。具体的には、これらの導電性バリア層は、効果的な拡散バリアを形成するために規定された最小層厚さ値に起因する高ビア抵抗下で、実施不可能になることがある。
共形の、原子層堆積（ＡＬＤ）により製作されたＴａＮバリアが望ましいが、そのような導電性バリア層の最小厚さは、効果的な銅拡散バリアを実現するために、少なくとも２ナノメートルとすべきである。最小厚さは、銅などの導電性材料が、導電性バリア層を拡散通過して、他の材料と混合することのないようにし得る。２ナノメートルのＴａＮバリアは非導電性なので、このＴａＮバリアを使用する結果、ビアオープンとなり、それにより回路故障が生じる。
本開示の一態様によれば、化学気相成長（ＣＶＤ）またはＡＬＤにより堆積されたアルミニウム（Ａｌ）が、デュアルダマシンビアの側壁上に、酸化アルミニウム（Ａｌ２Ｏ３）銅バリアを選択的に形成する。しかしながら、酸化アルミニウムは、そのビアの底面上には形成されない。すなわち、ビアの側壁上に導電性バリア層として酸化アルミニウムが形成されるとともに、そのビアの底面上への導電性バリア層としての酸化アルミニウムの形成は回避される。このアルミニウム層に４００℃未満でのインサイチュ（ｉｎ−ｓｉｔｕ）熱処理が施されると、酸化アルミニウムが形成し得る。この構成では、選択的に形成された導電性バリア層（たとえば酸化アルミニウム銅）の場合のビア抵抗が、典型的な導電性バリア層の場合のビア抵抗よりも著しく低くなり得る。たとえば、この導電性バリア層は、通常ＴａＮの共形の原子層堆積から形成される銅バリアとすることができる。
図１Ａ〜図１Ｃは、従来の導電性バリア層形成プロセスから製作されたデバイスの断面図を示す。
図１Ａに示すように、デバイス１００は、第１の酸化物層１０２、中間層１０４、キャップ層１０６、第２の酸化物層１０８、および第１の相互接続層１１０を含む。デバイス１００は、デュアルダマシンウェーハまたはダイの一部とすることができる。第１の酸化物層１０２および第２の酸化物層１０８は、炭素ドープまたは水素ドープ二酸化シリコン（ＳｉＯ２）などの低ｋ材料とすることができる。一構成では、第１の酸化物層１０２と第２の酸化物層１０８が異なる材料であってよく、一方の層が低ｋ材料でなくてもよい。低ｋ材料は、低誘電率を有し、絶縁体層として使用され得る。中間層１０４は、炭素ドープまたは酸素ドープ窒化シリコン（ＳｉＮ）とすることができる。キャップ層１０６は、非ドープ二酸化シリコンとすることができる。一構成では、中間層１０４およびキャップ層１０６が、窒素含有シリコンオキシカーバイド（ＳｉＣＯＮ：ｓｉｌｉｃｏｎ ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎｇ ｏｘｙｃａｒｂｉｄｅ）を含むエッチストップ層を形成する。第１の相互接続層１１０は、銅（Ｃｕ）などの導電性材料とすることができる。第１の酸化物層１０２、中間層１０４、キャップ層１０６、および第２の酸化物層１０８はまた、いずれも酸素を含有し得る。
図１Ｂに示すように、デバイス１２０上にバリア層１１２が堆積される。バリア層１１２は、窒化タンタル（ＴａＮ）ベースの銅とすることができる。しかしながら、バリア層１１２は、効果的な拡散バリアとなるために、２ナノメートルの最小厚さを有し得る。バリア層１１２は、銅または相互接続層（たとえば、図１Ｃに示す第１の相互接続層１１０もしくは第２の相互接続層１１４）の材料が拡散通過して、第２の酸化物層１０８、キャップ層１０６、または中間層１０４に至ることのないようにし得る。銅層または相互接続層の材料が拡散すると、デバイス故障を招くおそれがある。
図１Ｃでは、デバイス１３０が、バリア層１１２上に堆積された第２の相互接続層１１４を含む。バリア層１１２は、第２の相互接続層１１４が第２の酸化物層１０８、キャップ層１０６、および／または中間層１０４内に拡散することのないようにするために、拡散バリアとして機能するのに十分な厚さ（たとえば少なくとも２ナノメートル）を有し得る。しかしながら、バリア層１１２は、第１の相互接続層１１０に接触すると高ビア抵抗を生み出すことがある。この高ビア抵抗により、ひいてはバリア層１１２が実施不可能になり、結果としてそのバリア機能が実施できなくなることがある。
図２は、本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイス２００の断面図を示す。デバイス２００は、図１Ａ〜図１Ｃに示す構成要素に加えて、トレンチ３０２、ビア３０４、処理されたバリア層３０６、導電性層２０２、およびドープ導電性層３０８を含む。図２に示すように、処理されたバリア層３０６は、トレンチ３０２およびビア３０４の側壁上にのみ形成される。それに反して、図１Ｂ〜図１Ｃに示すバリア層１１２は、ビアの底面上にある。バリア層が任意のビアの底面上に形成することのないようにすると、ビア抵抗が著しく低下する。さらに、処理されたバリア層３０６は、導電性層２０２と第２の酸化物層１０８、キャップ層１０６、および中間層１０４との間で、引き続き効果的な拡散バリアを形成する。
処理されたバリア層３０６は、酸化アルミニウム（Ａｌ２Ｏ３）とすることができ、これは、非常に効果的な拡散バリア材料として働く。導電性層２０２は、銅とすることができる。ドープ導電性層３０８は、銅−アルミニウム合金とすることができ、導電性層２０２と第１の相互接続層１１０との間に位置付けられる。ドープ導電性層３０８は、ビア３０４の側壁間に水平に延在し得る。ドープ導電性層３０８はまた、下で図３Ｃ〜図３Ｄにさらに示すように、導電性層２０２の底面と第１の相互接続層１１０の露出した上面との間に垂直に延在し得る。
図３Ａ〜図３Ｄは、本開示の一態様による導電性バリア層の選択的形成プロセスから製作されたデバイスの断面図を示す。
図３Ａは、図１Ａの構成要素を示す。しかしながら、デバイス３００はさらに、トレンチ３０２、およびトレンチ３０２内のビア３０４も含む。デバイス３００はまた、デュアルダマシンウェーハもしくはダイ構造、またはデュアルダマシンウェーハもしくはダイ構造の一部分とすることができる。
図３Ｂでは、デバイス３１０が、トレンチ３０２およびビア３０４の表面上にバリア層１１２が堆積された状態で示されている。バリア層１１２は、アルミニウム（Ａｌ）とすることができる。バリア層１１２は、化学気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）によって共形に堆積され得る。バリア層１１２は、純アルミニウムとして堆積されてもよく、最初に酸化アルミニウム（Ａｌ２Ｏ３）として堆積され、次いで水素（Ｈ２）プラズマ処理によって加工処理されて、酸化アルミニウムが純アルミニウムに変換されてもよい。そのような水素プラズマ処理の副生成物は水（Ｈ２Ｏ）であり、これはまた、加工処理後にデバイス３１０から容易に除去され得る。バリア層１１２は、ビア３０４の底面に接触し、第１の相互接続層１１０にも接触する。
図３Ｃでは、デバイス３３０が熱処理を受け、それがバリア層１１２の大部分を、処理されたバリア層３０６に変換する。熱処理は、摂氏４００度未満またはその付近の温度で行われるインサイチュ熱処理プロセスとすることができる。バリア層１１２は、トレンチ３０２およびビア３０４の側壁上で、処理されたバリア層３０６に変わるが、第１の相互接続層１１０に接触するビア３０４の底面は、バリア層１１２として残る。すなわち、第１の相互接続層１１０上に、またはそれに接触して、処理されたバリア層３０６は形成されない。処理されたバリア層３０６は、酸化アルミニウム（Ａｌ２Ｏ３）とすることができる。
中間層１０４、キャップ層１０６、および第２の酸化物層１０８は、酸素を含有しているので、バリア層１１２は、それらの層から酸素を捕捉して、酸化アルミニウムなどの材料になり、それが、処理されたバリア層３０６を作り出す。ビア３０４の底面上のバリア層１１２は、どの酸素含有層（たとえば１０４、１０６、１０８）にも接触しておらず、酸素を有していない第１の相互接続層１１０のみに接触している。したがって、熱処理にさらされるとき、第１の相互接続層１１０から捕捉して、バリア層１１２を処理されたバリア層３０６に変える化学反応を受けるための酸素がない。その結果、バリア層１１２の処理されていない部分がビア３０４の底面に、第１の相互接続層１１０に接触した状態で残る。
図３Ｄでは、デバイス３４０に対して、相互接続材料充填プロセスが実施される。デバイス３４０のトレンチ３０２およびビア３０４内に、導電性材料が堆積されて、導電性層２０２を形成する。図３Ｃのバリア層１１２も、導電性層２０２に接触すると、ドープ導電性層３０８に変わる。バリア層１１２（アルミニウムとすることができる）が、導電性層２０２（銅とすることができる）とともに拡散して、ドープ導電性層３０８を形成する。この構成では、ドープ導電性層３０８は、たとえば銅−アルミニウム合金などの合金である。ドープ導電性層３０８はまた、銅とアルミニウムの両方、銅ドープアルミニウム、および／またはアルミニウムドープ銅を含有し得る。
ドープ導電性層３０８はまた、第１の相互接続層１１０の表面上に形成され得る。ドープ導電性層３０８はまた、導電性層２０２と第１の相互接続層１１０の露出した表面との間に垂直に延在し得る。ドープ導電性層３０８はまた、ビア３０４の側壁間に水平に延在し得る。ドープ導電性層３０８は、ビア開口３０４内の別のビアと第１の相互接続層１１０の露出した表面との間にあってもよい。そのようなビアは、両側が、処理されたバリア層３０６に境を接していてよい。そのようなビアはまた、ビア３０４内に材料がさらに堆積された結果として形成されてよい。
第１の相互接続層１１０の表面は、第１の相互接続層１１０の、最初に図３Ａで露出されたが、図３Ｂでバリア層１１２に接触し、図３Ｃでバリア層１１２の処理されていない部分に接触する、上面とすることができる。導電性層２０２はまた、デバイス３４０のトレンチ３０２およびビア３０４内に注入された導電性材料とすることができる。
図４は、本開示の一態様による導電性バリア層の選択的形成プロセス４００を示すプロセス流れ図である。ブロック４０２では、トレンチ（たとえばトレンチ３０２）の側壁および隣接する表面上に、酸素捕捉導電性層（たとえばバリア層１１２）が堆積される。酸素捕捉導電性層は、ダイのビア（たとえばビア３０４）の側壁上にも堆積される。図３Ａに示すように、ビアは、第１の相互接続層（たとえば第１の相互接続層１１０）をトレンチに結合させる。
ブロック４０４では、酸素捕捉導電性層に熱処理が施されて、第１の相互接続層に接触している部分以外の部分上に、バリア層（たとえば処理されたバリア層３０６）を形成する。ブロック４０６では、ビアとトレンチの両方内に、導電性層（たとえば導電性層２０２）が堆積される。導電性層はまた、第１の相互接続層の表面上に配設されたドープ導電性層（たとえばドープ導電性層３０８）上にある。一態様では、ドープ導電性層は、ビアの側壁間に延在する。これは、水平方向またはｘ軸における広がりとすることができる。別の態様では、ドープ導電性層は、ビアと第１の相互接続層の表面との間に延在する。これは、垂直方向またはｙ軸における広がりとすることができる。
一構成では、半導体デバイスが、ビア、トレンチ、および第１の相互接続層を有するダイを含む。デバイスはまた、バリア層と、第１の相互接続層の表面上に、ドープ導電性層とを含む。デバイスはまた、ビアとトレンチの両方内のバリア層上に、導電するための手段を有する。本開示の一態様では、導電するための手段は、導電性層２０２とすることができる。別の態様では、前述の手段が、前述の手段によって詳述された機能を実施するように構成されたどんな材料または構造でもよい。この態様では、ドープ導電性層は、ビアの側壁間に延在する。これは、水平の広がりとすることができる。別の態様では、ドープ導電性層は、ビアと第１の相互接続層の表面との間に延在する。これは、垂直の広がりとすることができる。
一実装形態では、様々な導電性材料層に使用される導電性材料は、銅（Ｃｕ）、または高導電性を有する他の導電性材料とすることができる。たとえば、第１の相互接続層１１０、バリア層１１２、第２の相互接続層１１４、導電性層２０２、およびドープ導電性層３０８は、銅（Ｃｕ）、銀（Ａｇ）、なまし銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、タングステン（Ｗ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、リチウム（Ｌｉ）、または鉄（Ｆｅ）を含み得る。前述の導電性材料層はまた、電気めっき、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、または蒸着によって堆積され得る。
第１の酸化物層１０２、第２の酸化物層１０８、中間層１０４、およびキャップ層１０６は、二酸化シリコン（ＳｉＯ２）とフッ素ドープ体、炭素ドープ体、および多孔質炭素ドープ体、ならびにポリイミド、ポリノルボルネン、ベンゾシクロブテン（ＢＣＢ）、ポリテトラフルオロエチレン（ＰＴＦＥ）などのスピンオン有機ポリマー誘電体、スピンオンシリコーンベースポリマー誘電体、および窒素含有シリコンオキシカーバイド（ＳｉＣＯＮ）を含む、低ｋすなわち低誘電率値を有する材料とすることができる。一態様では、第１の酸化物層１０２および第２の酸化物層１０８は、炭素ドープまたは水素ドープ二酸化シリコン（ＳｉＯ２）などの低ｋ材料とすることができる。
第１の酸化物層１０２と第２の酸化物層１０８は、異なる材料であってもよく、一方の層が低ｋ材料以外の材料であってよい。低ｋ材料は、低誘電率を有し、絶縁体層として使用され得る。一態様では、中間層１０４は、炭素ドープまたは酸素ドープ窒化シリコン（ＳｉＮ）とすることができる。一態様では、キャップ層１０６は、非ドープ二酸化シリコンとすることができる。一構成では、中間層１０４およびキャップ層１０６が、窒素含有シリコンオキシカーバイド（ＳｉＣＯＮ）を含むエッチストップ層を形成する。これらの前述の層はまた、スピンコーティングプロセス、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、または蒸着によって堆積され得る。
上記のプロセスステップにおいては述べていないが、フォトレジスト、マスクを通じた紫外線露光、フォトレジスト現像、およびリソグラフィが使用され得る。フォトレジスト層は、スピンコーティング、液滴ベースのフォトレジスト堆積、噴霧、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、または蒸着によって堆積され得る。フォトレジスト層は、次いで露光され、次いで塩化鉄（ＦｅＣｌ３）、塩化第二銅（ＣｕＣｌ２）、アルカリ性アンモニア（ＮＨ３）などの溶液を用いる化学エッチングプロセスによってエッチングされて、露光されたフォトレジスト部分が洗い流されてもよく、プラズマを用いるドライエッチングプロセスによってエッチングされてもよい。フォトレジスト層は、化学的フォトレジスト剥離プロセスによって剥離されてもよく、アッシングとして知られる、酸素などのプラズマを用いるドライフォトレジスト剥離プロセスによって剥離されてもよい。
上述していないが、導電性バリア層を選択的に形成する方法はまた、ＦｉｎＦＥＴ容量構造の第１のプレートを形成するために、第１のゲート相互接続材料に第１の凹部において結合される第１のトレンチ相互接続材料をパターニングすることを含み得る。上述した導電性バリア層の選択的形成プロセスは、コイル、コンデンサ、抵抗器、変圧器、チューナ、フィルタ、ダイプレクサ、共振器、微小電気機械システム（ＭＥＭＳ）ベースの構造、およびその他などの、多様な異なるデバイスを形成するために使用され得る。
図５は、本開示の一態様が有利に採用され得る、例示的なワイヤレス通信システム５００を示すブロック図である。説明のために、図５は、３つの遠隔ユニット５２０、５３０、および５５０、ならびに２つの基地局５４０を示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることが、理解されよう。遠隔ユニット５２０、５３０、および５５０は、開示したデバイス（たとえば選択的に形成されたバリア層を有するデバイス）を含んだＩＣデバイス５２５Ａ、５２５Ｃ、および５２５Ｂを含む。基地局、スイッチングデバイス、ネットワーク機器などの他のデバイスも、開示したデバイス（たとえば選択的に形成されたバリア層を有するデバイス）を含み得ることが、理解されよう。図５は、基地局５４０から遠隔ユニット５２０、５３０、および５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、および５５０から基地局５４０への逆方向リンク信号５９０を示す。
図５では、遠隔ユニット５２０は、モバイル電話として示されており、遠隔ユニット５３０は、ポータブルコンピュータとして示されており、遠隔ユニット５５０は、ワイヤレスローカルループシステム内の固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、またはそれらの組合せとすることができる。図５は、本開示の態様による遠隔ユニットを示しているが、本開示は、図示したこれらの例示的なユニットに限定されない。本開示の態様は、開示したデバイスを含む多くのデバイスにおいて、適切に採用され得る。
図６は、上記で開示した、選択的に形成されたバリア層を含有するデバイスなどの半導体構成要素の、回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーション６００を示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアを収容する、ハードディスク６０１を含む。設計用ワークステーション６００は、回路６１０、または開示したデバイス（たとえば選択的に形成されたバリア層を有するデバイス）などの半導体構成要素６１２の設計を容易にするためのディスプレイ６０２も含む。回路デザイン６１０または半導体構成要素６１２を有形に記憶させるために、記憶媒体６０４が用意される。回路デザイン６１０または半導体構成要素６１２は、記憶媒体６０４上にＧＤＳＩＩやＧＥＲＢＥＲなどのファイル形式で記憶され得る。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスとすることができる。さらに、設計用ワークステーション６００は、記憶媒体６０４から入力を受け取る、または記憶媒体６０４に出力を書き込むための、ドライブ装置６０３を含む。
記憶媒体６０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを詳述し得る。データはさらに、論理シミュレーションに関連するタイミング図やネット回路などの論理検証データも含み得る。記憶媒体６０４上にデータを提供すると、半導体ウェーハまたはダイを設計するためのプロセス数が減少することによって、回路デザイン６１０または半導体構成要素６１２の設計が容易になる。
ファームウェアおよび／またはソフトウェアの実装の場合、本明細書において説明した機能を実施するモジュール（たとえば手続き、関数など）を用いて、方法が実施され得る。本明細書において説明した方法を実施する際に、命令を有形に具現化するマシン可読媒体が使用され得る。たとえば、ソフトウェアコードがメモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装され得る。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
関数は、ファームウェアおよび／またはソフトウェアに実装される場合、１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶され得る。例として、データ構造体で符号化されたコンピュータ可読媒体、およびコンピュータプログラムで符号化されたコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る、利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体としては、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または命令もしくはデータ構造体の形で所望のプログラムコードを記憶させるのに使用され得、またコンピュータによってアクセスされ得る、他の媒体があり得る。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書では、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）を含み、ただし、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、一方ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
コンピュータ可読媒体上の記憶に加えて、命令および／またはデータは、通信装置内に含まれる伝送媒体上の信号としても提供され得る。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含み得る。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説する機能を実施させるように構成される。
以上、本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められる本開示の技術から逸脱することなく、本明細書において様々な変更、置換、および改変が行われ得ることを理解されたい。たとえば、「上」や「下」などの関係性の用語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが上下逆さにされた場合、上は下になり、逆も同様である。加えて、横向きにされた場合、上および下は、基板または電子デバイスの両側のことを指し得る。その上、本出願の範囲が、本明細書において説明したプロセス、マシン、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図していない。当業者なら本開示から容易に理解するように、本明細書において説明した対応する構成と実質的に同じ機能を実施する、または実質的に同じ結果を達成する、現存するまたは後に開発されるプロセス、マシン、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、マシン、製造、組成物、手段、方法、またはステップをその範囲内に含むことが意図される。
１００ デバイス
１０２ 第１の酸化物層
１０４ 中間層
１０６ キャップ層
１０８ 第２の酸化物層
１１０ 第１の相互接続層
１１２ バリア層
１１４ 第２の相互接続層
１２０ デバイス
１３０ デバイス
２００ デバイス
２０２ 導電性層
３００ デバイス
３０２ トレンチ
３０４ ビア、ビア開口
３０６ 処理されたバリア層
３０８ ドープ導電性層
３１０ デバイス
３３０ デバイス
３４０ デバイス
４００ 導電性バリア層の選択的形成プロセス
５００ ワイヤレス通信システム
５２０ 遠隔ユニット
５２５Ａ ＩＣデバイス
５２５Ｂ ＩＣデバイス
５２５Ｃ ＩＣデバイス
５３０ 遠隔ユニット
５４０ 基地局
５５０ 遠隔ユニット
５８０ 順方向リンク信号
５９０ 逆方向リンク信号
６００ 設計用ワークステーション
６０１ ハードディスク
６０２ ディスプレイ
６０３ ドライブ装置
６０４ 記憶媒体
６１０ 回路、回路デザイン
６１２ 半導体構成要素

Claims (12)

  1. 第１の相互接続層をトレンチに結合させるビアを含むダイと、
    前記トレンチの側壁および隣接する表面上、ならびに前記ビアの側壁上の、バリア層であって、前記第１の相互接続層の表面の直接上に第１の側壁部分および第２の側壁部分を含む、バリア層と、
    前記第１の相互接続層の前記表面の直上のドープ導電性層であって、前記ビアの向かい合う側壁上の前記バリア層の前記第１の側壁部分と前記第２の側壁部分との間に延在するドープ導電性層と、
    前記ビアと前記トレンチの両方内の前記バリア層上の導電性材料であって、前記ドープ導電性層の、前記第１の相互接続層の前記表面とは反対側の表面の直上に配設された導電性材料と
    前記第１の相互接続層の一部と重なるエッチストップ層と、
    を備え、
    前記導電性材料は銅を含み、前記第１の側壁部分及び前記第２の側壁部分の前記バリア層は酸化アルミニウムを含み、前記ドープ導電性層が銅アルミニウム合金を含み、
    前記エッチストップ層は中間層とキャップ層とを含み、
    前記中間層は炭素ドープ窒化シリコン又は酸素ドープ窒化シリコンからなり、前記キャップ層は非ドープ二酸化シリコンからなる、半導体デバイス。
  2. 前記導電性材料が銅およびアルミニウムを含む、請求項１に記載の半導体デバイス。
  3. 前記エッチストップ層は窒素含有シリコンオキシカーバイド（ＳｉＣＯＮ）を含む、請求項１に記載の半導体デバイス。
  4. 前記第１の相互接続層が銅を含む、請求項１に記載の半導体デバイス。
  5. 前記ドープ導電性層がまた、前記導電性材料と前記第１の相互接続層の前記表面との間に延在する、請求項１に記載の半導体デバイス。
  6. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の半導体デバイス。
  7. 第１の相互接続層をトレンチに結合させるビアを含むダイと、
    前記トレンチの側壁および隣接する表面上、ならびに前記ビアの側壁上の、バリア層であって、前記第１の相互接続層の表面の直上に第１の側壁部分および第２の側壁部分を含む、バリア層と、
    前記第１の相互接続層の前記表面の直上のドープ導電性層であって、前記ビアの向かい合う側壁上の前記バリア層の前記第１の側壁部分と前記第２の側壁部分との間に延在するドープ導電性層と、
    前記ビアと前記トレンチの両方内の前記バリア層上の導電するための手段であって、前記ドープ導電性層の、前記第１の相互接続層の前記表面とは反対側の表面の直上にある、導電するための手段と
    前記第１の相互接続層の一部と重なるエッチストップ層と、
    を備え、
    前記導電するための手段が銅を含み、前記第１の側壁部分及び前記第２の側壁部分の前記バリア層が酸化アルミニウムを含み、前記ドープ導電性層が銅アルミニウム合金を含み、
    前記エッチストップ層は中間層とキャップ層とを含み、
    前記中間層は炭素ドープ窒化シリコン又は酸素ドープ窒化シリコンからなり、前記キャップ層は非ドープ二酸化シリコンからなる、半導体デバイス。
  8. 前記導電するための手段が銅およびアルミニウムを含む、請求項７に記載の半導体デバイス。
  9. 前記エッチストップ層が窒素含有シリコンオキシカーバイド（ＳｉＣＯＮ）を含む、請求項７に記載の半導体デバイス。
  10. 前記第１の相互接続層が銅を含む、請求項７に記載の半導体デバイス。
  11. 前記ドープ導電性層がまた、前記ビアの前記側壁間に延在する、請求項７に記載の半導体デバイス。
  12. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータのうちの少なくとも１つに組み込まれる、請求項７に記載の半導体デバイス。
JP2016553825A 2014-02-28 2015-02-19 導電性バリア層の選択的形成 Active JP6317465B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461946520P 2014-02-28 2014-02-28
US61/946,520 2014-02-28
US14/274,099 US9343357B2 (en) 2014-02-28 2014-05-09 Selective conductive barrier layer formation
US14/274,099 2014-05-09
PCT/US2015/016621 WO2015130549A2 (en) 2014-02-28 2015-02-19 Selective conductive barrier layer formation

Publications (2)

Publication Number Publication Date
JP2017508290A JP2017508290A (ja) 2017-03-23
JP6317465B2 true JP6317465B2 (ja) 2018-04-25

Family

ID=54007111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016553825A Active JP6317465B2 (ja) 2014-02-28 2015-02-19 導電性バリア層の選択的形成

Country Status (5)

Country Link
US (2) US9343357B2 (ja)
EP (1) EP3111473A2 (ja)
JP (1) JP6317465B2 (ja)
CN (1) CN106030792B (ja)
WO (1) WO2015130549A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979329B (zh) * 2014-04-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods
US9564489B2 (en) * 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US10541204B2 (en) 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
DE102016125299B4 (de) 2016-01-29 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US9761526B2 (en) * 2016-02-03 2017-09-12 Globalfoundries Inc. Interconnect structure having tungsten contact copper wiring
US10361121B2 (en) * 2016-05-13 2019-07-23 Intel Corporation Aluminum oxide for thermal management or adhesion
US11127629B2 (en) * 2016-05-17 2021-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US10332903B2 (en) * 2016-12-19 2019-06-25 Macronix International Co., Ltd. Multi-layer structure and a method for manufacturing the same and a corresponding contact structure
CN108242386B (zh) * 2016-12-23 2020-06-02 旺宏电子股份有限公司 多层结构与其制造方法及对应其的接触结构
US10763168B2 (en) 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US11623246B2 (en) 2018-02-26 2023-04-11 Invensense, Inc. Piezoelectric micromachined ultrasound transducer device with piezoelectric barrier layer
US11245040B2 (en) * 2018-03-02 2022-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JPWO2019171196A1 (ja) 2018-03-07 2021-02-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
WO2020084415A1 (ja) * 2018-10-26 2020-04-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2021044502A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
US11610811B2 (en) 2020-06-16 2023-03-21 Nanya Technology Corporation Semiconductor device with covering liners and method for fabricating the same
US12424552B2 (en) * 2021-09-24 2025-09-23 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
US12557686B2 (en) 2022-11-11 2026-02-17 Stmicroelectronics S.R.L. Semiconductor package or device with barrier layer
US20250054853A1 (en) * 2023-08-08 2025-02-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices methods of manufacturing semiconductor devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
JP3400353B2 (ja) 1998-05-28 2003-04-28 株式会社東芝 半導体装置の製造方法
JP3974284B2 (ja) 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP2003173929A (ja) 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US7235884B1 (en) * 2003-04-01 2007-06-26 Altera Corporation Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via
KR100562650B1 (ko) * 2004-06-25 2006-03-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
JP2006216809A (ja) 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007109736A (ja) * 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP5162869B2 (ja) * 2006-09-20 2013-03-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100808601B1 (ko) 2006-12-28 2008-02-29 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
US8476758B2 (en) * 2008-01-09 2013-07-02 International Business Machines Corporation Airgap-containing interconnect structure with patternable low-k material and method of fabricating
WO2009117670A2 (en) * 2008-03-21 2009-09-24 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects
US7821107B2 (en) 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US7727883B2 (en) * 2008-09-30 2010-06-01 Tokyo Electron Limited Method of forming a diffusion barrier and adhesion layer for an interconnect structure
JP2010141024A (ja) 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
AU2010310750B2 (en) * 2009-10-23 2015-02-26 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
JP6009152B2 (ja) * 2011-09-15 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2014013941A1 (ja) 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
US9082824B2 (en) * 2013-05-31 2015-07-14 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers

Also Published As

Publication number Publication date
US20160233126A1 (en) 2016-08-11
CN106030792B (zh) 2017-09-22
CN106030792A (zh) 2016-10-12
JP2017508290A (ja) 2017-03-23
US9343357B2 (en) 2016-05-17
US20150249038A1 (en) 2015-09-03
WO2015130549A2 (en) 2015-09-03
WO2015130549A3 (en) 2015-11-12
EP3111473A2 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
JP6317465B2 (ja) 導電性バリア層の選択的形成
US10879107B2 (en) Method of forming barrier free contact for metal interconnects
CN109616456B (zh) 形成自对准帽的方法和设备
US20240087953A1 (en) Metal Contact Structure and Method of Forming the Same in a Semiconductor Device
TWI618189B (zh) 金屬互連件裝置及形成金屬互連件的方法
US10276634B2 (en) Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
TWI423412B (zh) 半導體裝置
TW201535728A (zh) 集成電路結構及其製造方法
KR102421731B1 (ko) 반도체 소자의 배선 형성 방법
JP2011003883A (ja) 半導体装置の製造方法
TW201013794A (en) Microelectronic device
TW201342528A (zh) 用於鑲嵌式圖案化之ａｖｄ硬遮罩
CN107004636B (zh) 通孔材料选择和处理
JP6224844B2 (ja) 導電層ルーティング
CN101640184A (zh) 半导体器件及其制造方法
US9941156B2 (en) Systems and methods to reduce parasitic capacitance
CN104934368B (zh) 形成自对准帽的方法和设备
US9478490B2 (en) Capacitor from second level middle-of-line layer in combination with decoupling capacitors
KR101758617B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160824

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160824

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150