JP6319086B2 - 回路シミュレーション装置、回路シミュレーション方法及びプログラム - Google Patents

回路シミュレーション装置、回路シミュレーション方法及びプログラム Download PDF

Info

Publication number
JP6319086B2
JP6319086B2 JP2014541968A JP2014541968A JP6319086B2 JP 6319086 B2 JP6319086 B2 JP 6319086B2 JP 2014541968 A JP2014541968 A JP 2014541968A JP 2014541968 A JP2014541968 A JP 2014541968A JP 6319086 B2 JP6319086 B2 JP 6319086B2
Authority
JP
Japan
Prior art keywords
input
model
circuit
generating
circuit simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014541968A
Other languages
English (en)
Other versions
JPWO2014061312A1 (ja
Inventor
雅士 川上
雅士 川上
学 楠本
学 楠本
雅寿 小川
雅寿 小川
石田 尚志
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014061312A1 publication Critical patent/JPWO2014061312A1/ja
Application granted granted Critical
Publication of JP6319086B2 publication Critical patent/JP6319086B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、回路シミュレーション装置、回路シミュレーション方法及びプログラムに関する。
ビヘイビアモデルを使ったSI(Signal Integrity)解析の解析精度の向上や利便性を上げるために以下のような技術が提案されている。
特許文献1に記載の技術では、解析実行時におけるビヘイビアモデルの動作条件を監視し、モデルに追加した精度情報または素子特性から算出された精度情報を元に解析精度を求め、解析精度が出ない場合はユーザーにその旨と推奨ビヘイビアモデル作成条件を通知、要求される解析精度を満たす推奨ビヘイビアモデル作成条件を提示または推奨ビヘイビアモデルを自動生成することで、ユーザーが精度の出ない誤った解析を気づかずにいることを防いでいる。
特許文献2には、IBISモデルの補正手法について記述されている。LSIベンダ提供のIBISモデルは多くても3つの特定の電源電圧における電気特性のみを記述している。しかしながら、特定の電源電圧とは異なる電源電圧でもLSIの動作を補償している場合もあり、その場合のIBISを用いたSI解析は電源電圧が異なっているため精度が悪いという問題がある。特許文献2は、特定の電源電圧とは異なる任意の所望の電源電圧に対応するように補正された補正IBISデータを、短時間でかつ高精度に生成することを示している。
特許第4524322号公報 特許第4553852号公報
近年のLSIのスイッチングの高速化及び低電圧化を背景に電源電圧変動の影響が相対的に強くなってきた。図1はこの問題について示している。
例えば、電源プレーン10とGNDプレーン11間に伝播する高周波雑音によってドライバLSI12やレシーバLSI13が動作するのに十分な電源が供給されず、動作が不安定(ドライバ側電源電圧波形16、レシーバ側電源電圧波形17)になる。また、電源の電源電圧変動によりドライバLSI12を経由して信号線路14に電源雑音が重畳し、SIにも影響を与える。なお、信号波形15において、実線は理想的な電源を示し、点線は電源電圧変動から電源供給を受けた場合に高周波雑音がのって信号が劣化している様子を示している。
この問題を設計の段階で把握するためにはSI解析とPI解析の連成解析が必要になる。しかしながら、ビヘイビアモデルの中で最も一般に流通しているIBISモデルや、特許文献1及び特許文献2に記載の技術はSI解析用に特化されており、PI(Power Integrity)解析での使用を考慮されていないという問題がある。特に現在の回路シミュレータではIBISモデルはI−V特性及びV−T特性のテーブルに従って動作させているため、PI解析における精度は悪い。
IBISのver5.0規格以降はPI解析も可能なようになっているが、モデル作成に多数の工数がかかるのとまだ普及が遅れており極一部のハイエンド向けのLSIにおいて提供されているのに留まっている。
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、LSIを含む回路において、信号特性と電源特性を精度良く解析することができる回路シミュレーションモデル生成方法を用いた回路解析システムを提供することを目的とする。
本発明によれば、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
前記簡易LSIモデルを含んだ回路を解析する演算手段と、
を有することを特徴とする回路シミュレーション装置が提供される。
また、本発明によれば、
コンピュータが、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
前記簡易LSIモデルを含んだ回路を解析する演算工程と、
を実行することを特徴とする回路シミュレーション方法が提供される。
また、本発明によれば、
コンピュータを、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
前記簡易LSIモデルを含んだ回路を解析する演算手段、
として機能させるためのプログラムが提供される。
本発明によれば、LSIを含む回路において、信号特性と電源特性を短時間で精度良く解析することが可能となる。
上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
本実施形態の背景を説明するための図である。 本実施形態の回路シミュレーション装置の機能ブロック図の一例を示す図である。 本実施形態の簡易LSIモデル生成部22の詳細な構成について説明する図である。 本実施形態の回路シミュレーション方法の処理の流れの一例を説明するためのフローチャートである。 基板配線の断面構造の一例を示す図である。 本実施形態の回路シミュレーション方法の処理の流れの一例を説明するためのフローチャートである。 ソルバ処理して得られた単位長さあたりの等価回路モデルの一例を示す図である。 本実施形態で生成される可変抵抗の一例を示す図である。 本実施形態に係わるシミュレーション結果の電源電圧波形の一例である。 本実施形態に係わるシミュレーション結果の信号波形の一例である。 LSI及びその他部品が接続されている信号伝送路を含むPCBの一例を示す図である。
以下に、本発明の実施形態について図面を参照して説明する。
なお、本実施形態のシステム、装置は、任意のコンピュータのCPU、メモリ、メモリにロードされたプログラム(あらかじめ装置を出荷する段階からメモリ内に格納されているプログラムのほか、CD等の記憶媒体やインターネット上のサーバ等からダウンロードされたプログラムも含む)、そのプログラムを格納するハードディスク等の記憶ユニット、ネットワーク接続用インタフェイスを中心にハードウェアとソフトウェアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。
また、本実施形態の説明において利用する機能ブロック図は、ハードウェア単位の構成ではなく、機能単位のブロックを示している。これらの図においては、各システム、装置は1つの機器により実現されるよう記載されているが、その実現手段はこれに限定されない。すなわち、物理的に分かれた構成であっても、論理的に分かれた構成であっても構わない。
本実施形態の回路シミュレーション装置は、半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、入力装置からの入力内容に基づいて半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成部と、簡易LSIモデルを含んだ回路を解析する演算部と、を有する。
図2は、本実施形態の回路シミュレーション装置の機能ブロック図の一例を示す図である。
本実施形態において、入力装置21は、解析対象の半導体集積装置に関する情報、具体的には、ビヘイビアモデルのI−V特性、V−T特性、動作周波数及び動作パターンを含む解析に必要な入力情報をデータ処理装置20に入力する。例えば、入力装置21は、ユーザーから上述のような情報の入力を受付け、受付けた情報をデータ処理装置20に入力してもよいし、または、上述のような情報を記憶する記憶装置から情報を取得し、取得した情報をデータ処理装置20に入力してもよい。
次に、データ処理装置20内に備えられた簡易LSIモデル生成部22は、入力装置21から入力された情報を利用して、簡易LSIモデルの作成を行なう。
図3は、簡易LSIモデル生成部22で行なわれるプロセスについて明記したものである。
入力装置21より入力されるビヘイビアモデル30のV−T特性31、動作周波数33、動作パターン34を用いて参照信号源35が生成される。また、入力装置21より入力されるビヘイビアモデル30のI−V特性32を用いて可変抵抗36が生成される。そして、参照信号源35と可変抵抗36とを用いて簡易LSIモデル37が生成される。詳細は、以下で説明する。
図2に戻り、データ処理装置20内に備えられたボード&PKGモデル生成部23は、解析対象の半導体集積装置が搭載される基板とパッケージの等価回路を生成する。
次にデータ処理装置20内に備えられたモデル連結部24は、簡易LSIモデル生成部22が生成した簡易LSIモデルと、ボード&PKGモデル生成部23が生成した基板とパッケージの等価回路を連結することで、回路シミュレーションモデルを生成する。
次にデータ処理装置20内に備えられた演算部25は、モデル連結部24により生成された回路シミュレーションモデルに基づいて解析を行なう。
次に、演算部25による解析結果を出力装置26に出力することで、本システムでの処理が完了する構成となる。
以下に、図2で示した回路シミュレーション装置における回路シミュレーション方法について説明する。
図4は、図2に示した回路シミュレーション装置における回路シミュレーション方法の一例を説明するためのフローチャートである。
まず、図2に示した入力装置21は、V−T特性31とI−V特性32を含むビヘイビアモデル30と、動作周波数33と、動作パターン34とを簡易LSIモデル生成部22に入力する(S40)。動作パターン34とは、論理シミュレーションから導出された信号波形や、HighとLowを周期的に繰り返す動作、ランダム動作などのことである。
すると、簡易LSIモデル生成部22は、V−T特性31と、動作周波数33と、動作パターン34とを用いて参照信号源を生成する(S41)。例えば、まず動作パターン34に対し動作周波数33より1ビット毎の時間と信号のテーブルを作成する。その後、信号の状態が遷移している箇所に対してV−T特性31より立ち上がりと立下りの電気特性を挿入する。これによって信号の立ち上がりと立下りの特性を加味した信号のコントロールが可能な参照信号源が生成できる。
また、簡易LSIモデル生成部22は、I−V特性32を用いて可変抵抗を生成する(S42)。図8は簡易LSIモデル生成部22により生成される可変抵抗の一例について示している。例えば、ビヘイビアモデル30のI−V特性32は電源−信号間にかかる電圧と電流の関係について記述された電気特性である。I−V特性32についてオームの法則R=V/Iを適用することで電源−信号間にかかる電圧に対する抵抗の値を各々導出することができる。電源−信号間にかかる電圧に対する抵抗の関係を基にプルアップ可変抵抗81を生成する。信号−GND間も同様の処理を行なうことでプルダウン可変抵抗82を生成する。プルアップ可変抵抗81とプルダウン可変抵抗82を直列で繋ぐことによって可変抵抗を生成する。
なお、S41及びS42の処理順は図4に示すものに限定されず、例えば逆であってもよい。
次に、簡易LSIモデル生成部22は、簡易LSIモデルを生成する(S43)。具体的には、S42で生成した可変抵抗をS41で生成した参照信号源によって制御できるように接続する。
次に、入力装置21は、CADデータ&層構成をボード&PKGモデル生成部23に入力する(S44)。なお、S44はS45の前に行われればよく、必ずしも、図4に示す処理順に限定されない。
ここで入力されるCADデータ&層構成について説明する。図11に示すようなLSI及びその他部品が実装されているプリント回路基板を例に取る。CADデータ&層構成とは、信号伝送線路113のレイアウト情報に加え、図5に例示するような基板の配線構造における、配線幅55、メタル配線53の配線及び電気特性の情報のうちの導電率、レジスト51の電気特性の情報や絶縁層52の電気特性の情報のうちの比誘電率εr、誘電正接tanδなどの構造、材料特性に関する値を総称したものである。
信号伝送線路113の中で重要なパラメータである配線長は、プリント回路基板の設計CADシステムで持っている配線情報から容易に抽出することが可能である。図5で例示されているのはあるマイクロストリップライン構造をした配線パターンの基板の構成(断面図)であるが、ここで導電率の代わりに例えば銅などの材料名を入力し、内部のデータベースから導電率に置き換えるなどの処理を行うことも可能である。こうして、基板の電源配線の電気的等価回路を求めるのに必要な各部の配線毎のパラメータが入力される。
次に、ボード&PKGモデル生成部23は、入力装置21から入力されたCADデータ&層構成を用いてボード&PKGモデルを生成する(S45)。ここで行なわれる処理は、入力されたCADデータ&層構成から解析対象となるプリント回路基板の情報を入手し、当該プリント回路基板に対して、マイクロストリップラインに代表されるようなプリント回路基板における配線パターンの物理的な寸法をもとに、SPICEなどの回路シミュレータで使用するための、集中定数もしくは分布定数で表現された等価回路モデルを作成する処理である。配線パターンの物理的な寸法とは図5に示すように、レジスト51の電気定数、絶縁層52の電気定数、メタル配線53の配線幅55、グラウンド54とメタル配線53からなる層構成などである。
図6は、図4にて説明したS45の処理の具体例を示すフローチャ−トである。
まず、入力装置21が、ボード&PKGモデル生成部23に、図5に示したCADデータ&層構成の入力を行なう(S610)。その後、ボード&PKGモデル生成部23がフィールドソルバなどの呼称を持つ手段を用いてソルバ処理を行なう(S611)。ボード&PKGモデル生成部23は、基板及びパッケージの等価回路を生成するフィールドソルバを内部に有することができる。ソルバ処理とは、具体的にはマイクロストリップラインのような配線パターンの理想物理形状及び材料定数を与えることにより、抵抗、インダクタンス、キャパシタンス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で記述された等価回路に変換する処理のことである。
図7は、ソルバ処理して得られた単位長さあたりの等価回路モデルの一例を示す図である。配線の単位長さ辺りの抵抗71、インダクタンス72、容量73、コンダクタンス74の値はそれぞれ、R、L、C、Gとなっている。
次に、入力装置21が、ボード&PKGモデル生成部23に、当該プリント回路基板に接続されている部品のデータの入力を行なう(S612)。この処理も図11のプリント回路基板を例に取り説明する。すなわち、S612は、信号伝送線路113上に接続されるフィルタ回路115や、終端抵抗114のような、アクティブでない部品のデータを入力する処理である。これらの部品に関しては構造を入力するのではなく、予め用意されている等価回路を直接入力することができる。
次に、ボード&PKGモデル生成部23は、入力された部品モデルの接続を行なう(S613)。図11のプリント回路基板の例の場合、ボード&PKGモデル生成部23は、ソルバ処理によって作成された信号伝送線路113の等価回路に終端抵抗114やフィルタ回路115の部品モデルを接続し、基板及びパッケージの等価回路を作成する。その後、このようにして生成されたモデルデータを記憶装置に格納する(S614)。
図4に戻り、次に、モデル連結部24は、S43で生成された簡易LSIモデルを、S45で生成されたボード&PKGモデルと連結する(S46)。例えば、簡易LSIモデルの電源側ポートをボード&PKGモデルの当該LSIの電源ポートに接続し、簡易LSIモデルのGND側ポートをボード&PKGモデルの当該LSIのGNDポートに接続し、簡易LSIモデルの信号側ポートをボード&PKGモデルの当該LSIの信号ポートに接続することで、回路シミュレーションモデルを生成することができる。
次に、演算部25が、S46で生成された回路シミュレーションモデルに対して回路解析を実施する(S47)。
次に、S47での解析結果を出力装置26で出力する(S48)。
このように生成した回路シミュレーションモデルは可変抵抗の変化によってLSIの動作を模擬するので、SI解析だけでなくPI解析に対しても短時間で精度の高い解析が可能なモデルである。従来、一般に普及しているIBISモデルを用いた解析では、クロック信号の状態におけるI−V特性のテーブルに従って電流が流れるようになっており、電圧変動があたえる信号の影響やスイッチングがあたえる電圧変動への影響は考慮されておらず、SI解析とPI解析の協調解析はできなかった。それに対し本実施形態では、電気特性を可変抵抗の変化によって再現しているため、電圧によって流れる電流も最適なものになり、SI解析とPI解析の協調解析が可能になる。
次に本実施形態のシミュレーション結果の精度について説明する。ここでは、図11に示したLSI111と信号伝送線路113があり、LSI111に電源を供給しているようなプリント回路基板を例に取って説明する。
図9は、図11のプリント回路基板のパッケージ112の電源ポートにおける電圧を示したものである。実線のシミュレーション結果に対し、点線の実測結果は高周波ノイズが重畳しているという違いはあるが両者は非常に近似している。
次に図10は、図11のプリント回路基板の信号伝送線路113における電圧を示したものである。実線のシミュレーション結果に対し、点線の実測結果は定常後の電圧値や立ち上がり特性の若干のずれはあるが、両者は近似している。以上より、本実施形態で提案している簡易LSIモデル生成機能を用いることによって、実測結果に近い精度の良い解析結果を得ることが出来た。
次に、本実施形態の変形例を説明する。
本実施形態の回路シミュレーション装置は、CAD情報を記憶している記憶装置を有していてもよい。そして、入力装置21は、当該記憶装置に記憶されているCAD情報から基板及びパッケージの等価回路を作成するのに必要な情報を自動的に抽出し、ボード&PKGモデル生成部23に入力してもよい。このようにすれば、システム使用者による情報入力作業を簡略化できる。
更に、上記記憶装置は受動部品の等価回路が含まれる部品データベース、半導体集積装置のI−V特性、V−T特性、動作周波数が含まれるLSIモデルデータベースを記憶していても良い。その場合、入力装置21は、当該記憶装置から受動部品の等価回路、半導体集積装置のI−V特性、V−T特性、動作周波数の中の所定の情報を抽出し、簡易LSIモデル生成部22及びボード&PKGモデル生成部23の中の所定の部に入力することができる。このようにすれば、システム使用者による情報入力作業を簡略化できる。
以上のように、入力情報として半導体集積装置のI−V特性、V−T特性、動作周波数、動作パターンを予め記憶装置に用意しておくことで、LSIやプリント回路基板に深い知識を持っていない者であっても、回路シミュレーションモデルの生成が簡単に行える。また、この回路シミュレーションモデルは、回路規模が比較的小さいが、電源電圧変動と伝送信号を精度良く見積もることが可能なモデルであるため、安定動作しているかどうかを確認するための電源電圧変動と伝送信号の波形を高速に求めることができ、かつオーバーマージンの無い適切な設計を行うことを可能にする。
なお、入力装置21により入力されるI−V特性及びV−T特性はIBISモデルであってもよい。
本発明においては、データ処理装置20内の処理は専用のハードウェアにより実現されるもの以外に、前述した各ステップを実行させるプログラムを回路シミュレーションモデル生成プログラムとして提供することができる。上述したプログラムは、汎用のコンピュータにより読取可能な記録媒体に記録させることによって、回路シミュレーションモデル生成システムを汎用のコンピュータを実行することにより汎用のコンピュータで実現することが可能になる。ここで、読取可能な記録媒体とは、光磁気ディスクやDVD、CDなどの移設可能な記録媒体のほか、データ処理装置20に内蔵されたHDD等を示す。
<<付記>>
上記説明によれば、以下の発明の説明がなされている。
<発明1>
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
前記簡易LSIモデルを含んだ回路を解析する演算手段と、
を有することを特徴とする回路シミュレーション装置。
<発明2>
発明1に記載の回路シミュレーション装置において、
前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成することを特徴とする回路シミュレーション装置。
<発明3>
発明1または2に記載の回路シミュレーション装置において、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段と、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段と、
をさらに有することを特徴とする回路シミュレーション装置。
<発明4>
発明3に記載の回路シミュレーション装置において、
前記入力装置において前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
前記ボード&PKGモデル生成手段は前記入力装置からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成することを特徴とする回路シミュレーション装置。
<発明5>
発明4に記載の回路シミュレーション装置において、
CAD情報を記憶している記憶装置をさらに有し、
前記入力装置は、前記記憶装置に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力することを特徴とする回路シミュレーション装置。
<発明6>
発明1乃至5のいずれかに記載の回路シミュレーション装置において、
受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶装置を有し、
前記入力装置は、前記記憶装置から所定の情報を抽出し、所定の手段に入力することを特徴とする回路シミュレーション装置。
<発明7>
発明3乃至5、及び、発明3乃至5のいずれかに従属する発明6のいずれかに記載の回路シミュレーション装置において、
前記ボード&PKGモデル生成手段は、前記入力装置からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを内部に有することを特徴とする回路シミュレーション装置。
<発明8>
発明1乃至7のいずれかに記載の回路シミュレーション装置において、
前記入力装置により入力される前記I−V特性及び前記V−T特性はIBISモデルであることを特徴とする回路シミュレーション装置。
<発明9>
コンピュータが、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
前記簡易LSIモデルを含んだ回路を解析する演算工程と、
を実行することを特徴とする回路シミュレーション方法。
<発明9−2>
発明9に記載の回路シミュレーション方法において、
前記簡易LSIモデル生成工程では、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する回路シミュレーション方法。
<発明9−3>
発明9または9−2に記載の回路シミュレーション方法において、
前記コンピュータが、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成工程と、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結工程と、
をさらに実行する回路シミュレーション方法。
<発明9−4>
発明9−3に記載の回路シミュレーション方法において、
前記入力工程では前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
前記ボード&PKGモデル生成工程では前記入力工程での入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成する回路シミュレーション方法。
<発明9−5>
発明9−4に記載の回路シミュレーション方法において、
前記コンピュータは、CAD情報を記憶しておき、
前記入力工程では、前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力する回路シミュレーション方法。
<発明9−6>
発明9乃至9−5のいずれかに記載の回路シミュレーション方法において、
前記コンピュータは、受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶しておき、
前記入力工程では、前記部品データベース及び前記LSIデータベースから所定の情報を抽出し、所定の工程で用いるために入力することを特徴とする回路シミュレーション方法。
<発明9−7>
発明9−3乃至9−5、及び、発明9−3乃至9−5のいずれかに従属する発明9−6のいずれかに記載の回路シミュレーション方法において、
前記ボード&PKGモデル生成工程では、前記入力工程における入力に基づき、前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバ処理を用いてソルバ処理を行う回路シミュレーション方法。
<発明9−8>
発明9乃至9−7のいずれかに記載の回路シミュレーション方法において、
前記入力工程で入力される前記I−V特性及び前記V−T特性はIBISモデルである回路シミュレーション方法。
<発明10>
コンピュータを、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
前記簡易LSIモデルを含んだ回路を解析する演算手段、
として機能させるためのプログラム。
<発明10−2>
発明10に記載のプログラムにおいて、
前記簡易LSIモデル生成手段に、前記I−V特性より可変抵抗を生成させるとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成させ、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成させるプログラム。
<発明10−3>
発明10または10−2に記載のプログラムにおいて、
前記コンピュータを、さらに、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段、
として機能させるためのプログラム。
<発明10−4>
発明10−3に記載のプログラムにおいて、
前記入力手段に、前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力させ、
前記ボード&PKGモデル生成手段に、前記入力手段からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成させるプログラム。
<発明10−5>
発明10−4に記載のプログラムにおいて、
前記コンピュータを、
CAD情報を記憶している記憶手段としてさらに機能させ、
前記入力手段に、前記記憶手段に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出させて入力させるプログラム。
<発明10−6>
発明10乃至10−5のいずれかに記載のプログラムにおいて、
前記コンピュータを、
受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶手段として機能させ、
前記入力手段に、前記記憶手段から所定の情報を抽出し、所定の手段に入力させるプログラム。
<発明10−7>
発明10−3乃至10−5、及び、発明10−3乃至10−5のいずれかに従属する発明10−6のいずれかに記載のプログラムにおいて、
前記ボード&PKGモデル生成手段は、前記入力手段からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを有することを特徴とするプログラム。
<発明10−8>
発明10乃至10−7のいずれかに記載のプログラムにおいて、
前記入力手段により入力される前記I−V特性及び前記V−T特性はIBISモデルであるプログラム。
この出願は、2012年10月16日に出願された日本特許出願特願2012−229301号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (9)

  1. 半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
    前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
    前記簡易LSIモデルを含んだ回路を解析する演算手段と、
    を有し、
    前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成することを特徴とする回路シミュレーション装置。
  2. 請求項に記載の回路シミュレーション装置において、
    基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段と、
    前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段と、
    をさらに有することを特徴とする回路シミュレーション装置。
  3. 請求項に記載の回路シミュレーション装置において、
    前記入力装置において前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
    前記ボード&PKGモデル生成手段は前記入力装置からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成することを特徴とする回路シミュレーション装置。
  4. 請求項に記載の回路シミュレーション装置において、
    CAD情報を記憶している記憶装置をさらに有し、
    前記入力装置は、前記記憶装置に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力することを特徴とする回路シミュレーション装置。
  5. 請求項1乃至のいずれか1項に記載の回路シミュレーション装置において、
    受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶装置を有し、
    前記入力装置は、前記記憶装置から所定の情報を抽出し、所定の手段に入力することを特徴とする回路シミュレーション装置。
  6. 請求項乃至、及び、請求項乃至のいずれか1項に従属する請求項のいずれか1項に記載の回路シミュレーション装置において、
    前記ボード&PKGモデル生成手段は、前記入力装置からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを内部に有することを特徴とする回路シミュレーション装置。
  7. 請求項1乃至のいずれか1項に記載の回路シミュレーション装置において、
    前記入力装置により入力される前記I−V特性及び前記V−T特性はIBISモデルであることを特徴とする回路シミュレーション装置。
  8. コンピュータが、
    半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
    前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
    前記簡易LSIモデルを含んだ回路を解析する演算工程と、を実行し、
    前記簡易LSIモデル生成工程は、前記I−V特性より可変抵抗を生成する工程とともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成する工程と、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する工程を含むことを特徴とする回路シミュレーション方法。
  9. コンピュータを、
    半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
    前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
    前記簡易LSIモデルを含んだ回路を解析する演算手段、として機能させるためのプログラムにおいて、
    前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成する手段とともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成する手段と、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する手段を含むプログラム。
JP2014541968A 2012-10-16 2013-06-25 回路シミュレーション装置、回路シミュレーション方法及びプログラム Expired - Fee Related JP6319086B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012229301 2012-10-16
JP2012229301 2012-10-16
PCT/JP2013/067352 WO2014061312A1 (ja) 2012-10-16 2013-06-25 回路シミュレーション装置、回路シミュレーション方法及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2014061312A1 JPWO2014061312A1 (ja) 2016-09-05
JP6319086B2 true JP6319086B2 (ja) 2018-05-09

Family

ID=50487890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541968A Expired - Fee Related JP6319086B2 (ja) 2012-10-16 2013-06-25 回路シミュレーション装置、回路シミュレーション方法及びプログラム

Country Status (3)

Country Link
US (1) US20150286758A1 (ja)
JP (1) JP6319086B2 (ja)
WO (1) WO2014061312A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240154978A (ko) * 2023-04-19 2024-10-28 (주) 오로스테크놀로지 3차원 주기적 구조의 광학 반응에 대한 전산 모사 시스템 및 이의 유효성 평가 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5910898A (en) * 1995-12-14 1999-06-08 Viewlogic Systems, Inc. Circuit design methods and tools
DE19702600A1 (de) * 1997-01-24 1998-07-30 Sgs Thomson Microelectronics Elektrische Analyse integrierter Schaltungen
GB9723440D0 (en) * 1997-11-06 1998-01-07 Int Computers Ltd Simulation model for a digital system
US6212490B1 (en) * 1998-06-24 2001-04-03 S3 Incorporated Hybrid circuit model simulator for accurate timing and noise analysis
JP2000315222A (ja) * 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd 集積回路装置の設計用データベース及び集積回路装置の設計方法
TW525070B (en) * 1999-11-30 2003-03-21 Nec Corp Power model for EMI simulation to semiconductor integrated circuit, method of designing the power model, EMI simulator, power model preparation computer program, and storage medium storing the same as
JP2002073719A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 回路動作モデル記述の生成方法および論理設計検証装置
JP2002304434A (ja) * 2001-04-06 2002-10-18 Nec Corp Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
US6983432B2 (en) * 2001-05-04 2006-01-03 International Business Machines Corporation Circuit and method for modeling I/O
JP4078435B2 (ja) * 2001-06-06 2008-04-23 株式会社ルネサステクノロジ 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法
US6792584B1 (en) * 2001-10-30 2004-09-14 Lsi Logic Corporation System and method for designing an integrated circuit
US7194705B1 (en) * 2003-03-14 2007-03-20 Xilinx, Inc. Simulation of integrated circuitry within a high-level modeling system using hardware description language circuit descriptions
US7409328B1 (en) * 2003-11-13 2008-08-05 Cadence Design Systems, Inc. System and method for communicating simulation solutions between circuit components in a hierarchical data structure
JP2006048525A (ja) * 2004-08-06 2006-02-16 Toshiba Corp シミュレーション方法
JP2010049325A (ja) * 2008-08-19 2010-03-04 Oki Semiconductor Co Ltd 電流波形解析方法及びその装置
US8341579B2 (en) * 2008-10-27 2012-12-25 Nec Corporation Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
JP4862899B2 (ja) * 2009-01-15 2012-01-25 日本電気株式会社 デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法
US7952408B2 (en) * 2009-06-26 2011-05-31 University Of Florida Research Foundation, Inc. Embedded phase noise measurement system
TWI450116B (zh) * 2010-06-02 2014-08-21 Hon Hai Prec Ind Co Ltd 通用spice等效電路模擬系統及方法

Also Published As

Publication number Publication date
JPWO2014061312A1 (ja) 2016-09-05
US20150286758A1 (en) 2015-10-08
WO2014061312A1 (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
US8850375B2 (en) Integrated circuit design and simulation
JP5035039B2 (ja) 電子回路基板の電源雑音解析方法とシステム並びにプログラム
CN109492326B (zh) 一种基于云技术的pcb信号完整性仿真系统及其仿真方法
US7643980B2 (en) Electromagnetic field analysis apparatus, method and computer program
JP2009230694A (ja) 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム
KR100404065B1 (ko) Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치
US7689944B2 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
US20150331989A1 (en) Metal interconnect modeling
KR20010082562A (ko) 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템
JP6319086B2 (ja) 回路シミュレーション装置、回路シミュレーション方法及びプログラム
CN106777523B (zh) 一种电阻子电路噪声模型结构及其建模方法
JP5304460B2 (ja) プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム
JP4858702B2 (ja) 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム
JP2006253187A (ja) 電源解析方法および電源解析を実行するプログラム
JP6252494B2 (ja) 設計支援装置、設計支援方法及びプログラム
JP5035030B2 (ja) 電子回路解析システム、電子回路解析方法及び電子回路解析プログラム
JP6528761B2 (ja) 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体
JP2001222573A (ja) Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法
JP5287523B2 (ja) プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム
JP4539376B2 (ja) 伝送信号波形解析方法及びプログラム
JP2009099047A (ja) プリント回路基板設計システム、プリント回路基板設計方法及びプログラム
JP2008276612A (ja) 回路設計装置及び方法並びにプログラム
US8055486B2 (en) Power delivery analysis and design
Iov et al. Design Rule Checking. Current Challenges Approached With HyperLynx DRC
WO2013146280A1 (ja) 回路解析システム、回路解析方法、回路解析プログラム、および回路解析モデル生成システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6319086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees