JP6319086B2 - 回路シミュレーション装置、回路シミュレーション方法及びプログラム - Google Patents
回路シミュレーション装置、回路シミュレーション方法及びプログラム Download PDFInfo
- Publication number
- JP6319086B2 JP6319086B2 JP2014541968A JP2014541968A JP6319086B2 JP 6319086 B2 JP6319086 B2 JP 6319086B2 JP 2014541968 A JP2014541968 A JP 2014541968A JP 2014541968 A JP2014541968 A JP 2014541968A JP 6319086 B2 JP6319086 B2 JP 6319086B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- model
- circuit
- generating
- circuit simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
前記簡易LSIモデルを含んだ回路を解析する演算手段と、
を有することを特徴とする回路シミュレーション装置が提供される。
コンピュータが、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
前記簡易LSIモデルを含んだ回路を解析する演算工程と、
を実行することを特徴とする回路シミュレーション方法が提供される。
コンピュータを、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
前記簡易LSIモデルを含んだ回路を解析する演算手段、
として機能させるためのプログラムが提供される。
<<付記>>
<発明1>
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
前記簡易LSIモデルを含んだ回路を解析する演算手段と、
を有することを特徴とする回路シミュレーション装置。
<発明2>
発明1に記載の回路シミュレーション装置において、
前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成することを特徴とする回路シミュレーション装置。
<発明3>
発明1または2に記載の回路シミュレーション装置において、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段と、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段と、
をさらに有することを特徴とする回路シミュレーション装置。
<発明4>
発明3に記載の回路シミュレーション装置において、
前記入力装置において前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
前記ボード&PKGモデル生成手段は前記入力装置からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成することを特徴とする回路シミュレーション装置。
<発明5>
発明4に記載の回路シミュレーション装置において、
CAD情報を記憶している記憶装置をさらに有し、
前記入力装置は、前記記憶装置に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力することを特徴とする回路シミュレーション装置。
<発明6>
発明1乃至5のいずれかに記載の回路シミュレーション装置において、
受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶装置を有し、
前記入力装置は、前記記憶装置から所定の情報を抽出し、所定の手段に入力することを特徴とする回路シミュレーション装置。
<発明7>
発明3乃至5、及び、発明3乃至5のいずれかに従属する発明6のいずれかに記載の回路シミュレーション装置において、
前記ボード&PKGモデル生成手段は、前記入力装置からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを内部に有することを特徴とする回路シミュレーション装置。
<発明8>
発明1乃至7のいずれかに記載の回路シミュレーション装置において、
前記入力装置により入力される前記I−V特性及び前記V−T特性はIBISモデルであることを特徴とする回路シミュレーション装置。
<発明9>
コンピュータが、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
前記簡易LSIモデルを含んだ回路を解析する演算工程と、
を実行することを特徴とする回路シミュレーション方法。
<発明9−2>
発明9に記載の回路シミュレーション方法において、
前記簡易LSIモデル生成工程では、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する回路シミュレーション方法。
<発明9−3>
発明9または9−2に記載の回路シミュレーション方法において、
前記コンピュータが、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成工程と、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結工程と、
をさらに実行する回路シミュレーション方法。
<発明9−4>
発明9−3に記載の回路シミュレーション方法において、
前記入力工程では前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
前記ボード&PKGモデル生成工程では前記入力工程での入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成する回路シミュレーション方法。
<発明9−5>
発明9−4に記載の回路シミュレーション方法において、
前記コンピュータは、CAD情報を記憶しておき、
前記入力工程では、前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力する回路シミュレーション方法。
<発明9−6>
発明9乃至9−5のいずれかに記載の回路シミュレーション方法において、
前記コンピュータは、受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶しておき、
前記入力工程では、前記部品データベース及び前記LSIデータベースから所定の情報を抽出し、所定の工程で用いるために入力することを特徴とする回路シミュレーション方法。
<発明9−7>
発明9−3乃至9−5、及び、発明9−3乃至9−5のいずれかに従属する発明9−6のいずれかに記載の回路シミュレーション方法において、
前記ボード&PKGモデル生成工程では、前記入力工程における入力に基づき、前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバ処理を用いてソルバ処理を行う回路シミュレーション方法。
<発明9−8>
発明9乃至9−7のいずれかに記載の回路シミュレーション方法において、
前記入力工程で入力される前記I−V特性及び前記V−T特性はIBISモデルである回路シミュレーション方法。
<発明10>
コンピュータを、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
前記簡易LSIモデルを含んだ回路を解析する演算手段、
として機能させるためのプログラム。
<発明10−2>
発明10に記載のプログラムにおいて、
前記簡易LSIモデル生成手段に、前記I−V特性より可変抵抗を生成させるとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成させ、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成させるプログラム。
<発明10−3>
発明10または10−2に記載のプログラムにおいて、
前記コンピュータを、さらに、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段、
として機能させるためのプログラム。
<発明10−4>
発明10−3に記載のプログラムにおいて、
前記入力手段に、前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力させ、
前記ボード&PKGモデル生成手段に、前記入力手段からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成させるプログラム。
<発明10−5>
発明10−4に記載のプログラムにおいて、
前記コンピュータを、
CAD情報を記憶している記憶手段としてさらに機能させ、
前記入力手段に、前記記憶手段に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出させて入力させるプログラム。
<発明10−6>
発明10乃至10−5のいずれかに記載のプログラムにおいて、
前記コンピュータを、
受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶手段として機能させ、
前記入力手段に、前記記憶手段から所定の情報を抽出し、所定の手段に入力させるプログラム。
<発明10−7>
発明10−3乃至10−5、及び、発明10−3乃至10−5のいずれかに従属する発明10−6のいずれかに記載のプログラムにおいて、
前記ボード&PKGモデル生成手段は、前記入力手段からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを有することを特徴とするプログラム。
<発明10−8>
発明10乃至10−7のいずれかに記載のプログラムにおいて、
前記入力手段により入力される前記I−V特性及び前記V−T特性はIBISモデルであるプログラム。
Claims (9)
- 半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力装置と、
前記入力装置からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段と、
前記簡易LSIモデルを含んだ回路を解析する演算手段と、
を有し、
前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成するとともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成し、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成することを特徴とする回路シミュレーション装置。 - 請求項1に記載の回路シミュレーション装置において、
基板及びパッケージの等価回路を生成するボード&PKGモデル生成手段と、
前記簡易LSIモデルと前記基板及び前記パッケージの前記等価回路を連結するモデル連結手段と、
をさらに有することを特徴とする回路シミュレーション装置。 - 請求項2に記載の回路シミュレーション装置において、
前記入力装置において前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を入力し、
前記ボード&PKGモデル生成手段は前記入力装置からの入力内容に基づいて前記基板及び前記パッケージの前記等価回路を生成することを特徴とする回路シミュレーション装置。 - 請求項3に記載の回路シミュレーション装置において、
CAD情報を記憶している記憶装置をさらに有し、
前記入力装置は、前記記憶装置に記憶されている前記CAD情報から前記基板及び前記パッケージの前記等価回路を作成するのに必要な情報を自動的に抽出して入力することを特徴とする回路シミュレーション装置。 - 請求項1乃至4のいずれか1項に記載の回路シミュレーション装置において、
受動部品の等価回路が含まれる部品データベース、及び、前記半導体集積装置の前記I−V特性、前記V−T特性、前記動作周波数が含まれるLSIデータベースを記憶する記憶装置を有し、
前記入力装置は、前記記憶装置から所定の情報を抽出し、所定の手段に入力することを特徴とする回路シミュレーション装置。 - 請求項2乃至4、及び、請求項2乃至4のいずれか1項に従属する請求項5のいずれか1項に記載の回路シミュレーション装置において、
前記ボード&PKGモデル生成手段は、前記入力装置からの入力に基づいて前記基板及び前記パッケージの前記等価回路を生成するフィールドソルバを内部に有することを特徴とする回路シミュレーション装置。 - 請求項1乃至6のいずれか1項に記載の回路シミュレーション装置において、
前記入力装置により入力される前記I−V特性及び前記V−T特性はIBISモデルであることを特徴とする回路シミュレーション装置。 - コンピュータが、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力工程と、
前記入力工程での入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成工程と、
前記簡易LSIモデルを含んだ回路を解析する演算工程と、を実行し、
前記簡易LSIモデル生成工程は、前記I−V特性より可変抵抗を生成する工程とともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成する工程と、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する工程を含むことを特徴とする回路シミュレーション方法。 - コンピュータを、
半導体集積装置のI−V特性、V−T特性、動作周波数及び動作パターンを入力する入力手段、
前記入力手段からの入力内容に基づいて前記半導体集積装置の簡易LSIモデルを生成する簡易LSIモデル生成手段、
前記簡易LSIモデルを含んだ回路を解析する演算手段、として機能させるためのプログラムにおいて、
前記簡易LSIモデル生成手段は、前記I−V特性より可変抵抗を生成する手段とともに、前記V−T特性、前記動作周波数及び前記動作パターンより参照信号源を生成する手段と、前記可変抵抗と前記参照信号源を組み合わせることで前記簡易LSIモデルを生成する手段を含むプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012229301 | 2012-10-16 | ||
| JP2012229301 | 2012-10-16 | ||
| PCT/JP2013/067352 WO2014061312A1 (ja) | 2012-10-16 | 2013-06-25 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014061312A1 JPWO2014061312A1 (ja) | 2016-09-05 |
| JP6319086B2 true JP6319086B2 (ja) | 2018-05-09 |
Family
ID=50487890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014541968A Expired - Fee Related JP6319086B2 (ja) | 2012-10-16 | 2013-06-25 | 回路シミュレーション装置、回路シミュレーション方法及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150286758A1 (ja) |
| JP (1) | JP6319086B2 (ja) |
| WO (1) | WO2014061312A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240154978A (ko) * | 2023-04-19 | 2024-10-28 | (주) 오로스테크놀로지 | 3차원 주기적 구조의 광학 반응에 대한 전산 모사 시스템 및 이의 유효성 평가 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
| US5910898A (en) * | 1995-12-14 | 1999-06-08 | Viewlogic Systems, Inc. | Circuit design methods and tools |
| DE19702600A1 (de) * | 1997-01-24 | 1998-07-30 | Sgs Thomson Microelectronics | Elektrische Analyse integrierter Schaltungen |
| GB9723440D0 (en) * | 1997-11-06 | 1998-01-07 | Int Computers Ltd | Simulation model for a digital system |
| US6212490B1 (en) * | 1998-06-24 | 2001-04-03 | S3 Incorporated | Hybrid circuit model simulator for accurate timing and noise analysis |
| JP2000315222A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計用データベース及び集積回路装置の設計方法 |
| TW525070B (en) * | 1999-11-30 | 2003-03-21 | Nec Corp | Power model for EMI simulation to semiconductor integrated circuit, method of designing the power model, EMI simulator, power model preparation computer program, and storage medium storing the same as |
| JP2002073719A (ja) * | 2000-08-31 | 2002-03-12 | Hitachi Ltd | 回路動作モデル記述の生成方法および論理設計検証装置 |
| JP2002304434A (ja) * | 2001-04-06 | 2002-10-18 | Nec Corp | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム |
| US6983432B2 (en) * | 2001-05-04 | 2006-01-03 | International Business Machines Corporation | Circuit and method for modeling I/O |
| JP4078435B2 (ja) * | 2001-06-06 | 2008-04-23 | 株式会社ルネサステクノロジ | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 |
| US6792584B1 (en) * | 2001-10-30 | 2004-09-14 | Lsi Logic Corporation | System and method for designing an integrated circuit |
| US7194705B1 (en) * | 2003-03-14 | 2007-03-20 | Xilinx, Inc. | Simulation of integrated circuitry within a high-level modeling system using hardware description language circuit descriptions |
| US7409328B1 (en) * | 2003-11-13 | 2008-08-05 | Cadence Design Systems, Inc. | System and method for communicating simulation solutions between circuit components in a hierarchical data structure |
| JP2006048525A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Corp | シミュレーション方法 |
| JP2010049325A (ja) * | 2008-08-19 | 2010-03-04 | Oki Semiconductor Co Ltd | 電流波形解析方法及びその装置 |
| US8341579B2 (en) * | 2008-10-27 | 2012-12-25 | Nec Corporation | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits |
| JP4862899B2 (ja) * | 2009-01-15 | 2012-01-25 | 日本電気株式会社 | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 |
| US7952408B2 (en) * | 2009-06-26 | 2011-05-31 | University Of Florida Research Foundation, Inc. | Embedded phase noise measurement system |
| TWI450116B (zh) * | 2010-06-02 | 2014-08-21 | Hon Hai Prec Ind Co Ltd | 通用spice等效電路模擬系統及方法 |
-
2013
- 2013-06-25 JP JP2014541968A patent/JP6319086B2/ja not_active Expired - Fee Related
- 2013-06-25 WO PCT/JP2013/067352 patent/WO2014061312A1/ja not_active Ceased
- 2013-06-25 US US14/434,458 patent/US20150286758A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2014061312A1 (ja) | 2016-09-05 |
| US20150286758A1 (en) | 2015-10-08 |
| WO2014061312A1 (ja) | 2014-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8850375B2 (en) | Integrated circuit design and simulation | |
| JP5035039B2 (ja) | 電子回路基板の電源雑音解析方法とシステム並びにプログラム | |
| CN109492326B (zh) | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 | |
| US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
| JP2009230694A (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
| KR100404065B1 (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
| US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| US20150331989A1 (en) | Metal interconnect modeling | |
| KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| JP6319086B2 (ja) | 回路シミュレーション装置、回路シミュレーション方法及びプログラム | |
| CN106777523B (zh) | 一种电阻子电路噪声模型结构及其建模方法 | |
| JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
| JP4858702B2 (ja) | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム | |
| JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
| JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
| JP5035030B2 (ja) | 電子回路解析システム、電子回路解析方法及び電子回路解析プログラム | |
| JP6528761B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 | |
| JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
| JP5287523B2 (ja) | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム | |
| JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
| JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
| JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム | |
| US8055486B2 (en) | Power delivery analysis and design | |
| Iov et al. | Design Rule Checking. Current Challenges Approached With HyperLynx DRC | |
| WO2013146280A1 (ja) | 回路解析システム、回路解析方法、回路解析プログラム、および回路解析モデル生成システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6319086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |