JP6322838B2 - システム・オン・チップにおけるメモリアクセスの電力管理 - Google Patents

Description

本明細書で述べる実施形態は、一般に、集積回路の電力管理に関する。より詳細には、ある実施形態は、これらには限定はされないが、システム・オン・チップのメモリへの電力効率の良いアクセスを容易にする電力状態を含んでいる。

システム・オン・チップ（ＳＯＣ）では、ＳＯＣの回路構成部品は単一のチップ上に集積されている。ＳＯＣ集積回路は、セット・トップ・ボックス、携帯電話、ポータブル・メディア・デバイスなどを伴うものなどの埋め込みアプリケーションを含むさまざまなアプリケーションで、よりいっそう一般的となっている。ＳＯＣ内の構成部品の高い集積度が、チップ面積の節約およびより良好な信号品質などの利点をもたらす一方で、電力消費およびパフォーマンスレイテンシが、こうしたＳＯＣを含むデバイスにとってますます重要な制約となってきている。特にポータブルＳＯＣアプリケーションに対して、効果的な電力管理機能は、多くのＳＯＣの実施の重要な側面である。

メモリアクセスは、ＳＯＣの効率およびパフォーマンスに大きな影響を与える。多くの場合、ＳＯＣの異なった構成部品が同一のメモリリソースへさまざまにアクセスする。既存のＳＯＣメモリアクセスソリューションは、ＳＯＣのメモリへのアクセスが必要なときに、ＳＯＣ全体、およびＳＯＣ用のメイン電圧供給源の電源を入れることをさまざまに伴っている。しかし、こうしたアプローチに関しては、少なくともレイテンシおよび遷移のエネルギーの観点において、高額な費用がかかる。さらに、構成部品の動作のためのレイテンシ要件、メモリへアクセスする際の電力効率など、ＳＯＣの構成部品間でのメモリの共有に関する課題がある。

本発明のさまざまな実施形態を、添付の図面の図に、限定を目的としてではなく、例示を目的として示している。

一実施形態に係る、メモリアクセスを提供するためのシステム・オン・チップの構成要素を示すハイレベル機能ブロック図である。 一実施形態に係る、システム・オン・チップを動作させるための方法の要素を示すフロー図である。 一実施形態に係る、システム・オン・チップの電力状態遷移を示す状態図である。 一実施形態に係る、システム・オン・チップを動作させるための信号交換の要素を示すタイミング図である。 一実施形態に係る、システム・オン・チップによって実行されるタスクの要素を示すタイミング図である。 一実施形態に係る、メモリリソースへのアクセスを提供するためのコンピュータプラットフォームの要素を示すハイレベル機能ブロック図である。 一実施形態に係る、メモリリソースへのアクセスを提供するためのモバイル機器の要素を示すハイレベル機能ブロック図である。

ＳＯＣ回路内の集積レベルが上がるにつれ、メモリリソースを利用するＳＯＣ構成部品の数および種類も増加する。その結果、ＳＯＣ構成部品に対して、電力効率の良いメモリアクセスを提供する必要性が高まっている。本明細書で述べる技術および機構は、ＳＯＣ内に存在する複数のモジュールのうちの特定のモジュールによるメモリへの効率の良いアクセスを容易にする電力状態をさまざまに提供する。こうした技術および／または機構は、メモリへのアクセスが、第１のＳＯＣモジュールには提供されるが、ＳＯＣの異なる電力状態において別の方法でメモリへアクセスすることができる可能性のある１つまたは複数の他のＳＯＣモジュールには提供されない、第１のＳＯＣ電力状態を提供し得る。電力状態は、第１のモジュールおよびその他のモジュールによるメモリへのアクセスを阻止する第２の電力状態をさらに備え得る。ただし、第２の電力状態は、第１の電力状態への小さなレイテンシでの遷移を容易にするスタンバイの電力状態として機能し得る。

図１は、ある実施形態に係る、メモリアクセスのための電力管理を提供するためのシステム・オン・チップ（ＳＯＣ）１００の要素を示している。ＳＯＣ１００は、複数の構成部品（本明細書では「モジュール」と称す）を備える集積回路（ＩＣ）の一例にすぎず、構成部品のそれぞれは、そのＩＣに含まれるかまたは連結されている同一のメモリリソースへさまざまにアクセスする。こうしたＩＣは、複数のモジュールに対するメモリのアクセス性に関して、複数のモジュールのいくつかのみ（例えば、１つのみ）に対してメモリアクセスをサポートする、１つまたは複数のＳＯＣ電力状態を提供し得る。

本明細書では、ＳＯＣ１００のモジュール１３０によるメモリアクセスを容易にする電力状態に関するある実施形態について述べており、この実施形態では、こうした電力状態は、ＳＯＣ１００の１つまたは複数の他のモジュール１１０によるメモリアクセスを阻止する。ただし、こうした議論は拡張して、ＳＯＣの各種の他のモジュールのいずれによるメモリアクセスにも、追加的または代替的に適用され得る。１つまたは複数の他のモジュール１１０の特定の数およびタイプは、単なる例示であり、特定の実施形態を限定するものではない。

ＳＯＣ１００は、デスクトップコンピュータ、ラップトップコンピュータ、ハンドヘルドデバイス（例えば、スマートフォン、パームトップデバイス、タブレットなど）、ゲームコンソール、無線通信デバイスまたは他のこうした計算能力を持つデバイスの構成部品として動作する回路を含み得る。このような動作を容易にするため、ＳＯＣ１００は、複数のモジュール（例えばモジュール１３０および１つまたは複数のモジュール１１０を含んで）、およびそれらに連結されたメモリコントローラ１４０を備え得、メモリコントローラ１４０は、複数のモジュールに、ＳＯＣ１００に含まれるかまたは連結されているメモリへのアクセスを提供する。限定ではなく例示の目的で、メモリコントローラ１４０は、ＳＯＣ１００に含まれるダイナミック・ランダム・アクセ・メモリ（ＤＲＡＭ）モジュールなどのメモリ１４５へのアクセスを提供し得る。別の実施形態では、メモリ１４５は、パッケージされたデバイスのＩＣダイスタック内でＳＯＣ１００とスタックされ得る別のＩＣチップ（図示省略）の一部である。メモリ１４５および／またはメモリコントローラ１４０の動作は、例えば、ＤＤＲ４ ＳＤＲＡＭ ＪＥＤＥＣ Ｓｔａｎｄａｒｄ ＪＥＳＤ７９−４（２０１２年９月）などのデュアル・データ・レート（ＤＤＲ）仕様、ＨＢＭ ＤＲＡＭ Ｓｔａｎｄａｒｄ ＪＥＳＤ２３５（２０１３年１０月）などの広帯域幅メモリ（ＨＢＭ）仕様、または他のこうした仕様のいくつかの要件またはすべての要件に従い得る。

相互接続回路１２０は、データおよび／または制御メッセージのさまざまな交換のために、ＳＯＣ１００のさまざまなモジュールをメモリコントローラ１４０（およびいくつかの実施形態では、相互に）に連結し得る。相互接続回路１２０は、モジュール１１０、１３０をメモリコントローラ１４０にさまざまに連結するために、１つまたは複数の、バス、クロスバー、ファブリックおよび／または他の接続機構の各種組合せのいずれかを含み得る。相互接続回路１２０は、例えば、１つまたは複数の、アドレスバスおよび／またはデータバスを備え得る。モジュール１１０、１３０の一部またはすべてが、それぞれ個別の通信経路を経由してメモリコントローラ１４０に連結され得ると理解するべきである。例えば、いくつかの実施形態によれば、１つまたは複数の、専用のデータラインおよび／または制御ラインなどを使用して、モジュール１１０、１３０の特定の１つのみをメモリ１４５に連結し得る。モジュール１１０、１３０とメモリコントローラ１４０との間の通信は、従来の通信技術から適用され得るが、従来の通信技術は本明細書では詳述しておらず、また、ある実施形態を限定するものではない。

モジュール１１０、１３０は、メモリ１４５へアクセするための要求をメモリコントローラ１４０へさまざまに送信し得る（例えば、モジュール１１０、１３０は、互いに無関係にこうしたアクセスを要求する）。この点に関して、ある実施形態が限定されることはないが、１つまたは複数のモジュール１１０は、メモリコントローラ１４０に連結されたプロセッサユニット１１１を含み得る。プロセッサユニット１１１は、オペレーティングシステム（ＯＳ）（図示省略）を実行する１つまたは複数のコア１１２を含み得る。それに加えて、プロセッサユニット１１１は、例えばスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）など、またはさまざまなタイプの内部の集積メモリのいずれかなどのキャッシュメモリ（図示省略）を含み得る。一例では、メモリ１４５は、プロセッサユニット１１１によって実行され得るソフトウェアプログラムを記憶し得る。いくつかの実施形態では、プロセッサユニット１１１は、基本入出力システム（ＢＩＯＳ）命令（例えば、メモリ１４５または別個のストレージデバイスに記憶された）にアクセスすることができ得る。

１つまたは複数のモジュール１１０は、画像データ処理を実行するための例示的な表示モジュール１１４、およびＳＯＣ１００の１つまたは複数の他の構成部品（図示省略）のハブとしての役割を果たすハブモジュール１１６に代表されるように、追加的または代替的なモジュールを含み得る。ハブモジュール１１６は、例えば、プラットフォームハブ、入出力（Ｉ／Ｏ）ハブまたは他のこうしたハブ回路を備え得る。プロセッサユニット１１１と同様に、表示モジュール１１４およびハブモジュール１１６は、メモリコントローラ１４０を経由してさまざまな時間にそれぞれメモリ１４５へアクセスし得る（例えば、ＳＯＣ１００の与えられた電力状態に応じて）。

ＳＯＣ１００は、異なった時間に２つ以上の電力状態のいずれかで動作し得、こうした電力状態間の遷移をサポート、開始、またはその他方法で実行するためのロジック（例えば、ハードウェア、ファームウェア、および／または、ソフトウェアの実行を含む）を提供し得る。一例示的実施形態によれば、ＳＯＣ１００の電力管理ユニット１０５は、ハードウェアを含み、および／またはソフトウェアを実行してＳＯＣ１００用に構成されるべき与えられた電力状態を特定する状態ロジック１６２を備え得る（例えば、ここで、こうした特定は、モジュール１１０、１３０の現在の動作および／または予測される今後の動作に一部基づく）。さらに、電力管理ユニット１０５は、異なる時間に状態ロジック１６２によって特定される異なった電力状態をさまざまに構成するための回路を含んでいるかまたはそれに連結され得る。限定ではなく例示の目的で、電力管理ユニット１０５は、ＳＯＣ１００の１つまたは複数の構成部品のクロックゲーティングを実行してＳＯＣ１００の電力状態をさまざまに構成する回路を備えたクロック・ゲート・ロジック１６０を含み得る。これに代えてまたはこれに加えて、電力管理ユニット１０５は、このような電力状態を構成するための電力ゲーティングを実行するための電力・ゲート・ロジック１６４を含み得る。いくつかの実施形態では、電圧供給ロジック１６６は、１つまたは複数の供給電圧を選択的にアクティブ化または非アクティブ化して与えられた電力状態を実行し得る。こうしたクロックゲーティング、電力ゲーティングおよび／または電圧制御を実施する特定の機構は、従来の電力制御機構から適用され得るので、ある実施形態の特徴を曖昧にすることを避けるため、従来の電力制御機構につては本明細書で詳しくは述べない。

一実施形態では、電力管理ユニット１０５で構成された１つまたは複数の電力状態は、メモリ１４５との通信をモジュール１１０、１３０のサブセット（例えばそのサブセットのみ）に対して選択的に可能にすることができる。第１の電力状態は、メモリコントローラ１４０を経由したモジュール１３０とメモリ１４５との間のデータ通信を有効にし得、その第１の電力状態は、１つまたは複数のモジュール１１０の一部またはすべてがメモリ１４５とのデータ交換に参加できないようにもする。いくつかの実施形態では、第２の電力状態は、モジュール１３０によるメモリ１４５のアクセス性のために第１の電力状態への迅速な遷移を可能にするスタンバイモードとしての役割を果たす。こうした電力状態は、ＳＯＣ１００の動作に対してクリティカルと考えられるか、またはさもなければ、１つまたは複数のモジュール１１０が少なくともメモリアクセスに関して非アクティブであることが予測される時間の間に実行されるべき、モジュール１３０のタスクを受け入れるにあたって、電力効率の向上を提供し得る。

例えば、モジュール１３０は、ＳＯＣ１００とそれに連結されているエージェント（図示省略）との間のＩ／Ｏ通信のための機能を提供し得る。こうしたエージェントは、ＳＯＣ１００を含むプラットフォームに存在するか、またはこれに代えて、１つまたは複数の、有線ネットワークおよび／または無線ネットワークの各種組合せのいずれかを経由して、こうしたプラットフォームと通信し得る。一実施形態では、モジュール１３０は、通信プロセッサ、モデム、ＷｉＦｉネットワークモジュール、Ｂｌｕｅｔｏｏｔｈ（登録商標）ネットワークモジュール、携帯電話モジュールまたは他のこうした通信Ｉ／Ｏインタフェースハードウェアを備えている。いくつかの実施形態では、モジュール１３０は、測地系情報を交換するためにグローバル・ポジショニング・システム（ＧＰＳ）モジュール、グローバル・ナビゲーション・サテライト・システム（ＧＮＳＳ）モジュールまたは他の受信機および／または送信機回路を備えている。さらに他の実施形態では、モジュール１３０は、ＳＯＣ１００がオーディオデータのストリームを出力または受信するためのストリーミング回路を備えている。これらは、メモリアクセスを含むタスクを実行するためにモジュール１３０によって提供される機能のほんの一部の例である（例えば、一方で、１つまたは複数の他のモジュール１１０は、比較的深い低電力モードにある）。

１つまたは複数のモジュール１１０が非アクティブ（少なくともメモリ１４５へのアクセスに関して）である間にモジュール１３０の動作を効率よくサポートするために、電力管理ユニット１０５は、電力状態を実行してメモリ１４５と１つまたは複数のモジュール１１０との間のデータ通信を選択的に無効にし得る。さらに、モジュール１３０はメモリ１４５へアクセスしていないが、１つまたは複数のモジュール１１０のアクティビティ中にメモリ１４５へ切迫してアクセスすることが予測され得る間、電力管理ユニット１０５は、別の電力状態を選択的に実行してさらなる電力効率をもたらし得る。こうした電力状態は、モジュール１３０と電力管理ユニット１０５との間で交換される信号伝達１５０に応答してさまざまに実行され得る。いくつかの実施形態では、モジュール１３０は、モジュール１１０、１３０のうちで、電力管理ユニット１０５に対して、こうした電力状態が実行されるべきことを要求、またはその他の方法で信号を送ることができる唯一のものである。信号伝達１５０は、ファームウェア（または他のこうしたコード）の実行とは独立して、電力状態遷移を実行する制御回路の高速動作を提供し得る。

図２は、一実施形態に係る、ＳＯＣを動作させるための方法２００の要素を示している。方法２００は、例えば、ＳＯＣ１００の電力状態をさまざまに構成するように実行され得る。一実施形態では、方法２００は、電力管理ユニット１０５の特徴の一部またはすべてを有する回路で実行される。

方法２００は、２１０に、ＳＯＣの複数のモジュールのうちの第１のモジュールのタスクの間、ＳＯＣの複数のモジュールによるメモリへのアクセスは、第１のモジュールによるアクセスとなることを検出することを含み得る。第１のモジュールは、モジュール１３０の特徴の一部またはすべてを有し得る（例えば、複数のモジュールが、メモリコントローラ１４０を経由してメモリ１４５連結される）。２１０で検出することは、例えば電力管理ユニット１０５によって受信される、複数のモジュールの現在のアクティビティおよび／または複数のモジュールの予測される今後のアクティビティを示す、１つまたは複数の信号に基づき得る。こうした１つまたは複数の信号は、少なくとも、複数のモジュールのうちの、１つまたは複数の他のもののメモリアクセスを無効にする（その結果電力が節約される）ことを可能にしている期間、複数のモジュールのうちの第１のモジュールのみが、メモリアクセスを要求することが予測されることを明示するかまたはその他の方法で示し得る。こうした１つまたは複数の信号は、事前入力として受信され得るが、その信号の特定の数および／またはタイプは、ある実施形態を限定するものではない。こうした１つまたは複数の信号が生成され、通信されおよび／または評価される可能性のある特定の機構は、従来のプラットフォームパフォーマンス評価技術から適用され得るが、従来のプラットフォームパフォーマンス評価技術は、本明細書では詳述しない。

２１０で検出することに応答して、方法２００は、２２０で、ＳＯＣを第１の電力状態および第２の電力状態の１つへ移行させ得、第１の電力状態は、メモリと第１のモジュールとの間の通信を有効にし、メモリと、第１のモジュール以外の複数のモジュールのうちのいずれとの間のデータ通信も阻止する。簡潔化のため、本明細書ではこうした第１の電力状態は、パス・ツー・メモリ・アベイラブル（ＰＭＡ）電力状態と称す。これに対して、第２の電力状態は、メモリと複数のモジュールのうちのいずれとの間のデータ通信も阻止し得る。ただし、第２の電力状態は、第１の電力状態への迅速な遷移（例えば、ＳＯＣの別の電力状態によって提供されている可能性のある、対応するいかなる遷移と比べても）を可能にし得る。その結果、第２の電力状態は、第１の電力状態における第１のモジュールによるメモリアクセスの迅速な再開を容易にし得る。簡潔化のため、本明細書ではこうした第２の電力状態は、パス・ツー・メモリ・ノット・アベイラブル（ＰＭＮＡ）電力状態と称す。

第１の電力状態の間、方法２００は、２３０で、第１のモジュールのためのタスクの動作を実行するためにデータを交換する。２３０での交換は、ＳＯＣのメモリコントローラを経由して第１のモジュールとメモリとの間でデータを交換することを含み得る。２３０でのデータ交換の前または後に、方法２００は、２４０で、第１の電力状態と第２の電力状態の間でＳＯＣの遷移を実行し得る。２４０での遷移に起因する、メモリおよび複数のモジュールとのデータ通信の有効化と、メモリおよび複数のモジュールとのデータ通信の阻止との間の変化は、メモリと第１のモジュールとの間の通信に関する変化である。その結果、第１のモジュールは、複数のモジュールのうちで、２４０で実行される遷移に起因して、メモリとデータを交換することを阻止されている状態と、メモリとデータを交換することを許可されている状態との間で遷移させられる唯一のものであり得る。これに対して、その他のモジュールは、それぞれ２４０での遷移の前後およびその最中、メモリと通信することができないままであり得る。

２２０で遷移することは、第１の電力状態および第２の電力状態のいずれか以外のＳＯＣの電力状態からＳＯＣを遷移させることを含み得る。例えば、図３は、方法２００に従って動作するＳＯＣについての電力状態および電力状態遷移を含む状態図３００を示している。状態図３００に示すように、一実施形態に係る状態マップ３０５（パス・ツー・メモリ・アベイラブルの電力状態ＰＭＡ３１０およびパス・ツー・メモリ・ノット・アベイラブルの電力状態ＰＭＮＡ３２０を含む状態マップ３０５）は、ＳＯＣの１つまたは複数の他の電力状態を含む大きな状態マップの一部であり得る。状態マップ３０５は、ＰＭＡ３１０からＰＭＮＡ３２０への遷移３１５を含んでいる。こうした遷移３１５は、第１のモジュールによる予測される切迫したメモリアクセスの前に、少なくとも一時的に電力消費を削減する（ＰＭＡ３１０によって提供される他の電力節約に加えて）機会を検出するＳＯＣの電力管理・ロジックに応答して発生し得る。状態マップ３０５は、例えばこうした次のメモリアクセスの必要性を示す第１のモジュールに応答して発生し得る、ＰＭＮＡ３２０からＰＭＡ３１０への遷移３２５をさらに含んでいる（例えば、その他のモジュールの非アクティビティが持続することが予測される間）。

図３の状態図３００および表３５０は、さまざまな従来の電力状態に関連してＰＭＡ３１０とＰＭＮＡ３２０の間の明確な区別を示している。ただし、状態マップ３０５の外側にある、タイミング図３００の状態および状態遷移は、単なる例示であり、ある実施形態を限定するものではないことを当業者の読者であれば理解するであろう。一実施形態では、状態図３００は、状態マップ３０５の外側に、ＰＭＡ３１０から完全動作電力状態であるＡｃｔｉｖｅ３３０への遷移３３５をさらに含んでいる。Ａｃｔｉｖｅ３３０にいる間、ＳＯＣは、ＳＯＣの複数のモジュールのそれぞれいずれによるメモリアクセスもサポートし得る。状態図３００は、状態マップ３０５の外側に、さまざまなロー・電力状態ＬＰＳ１ ３４０ａ、ＬＰＳ２ ３４０ｂ、…、ＬＰＳｎ ３４０ｎをさらに示しており、こうしたロー・電力状態は、それぞれの遷移３４５ａ、３４５ｂ、…、３４５ｎを経由してＰＭＡ３１０へ、またはＰＭＡ３１０から、さまざまに移行し得る。こうしたロー・電力状態の一部またはすべては、少なくとも、複数のモジュールによるメモリアクセスをサポートすることに関して、複数のモジュールを平等に取り扱い得る。この点においてある実施形態が限定されることはないが、ＬＰＳ１ ３４０ａ、ＬＰＳ２ ３４０ｂ、…、ＬＰＳｎ ３４０ｎは、さまざまな従来のスタンバイ、スリープ、休止および／または他の電力状態のいずれかを含み得る。こうした従来の電力状態の例としては、例えば、米国カリフォルニア州サンタクララのＩｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎが製造したＳＯＣのためのＳＯｉ１、ＳＯｉ２、…などの電力状態が挙げられる。

表３５０に示すように、ロー・電力状態ＬＰＳ１ ３４０ａ、ＬＰＳ２ ３４０ｂ、…、３４０ｎは、データ交換を阻止するために、メモリ自体を無効化することをさまざまに含み得る（例えば、メモリデバイスが切り離される、電力ダウンされる、クロックゲートされる、電力ゲートされるなど）。例示の表３５０に示すように、こうした無効化は、例えば、メモリを、メモリとメモリコントローラとの間のデータ交換を阻止するセルフリフレッシュモードにすることを含み得る。これに対して、メモリは、第１のモジュールとのデータ交換を容易にするため、ＰＭＡ３１０の間有効化され、また（いくつかの実施形態では）ＰＭＮＡ３２０の間そのように有効化され得る（例えば、ＳＯＣの他の何らかの構成部品が、代わりにＰＭＮＡ３２０において、こうしたデータ交換を阻止するように構成される）。

一実施形態では、メモリ自体は、ＰＭＮＡ３２０の間部分的に無効化される（例えば、メモリをセルフリフレッシュモードにすることによって、および／またはメモリクロック信号のメモリへの伝達をゲーティングするか、阻止するか、またはその他の方法で制限することによって）。ＰＭＡ状態の間、メモリは、代わりに、メモリコントローラから明確なメモリリフレッシュ信号を受信するように構成され得る（例えば、セルフリフレッシュモードで動作するのではなくむしろ）。例えば、表３５０に示すように、ＰＭＡ電力状態の間、メモリクロック信号は、メモリへ供給され得、ＰＭＮＡ電力状態の間、メモリクロック信号はメモリへ供給されないようにする。

これに代えてまたはこれに加えて、システムクロック信号は、ＰＭＡ３１０の間（また、いくつかの実施形態では、ＰＭＮＡ３２０の間）、第１のモジュールへ伝達される（が、ＳＯＣの他のモジュールへは伝達されない）が、ＳＯＣの１つまたは複数の他のロー・電力状態の間は第１のモジュールへもその他のモジュールへも伝達されない。その結果、ＰＭＡ電力状態とＰＭＮＡ電力状態との間の遷移（例えば、遷移３１５、３２５のうちの１つ）は、第１のモジュール、メモリコントローラまたはメモリの、１つまたは複数への電力ゲーティングおよび／またはクロックゲーティングを変化させることを含み得る。ＰＭＮＡ３２０の間、メモリ、メモリコントローラおよび／または第１のモジュールが、少なくとも部分的に電力を供給され、および／またはクロックされたままである場合、ＳＯＣのこうした構成部品の一部またはすべては、こうした構成部品へのクロック信号伝達を再開することによって、遷移３２５の「瞬時起動」の実施に容易に利用可能であり得る。

いくつかの実施形態では、第１のモジュール以外のＳＯＣのモジュールは、（ＰＭＡ電力状態以外の）動作電力状態の間、パワーレールに連結され得、そのモジュールはＰＭＡ状態および／またはＰＭＮＡ電力状態の間、クロックゲートされ、電力ゲートされ、および／またはパワーレールから切り離される。例えば、Ａｃｔｉｖｅ３３０の間、複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され得、ＰＭＮＡ３２０の間は、複数のモジュールのうちの第１のモジュールのみが、メモリアクセスを有効にするために十分な電力を受け取るように連結される。第１のモジュールは、複数のモジュールのうちで、ＰＭＮＡ３２０の間にこうした電力に連結される唯一のものでもあり得る。

いくつかの実施形態では、メモリコントローラは、ＰＭＡ電力状態の間、電力を受け取るように連結され、また、いくつかの実施形態では、ＰＭＮＡ電力状態の間、少なくともいくらかの電力を受け取るように連結され得る。例えば、メモリコントローラは、ＰＭＮＡ３２０の間、電力ゲートされ、および／またはクロックゲートされ得る。これに代えてまたはこれに加えて、ＰＭＡ電力状態は、メモリコントローラと、第１のモジュール以外のＳＯＣの１つまたは複数のモジュールとの間のデータ通信を阻止するために切り離され、および／または電力ダウンされている相互接続回路を含み得る。こうした一実施形態では、ＰＭＮＡ電力状態は、メモリコントローラと第１のモジュールとの間のデータ通信をさらに阻止するために切り離され、および／または電力ダウンされている他の相互接続回路を含み得る。

ここで図４を参照すると、ＳＯＣの１つのモジュールとＳＯＣの電力管理・ロジックとの間で交換される信号についてのタイミング図４００を示している。モジュールは、ＳＯＣのＰＭＡ電力状態によってメモリへのアクセスを選択的に提供され得る。タイミング図４００は、それぞれＰＭＡ電力状態またはＰＭＮＡ電力状態への１回または２回以上の遷移を制御するための交換（例えば、信号１５０の交換など）を表し得る。例えば、こうした１つまたは複数の電力状態遷移は、遷移３１５，３２５の１つまたは両方を含み得る。タイミング図４００に示されている信号の特定のタイミングは、ある実施形態を限定するものではない。

例示的なタイミング図４００に示すように、ＰＭＡ電力モードの要求が予測されることを、ＰｒｅＷａｋｅ４１０が前もって電力管理・ロジックへ知らせる場合に、信号ＰｒｅＷａｋｅ４１０がモジュールによってアサートされ得る。ＰｒｅＷａｋｅ４１０に応答して、ＳＯＣの１つまたは複数のクロック信号源が起動され得る（例えば、ＳＯＣが、ＬＰＳ１ ３４０ａ、ＬＰＳ２ ３４０ｂ、…、ＬＰＳｎ ３４０ｎのうちの１つなどのロー・電力状態から遷移するために）。

時刻ｔ１に、電力管理・ロジックが、ＰＭＡ電力状態を構成することを要求するために、モジュールによって信号ＰＭＡ＿ＲＥＱ４２０がアサートされ得る。続いて、電力管理・ロジックは、ＰＭＡ＿ＲＥＱ４２０によって伝達された要求をモジュールに承認して返す信号ＰＭＡ＿ＡＣＫ４３０をアサートし得る。続いて、要求信号ＰＭＡ＿ＲＥＱ４２０はデアサートされる（例えば、ＰＭＡ＿ＡＣＫ４３０の立ち上がりエッジがモジュールによって受信された後で）。

ＰＭＡ電力状態要求に応答して、モジュールがメモリとデータを交換するためにリンクを利用可能であることをモジュールに信号伝達するために、電力管理・ロジックによってＭＥＭ＿ＬＩＮＫ＿ＳＴＡＴＵＳ４７０がアサートされ得る。それに応じて、モジュールは、そのリンクを経由してメモリへアクセスし得る（例えば、例示した時刻ｔ５から時刻ｔ６までの期間の間）。この期間、電力管理・ロジックがＰＭＮＡ電力状態を構成することをさまざまに要求するために、信号ＰＭＮＡ＿ＲＥＱ４４０がモジュールによって１回または２回以上アサートされ得る。こうしたＰＭＮＡ＿ＲＥＱ４４０のアサートは、モジュールによって非アクティビティ期間が次にやってくることを予測して行われ得る（少なくともメモリアクセスに関して）。ＳＯＣは、このメモリへアクセスするタスクのストリーミングおよび／または他の動作の間に、ＰＭＡ電力状態とＰＭＮＡ電力状態との間を複数回遷移し得る。

タスクが完了したとき、（少なくとも一時的に）モジュールがもはやメモリを要求しないこと、および場合によっては、予測される今後のリンクアップ手順に起因するレイテンシが許容可能であることを電力管理ユニットに示すために、モジュールは、信号ＰＭＡ＿ＲＥＬＥＡＳＥ４５０をアサートし得る。次いで、モジュールは、ＰＭＡ＿ＲＥＬＥＡＳＥ４５０の受領を電力管理・ロジックに承認して返す信号ＰＭＡ＿ＲＥＬＥＡＳＥ＿ＡＣＫ４６０をアサートし得る（例えば、ＭＥＭ＿ＬＩＮＫ＿ＳＴＡＴＵＳ４７０のデアサート中に）。ＭＥＭ＿ＬＩＮＫ＿ＳＴＡＴＵＳ４７０が、メモリが解放されたことを示した後、ＰＭＡ電力状態が必要なくなることを電力管理ユニットへ信号伝達するためにＰｒｅＷａｋｅ４１０がデアサートされ得る（例えば、ここで、ＳＯＣはロー・電力状態へ遷移することになる）。

ここで、図５を参照すると、ＳＯＣの動作を示すためにタイミング図５００、５１０を示しており、こうした動作は、一実施形態に係るさまざまな電力状態遷移を含んでいる。タイミング図５００、５１０は、例えば、ＳＯＣ１００の一部またはすべての特徴を含むＳＯＣの動作を表し得る。一実施形態では、図５に示す電力遷移の１つまたは複数が、方法２００の動作に従って実行される。

タイミング図５００、５１０は、例えばスイスのジュネーブの国際電気通信連合のＩｎｔｅｒｎａｔｉｏｎａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ−２０００（ＩＭＴ−２０００）の仕様に従ったものなど第３世代（３Ｇ）通信を支持して実行され得るメモリページング動作の特徴を表している。ただし、タイミング図５００、５１０の特徴は、異なった実施形態に係る、さまざまな１つまたは複数の追加的な、または代替的な動作のいずれかに同様に適用され得る。

タイミング図５００に示すように、ＳＯＣのモジュール（この例ではモデム）は、周期的に（例えば１，２８０ミリ秒毎に）起動して、ＳＯＣのメインメモリへのアクセスを要求する必要なページング動作一切を実施する。この点においてある実施形態が限定されることはないが、典型的なページングサイクルは約２０ｍｓ続き得る。一実施形態では、モデムは、例示的な２０ｍｓのページングサイクルのいくらかの期間のみアクティブである通信プロセッサ、コントローラ、ステートマシンまたは他の回路を含み得る。例えば、モデムのプロセッサは、サイクルの約１０％のみメモリへのアクセスを必要とし得る。ただし、メモリへのアクセスを必要とする場合、プロセッサは、こうしたアクセスを受け入れる電力状態への遷移において、大きなレイテンシを許容することができ得ない。

タイミング図５１０に示すように、モデムのプロセッサ（または他の回路）がアクティブである場合、プロセッサ（または他の回路）は、ＳＯＣをＰＭＡ電力状態に構成するためにＰＭＡ＿ｒｅｑ信号をアサートし得る。こうしたＰＭＡ電力状態の間、モデムプロセッサは、非常に小さなレイテンシでメインメモリへアクセスでき得る。モデムのプロセッサがアイドル状態に入った場合（メモリアクセスに関して）、モデムは、ＳＯＣをＰＭＮＡ電力状態へ遷移させるためにＰＭＮＡ＿ｒｅｑ信号をアサートし得る。ＰＭＮＡ電力状態の構成により、モデムがメインメモリへアクセスできないようにし得る。ただし、ＰＭＮＡ電力状態は、ＰＭＡ電力状態の手段に加えて追加の電力節約手段を用い得る。限定ではなく例示の目的で、ＰＭＮＡ電力状態の構成は、メモリをセルフリフレッシュモードにすること、および／または別の方法でクロック信号伝達を促す１つまたは複数のフェーズ・ロック・ループ（ＰＬＬ）を無効にすることを含み得る。１つの２０ｍｓページングサイクルの間に、ＳＯＣはＰＭＡ電力状態とＰＭＮＡ電力状態との間で複数回遷移し得る。

図６は、ＳＯＣの電力管理が実施され得るコンピューティングシステムの一実施形態のブロック図である。システム６００は、本明細書に記載の実施形態に係るコンピューティングデバイスを表しており、ラップトップコンピュータ、デスクトップコンピュータ、サーバ、ゲームまたはエンターテイメント・コントロール・システム、スキャナ、コピー機、プリンタ、または他の電子デバイスであり得る。システム６００は、システム６００のために処理、動作管理、および命令の実行を提供するプロセッサ６２０を含み得る。プロセッサ６２０は、システム６００のために処理を提供するタイプのマイクロプロセッサ、中央処理装置（ＣＰＵ）、処理コア、または他の処理ハードウェアを含み得る。プロセッサ６２０は、システム６００のすべての動作を制御し、１つまたは複数の、プログラマブル汎用マイクロプロセッサまたはプログラマブル専用マイクロプロセッサ、デジタル・シグナル・プロセッサ（ＤＳＰ）、プログラマブルコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル・ロジック・デバイス（ＰＬＤ）など、またはこうしたデバイスの組合せであり得るか、またはそれらを含み得る。

メモリサブシステム６３０は、システム６００のメインメモリを表しており、プロセッサ６２０によって実行されることになるコード、またはルーチンを実行するのに使用されることになるデータ値のための一時的なストレージを提供する。メモリサブシステム６３０は、リード・オンリ・メモリ（ＲＯＭ）、フラッシュメモリ、１つまたは複数の種類のランダム・アクセス・メモリ（ＲＡＭ）、もしくは他のメモリデバイス、またはこうしたデバイスの組合せなどの１つまたは複数のメモリデバイスを含み得る。メモリサブシステム６３０は、何よりも、システム６００で命令を実行するためのソフトウェアプラットフォームを提供するためのオペレーティングシステム（ＯＳ）６３６を記憶し受け皿となる。さらに、システム６００のロジックおよび処理を提供するために、他の命令６３８が記憶され、メモリサブシステム６３０から実行される。ＯＳ６３６および命令６３８は、プロセッサ６２０によって実行される。

メモリサブシステム６３０は、データ、命令、プログラムまたは他のアイテムを記憶するメモリデバイス６３２を含み得る。一実施形態では、メモリサブシステム６３０は、システム６００のＳＯＣ６９０上に存在し、同様にＳＯＣ６９０上に存在するモジュールのためにメモリ６３２へのアクセスを提供するメモリコントローラ６３４を含んでいる。ＳＯＣ６９０は、ＳＯＣ１００の一部またはすべての特徴を含み得る。ＳＯＣ６９０のこうしたモジュールは、例えば、プロセッサ６２０，ネットワークインタフェース６５０、および／またはシステム６００の他のこうしたさまざまな構成部品のいずれかを含み得る。ＳＯＣ６９０の電力管理ユニットＰＭＵ６９５は、本明細書に述べる技術に従って、ＳＯＣの電力状態をさまざまに構成し得る。

ＳＯＣ６９０は、バス／バスシステム６１０へ連結されている。バス６１０は、適切なブリッジ、アダプタ、および／またはコントローラで接続された、１つまたは複数の、別個の物理的バス、通信ライン／インタフェース、および／またはポイント・ツー・ポイント接続一切を表す概念である。したがって、バス６１０は、例えば、システムバス、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス、ＩＳＡ（Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）バス、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、またはＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１３９４バス（一般にＦｉｒｅｗｉｒｅ（登録商標）と称す）の１つまたは複数を含み得る。バス６１０のバスは、ネットワークインタフェース６５０内のインタフェースにも対応し得る。

システム６００は、バス６１０へ連結された、１つまたは複数の入出力（Ｉ／Ｏ）インタフェース６４０、１つまたは複数の内部マスストレージデバイス６６０，および周辺インタフェース６７０も含み得る。Ｉ／Ｏインタフェース６４０は、ユーザがそれを通してシステム６００とインタラクションする１つまたは複数のインタフェース構成部品を含み得る（例えば、映像、オーディオ、および／または英数字インタフェース）。ネットワークインタフェース６５０は、１つまたは複数のネットワークを介して遠隔デバイス（例えば、サーバ、他のコンピューティングデバイス）と通信する能力をシステム６００に提供する。ネットワークインタフェース６５０は、イーサネット（登録商標）アダプタ、無線相互接続構成部品、ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）、または他の有線もしくは無線の標準ベースのもしくは独自のインタフェースを含み得る。

ストレージ６６０は、１つまたは複数の、磁気、ソリッドステートまたは光学ベースのディスク、またはその組合せなど、不揮発方式で大量のデータを記憶するための従来の媒体であり得るか、またはそれを含み得る。ストレージ６６０は、コードまたは命令、およびデータ６６２を存続状態に保持する（すなわち、システム６００への電力が遮断されても値が維持される）。メモリ６３０は、プロセッサ６２０へ命令を供給するための実行または動作メモリであるが、ストレージ６６０は、一般的に「メモリ」と考えられ得る。ストレージ６６０は不揮発性であるのに対して、メモリ６３０は揮発性メモリを含み得る（すなわち、システム６００に対して電力が遮断された場合、データの値または状態は不定である）。

周辺インタフェース６７０は、具体的に前述していないハードウェアインタフェースを含み得る。周辺とは一般に、依存的にシステム６００につながるデバイスをいう。依存的なつながりとは、システム６００が、その上で動作を実行し、およびそれを用いてユーザがインタラクションをするソフトウェアおよび／またはハードウェアプラットフォームを提供するものである。

図７は、ＳＯＣの電力管理が実施され得るモバイル機器の一実施形態のブロック図である。デバイス７００は、コンピューティングタブレット、携帯電話もしくはスマートフォン、無線利用可能なｅ−リーダ、または他のモバイル機器などのモバイル・コンピューティング・デバイスを表している。構成部品のいくつかが一般に示されており、こうしたデバイスのすべての構成部品がデバイス７００に示されているわけではないことが理解されよう。

デバイス７００は、デバイス７００の主な処理動作を実行するプロセッサ７１０を含み得る。プロセッサ７１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブル・ロジック・デバイス、または他の処理手段などの、１つまたは複数の物理デバイスを含み得る。プロセッサ７１０によって実行される処理動作は、アプリケーションおよび／またはデバイス機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含んでいる。処理動作は、人間のユーザとの、または他のデバイスとのＩ／Ｏ（入出力）に関連する動作、電力管理に関連する動作、および／またはデバイス７００を別のデバイスへ接続することに関連する動作を含んでいる。処理動作は、オーディオＩ／Ｏまたは表示Ｉ／Ｏに関連する動作も含み得る。

一実施形態では、デバイス７００は、コンピューティングデバイスにオーディオ機能を提供することに関連するハードウェア（例えば、オーディオハードウェア、およびオーディオ回路）およびソフトウェア（例えば、ドライバ、コーデック）構成部品を表すオーディオサブシステム７２０を含んでいる。オーディオ機能は、スピーカおよび／またはヘッドフォン出力、ならびにマイク入力を含み得る。こうした機能のためのデバイスは、デバイス７００に組み入れられ得るか、またはデバイス７００へ接続され得る。一実施形態では、ユーザは、プロセッサ７１０によって受信され、処理されるオーディオコマンドを提供することによって、デバイス７００とインタラクションを行う。

表示サブシステム７３０は、ユーザがコンピューティングデバイスとインタラクションを行うための視覚および／または触覚表示を提供するハードウェア（例えば、表示デバイス）およびソフトウェア（例えば、ドライバ）構成部品を表している。表示サブシステム７３０は、ユーザへ表示を提供するために使用する特定のスクリーンまたはハードウェアデバイスを含む表示インタフェース７３２を含み得る。一実施形態では、表示インタフェース７３２は、表示に係わる少なくともいくつかの処理を実行するために、プロセッサ７１０から切り離されたロジックを含んでいる。一実施形態では、表示サブシステム７３０は、ユーザへ入出力の両方を提供するタッチスクリーンデバイスを含んでいる。

Ｉ／Ｏコントローラ７４０は、ユーザとのインタラクションに関連するハードウェアデバイスおよびソフトウェア構成部品を表している。Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０および／または表示サブシステム７３０の一部であるハードウェアを管理するために動作し得る。さらに、Ｉ／Ｏコントローラ７４０は、デバイス７００につながる追加のデバイスのための接続ポイントを示しており、その接続ポイントを通してユーザがシステムとインタラクションを行う可能性がある。例えば、デバイス７００に取り付けられ得るデバイスは、マイクデバイス、スピーカもしくはステレオシステム、ビデオシステムもしくは他の表示デバイス、キーボードもしくはキーパッドデバイス、または、カードリーダもしくは他のデバイスなどの特定のアプリケーションと共に使用するための他のＩ／Ｏデバイスを含み得る。

上記のように、Ｉ／Ｏコントローラ７４０は、オーディオサブシステム７２０および／または表示サブシステム７３０とインタラクションを行い得る。例えば、マイクまたは他のオーディオデバイスを通した入力は、デバイス７００の、１つまたは複数の、アプリケーションまたは機能のための入力またはコマンドを提供し得る。さらに、表示出力の代わりに、またはそれに加えてオーディオ出力が提供され得る。別の例では、表示サブシステムがタッチスクリーンを含んでいる場合、表示デバイスは入力デバイスの役割も果たし、入力デバイスは、少なくとも部分的にＩ／Ｏコントローラ７４０によって管理され得る。デバイス７００には、Ｉ／Ｏコントローラ７４０によって管理されるＩ／Ｏ機能を提供するために、追加のボタンまたはスイッチも存在し得る。

一実施形態では、Ｉ／Ｏコントローラ７４０は、デバイス７００に含まれ得る加速度センサ、カメラ、光センサもしくは他の環境センサ、ジャイロスコープ、グローバル・ポジショニング・システム（ＧＰＳ）、または他のハードウェアなどのデバイスを管理する。入力は、直接的なユーザインタラクションの一部であり得るとともに、システムの動作に影響を与えるためにシステムに環境入力を提供するものであり得る（ノイズをフィルタリングすること、明るさ検出のために表示を調節すること、カメラにフラッシュを適用すること、または他の特徴など）。

一実施形態では、デバイス７００は、バッテリ電力使用、バッテリの充電、および電力節約動作に関連する特徴を管理する、電力管理７５０を含んでいる。メモリサブシステム７６０は、デバイス７００に情報を記憶するためのメモリデバイス７６２を含み得る。メモリサブシステム７６０は、不揮発性（メモリデバイスへの電力が遮断された場合に状態が変化しない）および／または揮発性（モリデバイスへの電力が遮断された場合に状態が不定である）のメモリデバイスを含み得る。メモリ７６０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書、または他のデータ、ならびにシステム７００のアプリケーションおよび機能の実行に関連するシステムデータ（長期であろうと一時的であろうと）を記憶し得る。

一実施形態では、メモリサブシステム７６０は、メモリコントローラ７６４（システム７００の制御の一部とも考えることができる）を含んでいる。デバイス７００は、メモリコントローラ７６４、およびメモリコントローラ７６４を経由してさまざまにメモリ７６２へアクセスすることになる１つまたは複数のモジュール（例えば、プロセッサ７１０、モデム７７８などを含む）を備えたＳＯＣ７０５を含み得る。ＳＯＣ７０５は、ＳＯＣ１００の一部またはすべての特徴を含み得る。電力管理７５０は、異なる時刻にＳＯＣ７０５の異なる電力状態をさまざまに構成し得、本明細書で述べるように、電力状態は、ＰＭＡ電力状態およびＰＭＮＡ電力状態を含んでいる。

接続７７０は、デバイス７００が外部のデバイスと通信することを有効にするため、ハードウェアデバイス（例えば、無線および／または有線のコネクタおよび通信ハードウェア）およびソフトウェア構成部品（例えば、ドライバ、プロトコルスタック）を含み得る。デバイスは、他のコンピューティングデバイス、無線アクセスポイントもしくは基地局などの別個のデバイス、またはヘッドセット、プリンタ、もしくは他のデバイスといった周辺である可能性がある。

接続７７０は、複数の異なるタイプの接続を含み得る。一般化するため、デバイス７００は、セルラ接続７７２および無線接続７７４（例えば、例示的なダイポールアンテナ７７６を経由した）とともに示している。セルラ接続７７２とは、一般に、ＧＳＭ（登録商標）（ｇｌｏｂａｌ ｓｙｓｔｅｍ ｆｏｒ ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）または変形もしくは派生、ＣＤＭＡ（符号分割多元接続）または変形もしくは派生、ＴＤＭ（時分割多重）または変形もしくは派生、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ（「４Ｇ」とも称される））、または他のセルラサービス標準を経由して提供されるなど、無線キャリアによって提供されるセルラネットワーク接続をいう。無線接続７７４とは、セルラではない無線接続をいい、パーソナル・エリア・ネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）など）、ローカル・エリア・ネットワーク（ＷｉＦｉなど）、および／またはワイド・エリア・ネットワーク（ＷｉＭａｘなど）、または他の無線通信を含み得る。無線通信とは、非固体媒体を通した変調電磁放射の使用によるデータの伝送をいう。有線通信は固体通信媒体を通して発生する。

周辺接続７８０は、ハードウェアインタフェースおよびコネクタ、ならびに周辺接続を行うためのソフトウェア構成部品（例えば、ドライバ、プロトコルスタック）を含んでいる。デバイス７００は、他のコンピューティングデバイスに対する周辺デバイスになること（７８２「へ」）、およびデバイス７００に接続される周辺デバイスを有すること（７８４「から」）との両方の可能性があることが理解されよう。デバイス７００は、一般に、デバイス７００上のコンテンツを管理する（例えば、ダウンロードおよび／またはアップロードする、変更する、同期する）などの目的のために他のコンピューティングデバイスと接続するための「ドッキング」コネクタを有している。さらに、ドッキングコネクタは、デバイス７００が例えば視聴覚システムまたは他のシステムへのコンテンツ出力を制御することを可能にする特定の周辺装置と、デバイス７００がつながることを可能にし得る。

独自のドッキングコネクタまたは他の独自の接続ハードウェアに加えて、デバイス７００は、共通または標準ベースのコネクタを経由して周辺接続７８０を行い得る。共通のタイプは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コネクタ（いくつかの異なったハードウェアインタフェースのいずれかを含み得る）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高解像度マルチメディアインタフェース（ＨＤＭＩ（登録商標））、Ｆｉｒｅｗｉｒｅ（登録商標）、またはその他のタイプを含み得る。

一実施例では、ＳＯＣ回路は、第１のモジュールを含む複数のモジュールであって、複数のモジュールはそれぞれ、メモリへのアクセスを要求するように構成されるそれぞれの回路を備える複数のモジュールと、複数のモジュールのそれぞれに連結されるメモリコントローラと、第１のモジュールのタスクの間、複数のモジュールによるメモリへのアクセスは、第１のモジュールによるアクセスとなることを示す１つまたは複数の信号を受信するように構成される回路を備える電力管理ユニットとを備えている。上記１つまたは複数の信号に応答して、電力管理ユニットは、ＳＯＣ回路を第１の電力状態および第２の電力状態のうちの１つへ遷移させることになり、第１の電力状態は、メモリと第１のモジュールとの間のデータ通信を有効にし、かつ、メモリと、第１のモジュール以外の複数のモジュールのうちのモジュールとの間のデータ通信を阻止する。第１のモジュールは、第１のモジュールがメモリコントローラを経由してメモリとデータを交換することを含む、タスクの動作を実行するためにデータを交換することになり、また、電力管理ユニットは、第１の電力状態と第２の電力状態との間の遷移をさらに実行することになり、遷移に起因する、メモリと複数のモジュールとの間の通信の有効化と、メモリと複数のモジュールとの間の通信の阻止との間の変化は、メモリと第１のモジュールとの間の通信に関する変化である。

一実施形態では、ＳＯＣはメモリを含んでいる。別の実施形態では、第１の電力状態の間、メモリへメモリクロック信号が供給され、かつ、第２の電力状態の間、メモリへメモリクロック信号が供給されないようにする。別の実施形態では、第１の電力状態の間および第２の電力状態の間、第１のモジュールへクロック信号が供給される。別の実施形態では、第１の電力状態および第２の電力状態以外の、システム・オン・チップの電力状態の間、第１のモジュール以外の複数のモジュールのうちの１つがパワーレールへ連結され、かつ、第１の電力状態または第２の電力状態の間、複数のモジュールのうちの上記１つがパワーレールから切り離される。

別の実施形態では、第１の電力状態および第２の電力状態以外の、アクティブな電力状態の間、複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、第１の電力状態の間、複数のモジュールのうちの第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される。別の実施形態では、第２の電力状態の間、複数のモジュールのうちの第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される。別の実施形態では、第１の電力状態の間、メモリコントローラが電力を受け取るように連結される。別の実施形態では、第２の電力状態の間、メモリコントローラが電力を受け取るように連結される。

別の実施形態では、複数のモジュールのうちの第１のモジュールのみが、第１の電力状態および第２の電力状態のうちの１つを要求するように連結される回路を含んでいる。別の実施形態では、第１の電力状態の間、メモリが、メモリコントローラからメモリリフレッシュ信号を受信するように構成される。別の実施形態では、第１の電力状態と第２の電力状態との間の遷移を実行することが、第１のモジュール、メモリコントローラまたはメモリをゲートしている電力を変更することを含んでいる。別の実施形態では、第１の電力状態と第２の電力状態との間の遷移を実行することが、第１のモジュール、メモリコントローラまたはメモリのクロックゲーティングを変更することを含んでいる。

別の実施形態では、コンピュータ可読記憶媒体は、１つまたは複数の処理ユニットによって実行された場合に、１つまたは複数の処理ユニットに、システム・オン・チップ（ＳＯＣ）の複数のモジュールのうちの第１のモジュールのタスクの間、複数のモジュールによるメモリへのアクセスは、第１のモジュールによるアクセスになることを示す１つまたは複数の信号を受信することと、上記１つまたは複数の信号に応答して、ＳＯＣの第１の電力状態およびＳＯＣの第２の電力状態のうちの１つへ遷移することであって、第１の電力状態は、メモリと第１のモジュールとの間のデータ通信を有効にし、かつ、メモリと、第１のモジュール以外の複数のモジュールのうちのモジュールとの間のデータ通信を阻止することと、を含む方法を実行させる命令を媒体上に記憶している。上記方法は、第１の電力状態の間、ＳＯＣのメモリコントローラを経由して第１のモジュールとメモリとの間でデータを交換することを含む、タスクの動作を実行するためにデータを交換することをさらに含んでいる。上記方法は、第１の電力状態と第２の電力状態との間の遷移を実行することをさらに含んでおり、遷移に起因する、メモリと複数のモジュールとの間の通信の有効化と、メモリと複数のモジュールとの間の通信の阻止との間の変化は、メモリと第１のモジュールとの間の通信に関する変化である。

一実施形態では、ＳＯＣはメモリを含んでいる。別の実施形態では、第１の電力状態の間、メモリへメモリクロック信号が供給され、かつ、第２の電力状態の間、メモリへメモリクロック信号が供給されないようにする。別の実施形態では、第１の電力状態の間、および第２の電力状態の間、第１のモジュールへクロック信号が供給される。

別の実施例では、方法は、システム・オン・チップ（ＳＯＣ）の複数のモジュールのうちの第１のモジュールのタスクの間、複数のモジュールによるメモリへのアクセスは、第１のモジュールによるアクセスになることを示す１つまたは複数の信号を受信することと、上記１つまたは複数の信号に応答して、ＳＯＣの第１の電力状態およびＳＯＣの第２の電力状態のうちの１つへ遷移することであって、第１の電力状態は、メモリと第１のモジュールとの間のデータ通信を有効にし、かつ、メモリと、第１のモジュール以外の複数のモジュールのうちのモジュールとの間のデータ通信を阻止することと、を含んでいる。上記方法は、第１の電力状態の間、ＳＯＣのメモリコントローラを経由して第１のモジュールとメモリとの間でデータを交換することを含む、タスクの動作を実行するためにデータを交換することをさらに含んでいる。上記方法は、第１の電力状態と第２の電力状態との間の遷移を実行することをさらに含んでおり、遷移に起因する、メモリと複数のモジュールとの間の通信の有効化と、メモリと複数のモジュールとの間の通信の阻止との間の変化は、メモリと第１のモジュールとの間の通信に関する変化である。

一実施形態では、第１の電力状態の間、メモリへメモリクロック信号が供給され、かつ、第２の電力状態の間、メモリへメモリクロック信号が供給されないようにする。別の実施形態では、第１の電力状態の間および第２の電力状態の間、第１のモジュールへクロック信号が供給される。別の実施形態では、第１の電力状態および第２の電力状態以外の、ＳＯＣの電力状態の間、第１のモジュール以外の複数のモジュールのうちの１つがパワーレールへ連結され、かつ、第１の電力状態または第２の電力状態の間、複数のモジュールのうちの上記１つがパワーレールから切り離される。別の実施形態では、第１の電力状態および第２の電力状態以外の、アクティブな電力状態の間、複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、第１の電力状態の間、複数のモジュールのうちの第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される。

別の実施例では、システムは、第１のモジュールを含む複数のモジュールであって、複数のモジュールはそれぞれ、メモリへのアクセスを要求するように構成されるそれぞれの回路を備える複数のモジュールと、複数のモジュールのそれぞれに連結されるメモリコントローラと、第１のモジュールのタスクの間、複数のモジュールによるメモリへのアクセスは、第１のモジュールによるアクセスとなることを示す１つまたは複数の信号を受信するように構成される回路を備える電力管理ユニットとを含むシステム・オン・チップ（ＳＯＣ）を備えている。上記１つまたは複数の信号に応答して、電力管理ユニットは、ＳＯＣ回路を第１の電力状態および第２の電力状態のうちの１つへ遷移させることになり、第１の電力状態は、メモリと第１のモジュールとの間のデータ通信を有効にし、かつ、メモリと、第１のモジュール以外の複数のモジュールのうちのモジュールとの間のデータ通信を阻止する。第１のモジュールは、第１のモジュールがメモリコントローラを経由してメモリとデータを交換することを含む、タスクの動作を実行するためにデータを交換することになる。電力管理ユニットは、第１の電力状態と第２の電力状態との間の遷移をさらに実行することになり、遷移に起因する、メモリと複数のモジュールとの間の通信の有効化と、メモリと複数のモジュールとの間の通信の阻止との間の変化は、メモリと第１のモジュールとの間の通信に関する変化である。システムは、ＳＯＣ回路の動作に基づく無線通信を交換するためにダイポールアンテナをさらに備えている。一実施形態では、ＳＯＣはメモリを含んでいる。別の実施形態では、複数のモジュールのうちの第１のモジュールのみが、第１の電力状態および第２の電力状態のうちの１つを要求するように連結される回路を含んでいる。

システム・オン・チップ回路の電力を管理するための技術およびアーキテクチャを本明細書に記載している。上記の記載では、説明目的のため、ある実施形態の完全な理解を提供するために、多くの特定の詳細を述べている。しかし、これらの特定の詳細なしに、ある実施形態を実践できることは、当業者には明らかであろう。記載を曖昧にすることを避けるため、他の例、構成およびデバイスをブロック図の形式に示している。

本明細書における「一実施形態」の参照は、実施形態に関連して記載された特定の特徴、構成、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書のさまざまな箇所において出現する「一実施形態では」という表現は、必ずしもすべて同じ実施形態を参照しているわけではない。

本明細書の詳細な記述のいくつかの部分は、コンピュータメモリ内のデータビット上の動作のアルゴリズムおよびシンボリック表現の観点から提示されている。これらのアルゴリズム的記載および表現は、コンピュータ技術の当業者によって、自分達のやり方を最も効果的に他の当業者へ伝えるために用いられる手段である。ここで、一般に、アルゴリズムは、所望の結果につながるステップの自己無撞着シーケンスであると考えられる。このステップは、物理量の物理的操作を必要とするものである。通常は、ただし必ずしもではないが、これらの量は、記憶、転送、連結、比較、および他の方法で操作することができる電気または磁気信号の形式をとる。これらの信号をビット、値、要素、記号、文字、用語、数などとして参照することが主に常例であることから、ときに好都合であることが分かっている。

しかし、これらのすべておよび類似の用語は、適切な物理量に関係しているべきであり、これらの量に付与された単に好都合なラベルにすぎないことを留意すべきである。特に具体的に明記しない限り、本明細書での議論から明らかなように、記載の全体を通して、「処理」、または「コンピューティング」、または「計算」、または「決定」、または「表示」などの用語を用いる議論は、コンピュータシステムのレジスタおよびメモリ内で物理（電子）量として表されたデータを操作して、コンピュータ・システム・メモリもしくはレジスタまたは他のこうした情報ストレージ、伝送もしくは表示デバイス内の物理量として類似して表現された他のデータに変換する、コンピュータシステムまたは類似した電子コンピューティングデバイスの働きおよび処理をいう。

ある実施形態はまた、本明細書の動作を実行するための装置に関する。この装置は、必要な目的のために特別に構成され得、または、コンピュータに記憶されたコンピュータプログラムによって選択的にアクティブ化または再構成される汎用コンピュータを備え得る。こうしたコンピュータプログラムは、フロッピィディスク、光ディスク、ＣＤ−ＲＯＭ、および光磁気ディスク、リード・オンリ・メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）などのランダム・アクセス・メモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カードもしくは光カード、または電子命令を記憶するのに適していて、かつコンピュータシステムバスに連結されている任意のタイプの媒体を含む、任意のタイプのディスクなどではあるがこれには限定されない、コンピュータ可読記憶媒体に記憶され得る。

本明細書に示すアルゴリズムおよび表示は、いかなる特定のコンピュータまたは他の装置にも本質的に関係していない。さまざまな汎用システムを、本明細書の教示に係るプログラムと共に使用し得、また、必要な方法ステップを実行するためのより特化した装置を構築することが好都合であることも証明され得る。さまざまなこれらシステムのために必要な構成が本明細書の記載から見られる。また、ある実施形態が、特定のプログラム言語を参照して記載されていることはない。本明細書に記載されるこうした実施形態の教示を実施するために、さまざまなプログラム言語を使用し得ることが理解されよう。

本明細書に記載している内容に加えて、その開示された実施形態および実施例に対して、それらの範囲を逸脱せずにさまざまな改変を行い得る。したがって、本明細書の説明図および例は、限定的ではなく、例示的な意味において解釈されるべきである。発明の範囲は、後に続く特許請求の範囲を参照することによってのみ評価されるべきである。

Claims (26)

1. システム・オン・チップ（ＳＯＣ）回路であって、
   第１のモジュールを含み、それぞれ、メモリへのアクセスを要求するそれぞれの回路を有する複数のモジュールと、
   前記複数のモジュールのそれぞれに連結されるメモリコントローラと、
   前記第１のモジュールのタスクの間、前記複数のモジュールによる前記メモリへの任意のアクセスが前記第１のモジュールによるアクセスとなることを示す１つまたは複数の信号を受信する回路を有する電力管理ユニットであって、前記１つまたは複数の信号に応答して、前記電力管理ユニットは、前記ＳＯＣ回路を第１の電力状態および第２の電力状態のうちの一方へ遷移させ、前記第１の電力状態は、前記メモリと前記第１のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第１のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、電力管理ユニットと、
   を備え、
   前記第１のモジュールは、前記第１のモジュールがメモリコントローラを経由して前記メモリとデータを交換することを含む、前記タスクの動作を実行するために前記データを交換し、前記電力管理ユニットは、前記第１の電力状態と前記第２の電力状態との間の遷移をさらに実行し、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第１のモジュールとの間の通信に関する変化である、システム・オン・チップ（ＳＯＣ）回路。
2. 前記ＳＯＣは、前記メモリを含む、請求項１に記載のＳＯＣ回路。
3. 前記第１の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第２の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項１または２に記載のＳＯＣ回路。
4. 前記第１の電力状態の間、および前記第２の電力状態の間、前記第１のモジュールへクロック信号が供給される、請求項１から３のいずれか一項に記載のＳＯＣ回路。
5. 前記第１の電力状態および前記第２の電力状態以外の、前記ＳＯＣ回路の電力状態の間、前記第１のモジュール以外の前記複数のモジュールのうちの１つがパワーレールへ連結され、かつ、前記第１の電力状態および前記第２の電力状態のうちの一方の間、前記複数のモジュールのうちの前記１つが前記パワーレールから切り離される、請求項１から４のいずれか一項に記載のＳＯＣ回路。
6. 前記第１の電力状態および前記第２の電力状態以外の、アクティブな電力状態の間、前記複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、前記第１の電力状態の間、前記複数のモジュールのうちの前記第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項１から５のいずれか一項に記載のＳＯＣ回路。
7. 前記第２の電力状態の間、前記複数のモジュールのうちの前記第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項６に記載のＳＯＣ回路。
8. 前記第１の電力状態の間、前記メモリコントローラが電力を受け取るように連結される、請求項６に記載のＳＯＣ回路。
9. 前記第２の電力状態の間、前記メモリコントローラが電力を受け取るように連結される、請求項８に記載のＳＯＣ回路。
10. 前記複数のモジュールのうちの前記第１のモジュールのみが、前記第１の電力状態および前記第２の電力状態のうちの一方を要求するように連結される回路を含む、請求項１から５のいずれか一項に記載のＳＯＣ回路。
11. 前記第１の電力状態の間、前記メモリが、前記メモリコントローラからメモリリフレッシュ信号を受信する、請求項１から５のいずれか一項に記載のＳＯＣ回路。
12. 前記第１の電力状態と前記第２の電力状態との間の前記遷移を実行することが、前記第１のモジュール、前記メモリコントローラまたは前記メモリをゲートしている電力を変更することを含む、請求項１から５のいずれか一項に記載のＳＯＣ回路。
13. 前記第１の電力状態と前記第２の電力状態との間の前記遷移を実行することが、前記第１のモジュール、前記メモリコントローラまたは前記メモリのクロックゲーティングを変更することを含む、請求項１から５のいずれか一項に記載のＳＯＣ回路。
14. 処理ユニットに、
    システム・オン・チップ（ＳＯＣ）の複数のモジュールのうちの第１のモジュールのタスクの間、前記複数のモジュールによるメモリへの任意のアクセスは、前記第１のモジュールによるアクセスになることを示す１つまたは複数の信号を受信する手順と、
    前記１つまたは複数の信号に応答して、前記ＳＯＣの第１の電力状態および前記ＳＯＣの第２の電力状態のうちの一方へ遷移する手順であって、前記第１の電力状態は、前記メモリと前記第１のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第１のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、遷移する手順と、
    前記第１の電力状態の間、前記ＳＯＣのメモリコントローラを経由して前記第１のモジュールと前記メモリとの間でデータを交換することを含む、前記タスクの動作を実行するためにデータを交換する手順と、
    前記第１の電力状態と前記第２の電力状態との間で遷移を実行することであって、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第１のモジュールとの間の通信に関する変化である、実行する手順と
    を実行させるためのコンピュータプログラム。
15. 前記ＳＯＣは、前記メモリを含む、請求項１４に記載のコンピュータプログラム。
16. 前記第１の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第２の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項１４または１５に記載のコンピュータプログラム。
17. 前記第１の電力状態の間、および前記第２の電力状態の間、前記第１のモジュールへクロック信号が供給される、請求項１４から１６のいずれか一項に記載のコンピュータプログラム。
18. 請求項１４から１７のいずれか一項に記載のコンピュータプログラムを格納する、コンピュータ可読記録媒体。
19. システム・オン・チップ（ＳＯＣ）の複数のモジュールのうちの第１のモジュールのタスクの間、前記複数のモジュールによるメモリへの任意のアクセスは、前記第１のモジュールによるアクセスになることを示す１つまたは複数の信号を受信することと、
    前記１つまたは複数の信号に応答して、前記ＳＯＣの第１の電力状態および前記ＳＯＣの第２の電力状態のうちの一方へ遷移することであって、前記第１の電力状態は、前記メモリと前記第１のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第１のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、遷移することと、
    前記第１の電力状態の間、前記ＳＯＣのメモリコントローラを経由して前記第１のモジュールと前記メモリとの間でデータを交換することを含む、前記タスクの動作を実行するために前記データを交換することと、
    前記第１の電力状態と前記第２の電力状態との間で遷移を実行することであって、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第１のモジュールとの間の通信に関する変化である、実行することと
    を含む方法。
20. 前記第１の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第２の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項１９に記載の方法。
21. 前記第１の電力状態の間、および前記第２の電力状態の間、前記第１のモジュールへクロック信号が供給される、請求項１９または２０に記載の方法。
22. 前記第１の電力状態および前記第２の電力状態以外の、前記ＳＯＣの電力状態の間、前記第１のモジュール以外の前記複数のモジュールのうちの１つがパワーレールへ連結され、かつ、前記第１の電力状態および前記第２の電力状態の一方の間、前記複数のモジュールのうちの前記１つが前記パワーレールから切り離される、請求項１９から２１のいずれか一項に記載の方法。
23. 前記第１の電力状態および前記第２の電力状態以外の、アクティブな電力状態の間、前記複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、前記第１の電力状態の間、前記複数のモジュールのうちの前記第１のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項１９から２２のいずれか一項に記載の方法。
24. 第１のモジュールを含み、それぞれ、メモリへのアクセスを要求するそれぞれの回路を有する複数のモジュールと、
    前記複数のモジュールのそれぞれに連結されるメモリコントローラと、
    前記第１のモジュールのタスクの間、前記複数のモジュールによる前記メモリへの任意のアクセスは、前記第１のモジュールによるアクセスとなることを示す１つまたは複数の信号を受信する回路を有する電力管理ユニットであって、前記１つまたは複数の信号に応答して、前記電力管理ユニットは、システム・オン・チップ（ＳＯＣ）回路を第１の電力状態および第２の電力状態のうちの一方へ遷移させ、前記第１の電力状態は、前記メモリと前記第１のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第１のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、電力管理ユニットと、
    を有する、ＳＯＣ回路であって、
    前記第１のモジュールは、前記第１のモジュールがメモリコントローラを経由して前記メモリとデータを交換することを含む、前記タスクの動作を実行するために前記データを交換し、また、前記電力管理ユニットは、前記第１の電力状態と前記第２の電力状態との間の遷移をさらに実行し、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第１のモジュールとの間の通信に関する変化である、ＳＯＣ回路と、
    前記ＳＯＣ回路の動作に基づき無線通信を交換するためのダイポールアンテナと、
    を備える、システム。
25. 前記ＳＯＣは、前記メモリを含む、請求項２４に記載のシステム。
26. 前記複数のモジュールのうちの前記第１のモジュールのみが、前記第１の電力状態および前記第２の電力状態のうちの１つを要求するように連結される回路を含む、請求項２４または２５に記載のシステム。

Images