JP6347323B2

JP6347323B2 - 半導体装置

Info

Publication number: JP6347323B2
Application number: JP2014113656A
Authority: JP
Inventors: 桂史加藤
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2014-06-02
Filing date: 2014-06-02
Publication date: 2018-06-27
Anticipated expiration: 2034-06-02
Also published as: JP2015228422A

Description

本発明は、複数の電子部品を搭載する半導体装置に関するものである。

従来の電力用半導体装置においては、例えば特許文献１に開示されているように、インバータ回路の浮遊インダクタンスによりＰ側端子とＮ側端子との間に発生するサージ電圧を吸収するために、Ｐ側端子とＮ側端子との間にサージ電圧吸収素子としてのスナバコンデンサを配置することが一般的であった。

また、インバータ回路の更なる小型化のため、パワー半導体素子を樹脂封止したパッケージに対し、パワー半導体素子の上方側の封止樹脂上面に配線および電極を形成し、その電極上にスナバコンデンサを実装して、再度パッケージを樹脂封止する形態があった（例えば、特許文献２参照）。

図９に従来の電力用半導体装置の構成を例示する断面図を示す。
図９に示すように、従来、電力用半導体装置を製造する際には、まず、基板である絶縁層５上に放熱板６を配置し、放熱板６上にパワー半導体素子１９を搭載する。次に、放熱板６に搭載したパワー半導体素子１９とコンタクト電極１８とを封止樹脂３０で樹脂封止した後、封止した封止樹脂３０を研磨し、コンタクト電極１８を露出させる。次に、研磨した封止樹脂３０の表面に、メッキとエッチングにより配線１７およびスナバコンデンサ用の電極１５、１６を形成する。次に、電極１５、１６、配線１７を露出させておいたコンタクト電極１８に接続した後、スナバコンデンサ等のチップ型電子部品１３の実装を行う。最後に、絶縁層５の裏面を露出させて、最初に樹脂封止した部分も含め、全体を封止樹脂３１で樹脂封止する。

特開平８−３３３４６号公報特開２００１−２５０８９０号公報

しかしながら、従来の半導体装置の製造方法では、樹脂封止したパッケージ内部にスナバコンデンサを配置するために、封止樹脂３０の研磨工程や電極１５、１６、配線１７の形成工程などが必要となり、工程が複雑化し期間が長期化するという問題があった。さらに、パッケージの形成後にスナバコンデンサを変更したい場合、スナバコンデンサがモールド樹脂内部にあるため、容易に変更できないという問題があった。

本発明は、前記従来の課題を解決するもので、半導体素子および電子部品が樹脂封止された半導体装置において、電子部品の変更が容易なものを提供することを目的とする。

本発明の半導体装置は、複数のリードフレームと、１つの前記リードフレームに搭載される第１電子部品と、２つの前記リードフレームにまたがって搭載される第２電子部品と、前記第１電子部品を樹脂封止する第１封止樹脂と、前記第２電子部品を樹脂封止する第２封止樹脂と、を有し、前記リードフレーム上において、前記第２電子部品の搭載領域の周囲に、前記第１封止樹脂の突出部が形成された、ことを特徴とする。

以上のように、本発明によれば、半導体素子および電子部品が樹脂封止された半導体装置において、電子部品の変更が容易なものを提供することができる。

実施の形態１における半導体装置を示す断面図実施の形態１における半導体装置を示す上面透視図実施の形態１における半導体装置の製造工程を示すフローチャート（ａ）〜（ｇ）実施の形態１における半導体装置の製造工程を順に示す断面模式図第１封止樹脂を形成する第１封止金型の構成を説明する図第２封止樹脂を形成する第２封止金型の構成を説明する図実施の形態１におけるチップ型電子部品の実装を示す図実施の形態２におけるチップ型電子部品の実装を示す図従来の電力用半導体装置の構成を例示する断面図

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
まず、図１，図２を用いて、実施の形態１における半導体装置について説明する。

図１は、実施の形態１における半導体装置を示す断面図である。図２は、実施の形態１における半導体装置を示す上面透視図である。なお、図１は、図２のＸ−Ｘ’断面図であり、図２の紙面右側から見た断面模式図である。また、本実施の形態の各断面図では、電極１５のみ図示しているが、その奥（図２の紙面左側）に電極１６も存在しているものとして説明する。

図１に基づき、電力用半導体装置１の構造について説明する。電力用半導体装置１は、半導体装置の一例である。放熱板６と第１リードフレーム７は、絶縁層５を間に挟み、電気的に絶縁されている。例えばＩＧＢＴ等の第１半導体素子２と例えばダイオード等の第２半導体素子３とは、それぞれ、はんだ４により第１リードフレーム７と接合される。金属ワイヤ１１は、第１半導体素子２と第２半導体素子３、および、第２半導体素子３と第２リードフレーム８との間を接続する。第１半導体素子２および第２半導体素子３は、第１電子部品の一例である。金属ワイヤ１１、第１半導体素子２および第２半導体素子３は、第１封止樹脂１０により、第１リードフレーム７の電子部品搭載用の電極１５、１６の一方の面と放熱板６の一方の面とを露出させて、樹脂封止されている。チップ型電子部品１３と電極１５、１６（図２参照）は、それぞれ、はんだ１２により接続され、第２封止樹脂１４により樹脂封止されている。チップ型電子部品１３は、電子部品の一例であり、例えばスナバコンデンサであり、第２電子部品の一例である。第１封止樹脂１０は、熱硬化性樹脂であり、モールド成形により封止するためのものである。第２封止樹脂１４は、熱硬化性樹脂であり、第１封止樹脂１０で封止されずに露出した電極１５、１６とチップ型電子部品１３が実装された領域を、モールド成形により封止するためのものである。本実施の形態のように、第１封止樹脂１０および第２封止樹脂１４により樹脂封止を２段階に分割して行っても、これらは樹脂材料同士であるため密着性などは問題にならず、パッケージとしての耐湿性や絶縁性などの機能上の問題はない。本実施の形態は、このように、第１半導体素子２および第２半導体素子３を樹脂封止する第１封止樹脂１０と、チップ型電子部品１３を樹脂封止する第２封止樹脂１４とを別々に樹脂封止することにより、第１封止樹脂１０を樹脂封止した後、第２封止樹脂１４を樹脂封止する前に、チップ型電子部品１３を変更することができる。また、チップ型電子部品１３の一例であるスナバコンデンサを、半導体素子の上方に配置することなく、半導体素子の近傍に配置できるため、ノイズ低減の効果も十分得られる。

次に、図２に基づき、電力用半導体装置１の電気的接続について説明する。基板である第１リードフレーム７および第２リードフレーム８上に搭載される第１半導体素子２ａ、２ｂ（図１における２に相当）と、第１リードフレーム７および第２リードフレーム８上に搭載される第２半導体素子３ａ、３ｂ（図１における３に相当）とは、それぞれ、はんだにより接合される。また、金属ワイヤ１１で第１半導体素子２ａと第２半導体素子３ａ、および、第１半導体素子２ｂと第２半導体素子３ｂは、逆並列で接続される。さらに、第２半導体素子３ａと第２リードフレーム８および、第２半導体素子３ｂと第３リードフレーム９の間も金属ワイヤ１１で接続される。これら構成により、インバータ回路を構成する１相分の回路となる。また、第１リードフレーム７に接続されている電極１５と、第３リードフレーム９に接続される電極１６とに、チップ型電子部品１３が、はんだにより接続されている。

次に、図３〜図７を用いて実施の形態１における半導体装置の製造方法を説明する。
図３は実施の形態１における半導体装置の製造工程を示すフローチャートであり、図４（ａ）〜（ｇ）は実施の形態１における半導体装置の製造工程を順に示す断面模式図である。図５は第１封止樹脂を形成する第１封止金型の構成を説明する図、図６は第２封止樹脂を形成する第２封止金型の構成を説明する図である。図７は実施の形態１におけるチップ型電子部品の実装を示す図である。なお、図４〜６は、図２の紙面右側から見た断面模式図である。

図３、図４に基づき、電力用半導体装置の製造工程について説明する。
チップダイボンド工程（図３のＳ１）は、図４（ａ）に示すように絶縁層５によって放熱板６と接着された第１リードフレーム７、第２リードフレーム８に対し、第１半導体素子２、第２半導体素子３を、はんだ４により接合する工程である。その結果は、図４（ｂ）で示されている。

ワイヤボンド工程（図３のＳ２）では、第１半導体素子２、第２半導体素子３、第２リードフレーム８に対し、アルミなどの金属ワイヤ１１を直接接合する工程である。その結果は、図４（ｃ）で示されている。

樹脂封止用の第１封止金型２０にセットして（図３のＳ３）、第１封止樹脂１０により、第１半導体素子２、第２半導体素子３および金属ワイヤ１１を樹脂封止する１回目の樹脂封止を行い（図３のＳ４）、第１封止金型２０から取り出しを行う（図３のＳ５）。この時、チップ型電子部品１３を搭載する電極１５、１６を、第１封止樹脂１０から露出させておく。その結果は、図４（ｄ）で示されている。ここで、１回目の樹脂封止（図３のＳ４）の工程が、第１工程である。

従来では、この後、封止樹脂を研磨して配線形成を行う工程を必要としているが、本発明では当該工程を必要としない。その理由を図５に基づいて説明する。
図５に示すように、１回目の樹脂封止を行うための第１封止金型２０には、チップ型電子部品１３（図１参照）を実装する領域（電極１５、１６）に相当する部分に樹脂封止用のキャビティがなく、第１封止金型２０をクランプすると、電極１５および電極１６が、第１封止金型２０の内面で押圧されるように第１封止金型２０に接触する。そのため、１回目の樹脂封止工程において、その領域には、第１封止樹脂１０が充填されず、電極１５と電極１６は、第１封止金型２０との接触面が露出することになる。本実施の形態では、この露出した領域にチップ型電子部品１３を実装することができるため、従来のように、封止樹脂上にチップ型電子部品１３を実装するために封止樹脂の研磨や配線形成工程が不要になる。

次に、第１封止樹脂１０から露出する電極１５および電極１６上にはんだ１２を供給する（図３のＳ６）。その結果は図４（ｅ）に示されている。次に、電極１５および電極１６にまたがってチップ型電子部品１３を実装し（図３のＳ７）、はんだを加熱し（図３のＳ８）、電極１５および電極１６とチップ型電子部品１３との接合を行う。この結果は図４（ｆ）に示されている。なお、このはんだ１２を加熱する際は、第１封止樹脂１０が溶解しないように、第１封止樹脂１０が溶融しない温度での加熱や、短時間での加熱、特定部分のみのレーザでの加熱などが望ましい。ここで、ここで、チップ型電子部品１３の実相（図３のＳ７）の工程が、第２工程である。

最後に、チップ型電子部品１３を第２封止金型２１にセットし（図３のＳ９、図６）、第２封止樹脂１４で、チップ型電子部品１３を樹脂封止する２回目の樹脂封止を行い（図３のＳ１０）、第２封止金型から取り出し（図３のＳ１１）、実施の形態１における半導体装置が製造される。この結果は図４（ｇ）に示されている。ここで、２回目の樹脂封止（図３のＳ１０）の工程が、第３工程である。

図７は、本発明の実施の形態１におけるチップ型電子部品の実装を示す図である。なお、図７は、図２のＹ−Ｙ’断面図であり、図２の紙面上側から見た断面模式図である。
図２，図７に示すように、先の図４（ｄ）で説明した第１封止樹脂１０の樹脂封止により、互いに向かい合う電極１５と電極１６において、電極１５および電極１６の向かい合う辺と、それらに隣接する辺の少なくとも一部上に第１封止樹脂１０が設けられ、電極１５および電極１６上の搭載領域（チップ型電子部品１３の搭載予定領域）には第１封止樹脂１０が設けられない。すなわち、本実施の形態の電力用半導体装置１は、チップ型電子部品１３を第１リードフレーム７および第３リードフレーム９にまたがって搭載し、チップ型電子部品１３の下部の第１リードフレーム７および第３リードフレーム９との間では、第１封止樹脂１０とリードフレーム７、９のチップ型電子部品１３の搭載面とが同一平面となるように樹脂封止している。また、第１封止樹脂１０の電極１５および電極１６の周辺部における端部の形状は、第１封止金型からの離型を容易にするために、０°より大きく４５°以下の傾斜が設けられる。また、パッケージ端面にも、同様に０°より大きく４５°以下の傾斜が設けられる。また、電極１５と電極１６間にも第１封止樹脂１０が充填され、第１封止金型２０（図５参照）の内部面と接触していた電極１５と電極１６の電極面と、電極１５と電極１６間に充填された樹脂面はほぼ同一高さで揃うことになる。このとき、第１封止樹脂１０がソルダーレジストの役割も果たすため、チップ型電子部品１３を実装する上でのアライメントを容易にするとともに、はんだ流れの防止をすることが可能となる。

また、第１封止樹脂１０と第２封止樹脂１４とは、異なる材料でもよい。例えば、第１封止樹脂１０は、モールド成形に適した１６０℃から１９０℃で熱硬化処理できる熱硬化性樹脂が望ましく、半導体素子からの発熱などへの耐熱性などに優れるものが望ましい。また、第２封止樹脂１４は、第１封止樹脂１０の硬化温度より低い温度、例えば１００℃から１５０℃で熱硬化処理できる熱硬化性樹脂が望ましい。さらには、第１封止樹脂１０は、その硬化温度が第２封止樹脂１４の硬化温度よりも４０℃以上かつ６０℃以下高いものが好ましい。これにより例えば、第２封止樹脂１４を第２封止金型による樹脂封止でなく、ポッティングなどによる樹脂封止で行うことで、金型を減らすことも可能である。

以上のように、本実施の形態では、複数の半導体素子を搭載する半導体装置において、必須の半導体素子等の電子部品を搭載した後、例えばスナバコンデンサなどの変更の可能性のある電子部品の搭載領域を開口して１回目の樹脂封止を行い、その後、変更の可能性のある電子部品を搭載して２回目の樹脂封止を行う。このように半導体装置を製造すると、例えばスナバコンデンサ（変更の可能性のある電子部品）を搭載した後に特性検査を行うことにより、すでに搭載した電子部品との整合性や、特性の調整のためにスナバコンデンサを変更する必要が生じた場合でも、容易に変更することができる。さらに、同じ基板や並立する基板上に複数の電子部品を容易に搭載することができるため、電子部品同士を近接して搭載しながら、封止樹脂の研磨や電極の形成が不要になり、複数の電子部品を容易に樹脂封止することができる。

（実施の形態２）
図８は、実施の形態２におけるチップ型電子部品の実装を示す図である。なお、図８は、実施の形態１の図７に対応する図である。

実施の形態２の半導体装置は、１回目の樹脂封止工程において、電極１５および電極１６の端部領域上に、第１封止樹脂１０の厚みが薄い、突出部２２を設けることを特徴とする。このように、電極１５、１６の端部領域に突出部２２を設けて、はんだの流れを制御することにより、チップ型電子部品１３用のはんだ１２の量を少なくすることができ、はんだ１２がチップ型電子部品１３の電極上部まで上がることを防止できる。この第１封止樹脂１０の突出部２２の厚みは、必要なはんだ１２の量に対応させてできる限り薄くすることが望ましく、例えば、３００μｍ以下であることが望ましい。

なお、以上の各実施の形態において、半導体素子やチップ型電子部品は任意の電子部品を用いることができ、各種半導体装置に適用することができ、電力用半導体素子を搭載して電力用半導体装置等に適用することもできる。

本発明は、第１電子部品と共に第２電子部品が搭載された、複数の電子部品を搭載する半導体装置に有用である。

１電力用半導体装置
２、２ａ、２ｂ第１半導体素子
３、３ａ、３ｂ第２半導体素子
４はんだ
５絶縁層
６放熱板
７第１リードフレーム
８第２リードフレーム
９第３リードフレーム
１０第１封止樹脂
１１金属ワイヤ
１２はんだ
１３チップ型電子部品
１４第２封止樹脂
１５、１６電極
１７配線
１８コンタクト電極
１９パワー半導体素子
２０第１封止金型
２１第２封止金型
２２突出部
３０、３１封止樹脂

Claims

複数のリードフレームと、
１つの前記リードフレームに搭載される第１電子部品と、
２つの前記リードフレームにまたがって搭載される第２電子部品と、
前記第１電子部品を樹脂封止する第１封止樹脂と、
前記第２電子部品を樹脂封止する第２封止樹脂と、を有し、
前記リードフレーム上において、前記第２電子部品の搭載領域の周囲に、前記第１封止樹脂の突出部が形成された、半導体装置。
前記第２電子部品の下部の２つの前記リードフレーム間では、前記第１封止樹脂が２つの前記リードフレームの前記第２電子部品の搭載面と同一平面に樹脂封止された、
請求項１記載の半導体装置。
前記第２電子部品が、スナバコンデンサである、請求項１または請求項２記載の半導体装置。