JP6375809B2 - 半導体装置、および、その製造方法 - Google Patents
半導体装置、および、その製造方法 Download PDFInfo
- Publication number
- JP6375809B2 JP6375809B2 JP2014187163A JP2014187163A JP6375809B2 JP 6375809 B2 JP6375809 B2 JP 6375809B2 JP 2014187163 A JP2014187163 A JP 2014187163A JP 2014187163 A JP2014187163 A JP 2014187163A JP 6375809 B2 JP6375809 B2 JP 6375809B2
- Authority
- JP
- Japan
- Prior art keywords
- covering
- exposed
- lead
- electronic element
- covering portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
- H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第2の発明は、リード(10)と、リードに搭載される電子素子(20)と、リードの一部、および、電子素子を被覆する被覆部(30)と、を有し、被覆部は樹脂材料によって構成され、リードとして、電子素子にて生じた熱を外部に放熱する放熱端子(11)を有し、放熱端子は、被覆部から外部に露出される露出面(11b)と、被覆部によって被覆される被覆面(11a,11c)と、を有し、露出面は被覆部の下面(30b)から外部に露出され、被覆面として、下面から遠ざかるように露出面と連結された側面(11c)を有し、側面には被覆部との結合を高めるための突起部(15)が形成され、突起部は側面から下面に向かって傾斜した傾斜面(15a)を有する半導体装置の製造方法であって、リードに連結部(13)が連結されて成るリードフレーム(14)に電子素子を実装する実装工程と、実装工程後、電子素子が実装されたリードフレームを金型(40)のキャビティに配置し、キャビティに溶融した樹脂材料を注入することで電子素子とともにリードフレームを樹脂材料によって被覆する被覆工程と、被覆工程後、樹脂材料によって被覆された電子素子の実装されたリードフレームを金型から取り出し、リードフレームに付着した余分な樹脂材料のバリを除去する除去工程と、を有し、除去工程において、放熱端子の露出面に付着した樹脂材料のバリを除去することで露出面を被覆部から外部に露出し、下面における傾斜面に沿う仮想直線(VL)と交差する部位を除去せずに被覆部の厚さを維持しつつ、側面における露出面側の部位を被覆する樹脂材料のバリも除去することを特徴とする。
(第1実施形態)
図1〜図10に基づいて、本実施形態に係る半導体装置を説明する。図6では搭載部11において被覆部30から露出された領域をハッチングで示し、そのハッチングを明瞭とするために、リードフレーム14における被覆部30によって被覆された部位を実線で示している。なお図7,8,10に示す断面図は図5において実線で囲って示す領域Aに対応している。
11…搭載部
11b…裏面
11c…側面
15…突起部
15a…傾斜面
20…電子素子
30…被覆部
30b…下面
100…半導体装置
Claims (3)
- リード(10)と、前記リードに搭載される電子素子(20)と、前記リードの一部、および、前記電子素子を被覆する被覆部(30)と、を有する半導体装置であって、
前記リードとして、前記電子素子にて生じた熱を外部に放熱する放熱端子(11)を有し、
前記放熱端子は、前記被覆部から外部に露出される露出面(11b)と、前記被覆部によって被覆される被覆面(11a,11c)と、を有し、
前記露出面は前記被覆部の下面(30b)から外部に露出され、前記被覆面として、前記下面から遠ざかるように前記露出面と連結された側面(11c)を有し、
前記側面には前記被覆部との結合を高めるための突起部(15)が形成され、前記突起部は前記側面から前記下面に向かって傾斜した傾斜面(15a)を有し、
前記被覆部の前記下面の一部は前記被覆部から離れる方向に突起した凸形状を成し、その突起した部位を、前記突起部の前記傾斜面に沿う仮想直線(VL)が通ることを特徴とする半導体装置。 - 前記放熱端子として、前記突起部の形成された前記側面が前記被覆部を介して対向する第1放熱端子と第2放熱端子を有し、
前記被覆部の前記下面における前記第1放熱端子と前記第2放熱端子の間の部位が、前記被覆部から離れる方向に突起した凸形状を成し、その突起した部位を、前記第1放熱端子と前記第2放熱端子それぞれの前記突起部の前記傾斜面に沿う前記仮想直線が通ることを特徴とする請求項1に記載の半導体装置。 - リード(10)と、前記リードに搭載される電子素子(20)と、前記リードの一部、および、前記電子素子を被覆する被覆部(30)と、を有し、
前記被覆部は樹脂材料によって構成され、
前記リードとして、前記電子素子にて生じた熱を外部に放熱する放熱端子(11)を有し、
前記放熱端子は、前記被覆部から外部に露出される露出面(11b)と、前記被覆部によって被覆される被覆面(11a,11c)と、を有し、
前記露出面は前記被覆部の下面(30b)から外部に露出され、前記被覆面として、前記下面から遠ざかるように前記露出面と連結された側面(11c)を有し、
前記側面には前記被覆部との結合を高めるための突起部(15)が形成され、前記突起部は前記側面から前記下面に向かって傾斜した傾斜面(15a)を有する半導体装置の製造方法であって、
前記リードに連結部(13)が連結されて成るリードフレーム(14)に前記電子素子を実装する実装工程と、
前記実装工程後、前記電子素子が実装された前記リードフレームを金型(40)のキャビティに配置し、前記キャビティに溶融した前記樹脂材料を注入することで前記電子素子とともに前記リードフレームを前記樹脂材料によって被覆する被覆工程と、
前記被覆工程後、前記樹脂材料によって被覆された前記電子素子の実装された前記リードフレームを前記金型から取り出し、前記リードフレームに付着した余分な前記樹脂材料のバリを除去する除去工程と、を有し、
前記除去工程において、前記放熱端子の前記露出面に付着した前記樹脂材料のバリを除去することで前記露出面を前記被覆部から外部に露出し、前記下面における前記傾斜面に沿う仮想直線(VL)と交差する部位を除去せずに前記被覆部の厚さを維持しつつ、前記側面における前記露出面側の部位を被覆する前記樹脂材料のバリも除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014187163A JP6375809B2 (ja) | 2014-09-15 | 2014-09-15 | 半導体装置、および、その製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014187163A JP6375809B2 (ja) | 2014-09-15 | 2014-09-15 | 半導体装置、および、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016062932A JP2016062932A (ja) | 2016-04-25 |
| JP6375809B2 true JP6375809B2 (ja) | 2018-08-22 |
Family
ID=55796189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014187163A Active JP6375809B2 (ja) | 2014-09-15 | 2014-09-15 | 半導体装置、および、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6375809B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7059765B2 (ja) * | 2018-04-06 | 2022-04-26 | 株式会社デンソー | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368165A (ja) * | 2001-06-11 | 2002-12-20 | Denso Corp | 樹脂封止型半導体装置 |
| JP2007012857A (ja) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | 半導体装置 |
| JP4679987B2 (ja) * | 2005-07-13 | 2011-05-11 | 株式会社デンソー | 樹脂封止型半導体装置 |
| JP4931835B2 (ja) * | 2008-01-16 | 2012-05-16 | 株式会社デンソー | 半導体装置 |
-
2014
- 2014-09-15 JP JP2014187163A patent/JP6375809B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016062932A (ja) | 2016-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102287698B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
| CN107403765A (zh) | 具有可润湿侧面的半导体封装件 | |
| TW201709569A (zh) | 導線架、封裝及發光裝置、與該等之製造方法 | |
| JP4049160B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
| KR101967261B1 (ko) | 이미지 센서 패키지 및 이것의 제조 방법 | |
| US20090008754A1 (en) | Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads | |
| JP6331879B2 (ja) | 電子装置およびその製造方法 | |
| JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
| JP6375809B2 (ja) | 半導体装置、および、その製造方法 | |
| JP2018046289A (ja) | 半導体装置およびその製造方法 | |
| CN105103315B (zh) | 光电子器件及其制造方法 | |
| CN104517926B (zh) | 制造半导体器件的方法 | |
| CN102549741B (zh) | 半导体装置及其制造方法 | |
| JP2004356494A (ja) | 電子装置および圧力検出装置 | |
| JP5342596B2 (ja) | 半導体装置およびその製造方法 | |
| JP5261851B2 (ja) | 半導体装置の製造方法 | |
| WO2017077729A1 (ja) | 半導体モジュール及びその製造方法 | |
| JP4695672B2 (ja) | 半導体装置 | |
| KR101412913B1 (ko) | 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형 | |
| JP2006278607A (ja) | 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置 | |
| JP2009277959A (ja) | 半導体装置及びその製造方法 | |
| JP4051379B2 (ja) | 半導体装置の製造方法 | |
| JP5254374B2 (ja) | 電子部品およびその製造方法 | |
| JP2014175615A (ja) | リードフレーム、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6375809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |